JP2024051618A - 液晶表示装置 - Google Patents

Abstract

【課題】フリッカーの少ない液晶表示装置を実現する。【解決手段】走査線が第１の方向に延在して、第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された液晶表示装置であって、前記画素には、画素電極と薄膜トランジスタ（ＴＦＴ）が形成され、複数の画素に共通に形成されたコモン電極と、前記画素電極との間に、第１の絶縁膜が形成され、前記画素電極は、前記ＴＦＴを介して前記映像信号線と接続し、前記ＴＦＴのゲートは前記走査線と接続し、前記コモン電圧には、一定のコモン電圧が供給され、１フレーム内において、前記走査線は、第１の走査線から順次走査され、前記第１の走査線に走査信号が印加される前に、全部の前記走査線に対して、所定の電圧が所定の期間、印加されることを特徴とする液晶表示装置。【選択図】図１０

Description

本発明は、液晶表示装置及びその駆動方法に関する。

液晶表示装置では、視野角特性が課題であるが、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式は、優れた視野角特性が得られるので、広く用いられている。また、ＩＰＳ方式のうちの、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式は、比較的画素の透過率を上げることができるので、広く用いられている。液晶表示装置は、色々な分野において用途が広がっている。

表示装置によっては、画面の高精細化と高速応答が可能なことが要求されている。このような表示装置においては、フリッカーが問題となることも多い。このようなフリッカー現象及びその対策方法を記載したものとして、特許文献１及び特許文献２が挙げられる。特許文献１には、ＦＦＳ方式の液晶表示装置において、対向基板側に補助電極を形成した構成が記載されている。また、特許文献２には、フリッカーを減少させるように、映像信号の振幅を制御する構成が記載されている。なお、特許文献３は、フリッカーについての記載は無いが、コモン反転駆動において、ゲート電圧の振幅を小さくするために、各フィールドの初期において、全ての走査線に所定の電圧を印加することが記載されている。

特開２０１９－１８４６３８号公報 ＷＯ２０１４／０９２０１２ 特開２０１９－７８９７９号公報

液晶表示装置では、画素電極とコモン電極との間に電圧によって液晶分子の配向方向を制御することによって画像を形成する。すなわち、各画素に映像信号を供給し、これを１フレームの間保持する。一方、コモン電極には一定の電圧が供給される。１フレームの間に、画素電極とコモン電極の間の電圧が保持できないと、フリッカーが発生する。

液晶表示装置には、種類によって色々な駆動方向が考案されている。ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）表示装置等に使用される液晶表示装置は、高精細でかつ高速応答であることが要求される。このような、高精細で、高画質の液晶表示装置においては、フリッカーも目立ちやすい。

本発明の課題は、フリッカーを軽減することが出来る液晶表示装置の駆動方法を実現することである。

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

（１）走査線が第１の方向に延在して、第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された液晶表示装置であって、前記画素には、画素電極と薄膜トランジスタ（ＴＦＴ）が形成され、複数の画素に共通に形成されたコモン電極と、前記画素電極との間に、第１の絶縁膜が形成され、前記画素電極は、前記ＴＦＴを介して前記映像信号線と接続し、前記ＴＦＴのゲートは前記走査線と接続し、前記コモン電極には、一定のコモン電圧が供給され、１フレーム内において、前記走査線は、第１の走査線から順次走査され、前記第１の走査線に走査信号が印加される前に、全部の前記走査線に対して、所定の電圧が所定の期間、印加されることを特徴とする液晶表示装置。

（２）前記所定の期間は、全ての前記走査線に対して、前記走査信号のＬｏｗレベルから前記所定の電圧とするまでの期間、及び、前記所定の電圧から前記走査信号のＬｏｗレベルとするための期間が含まれていることを特徴とする（１）に記載の液晶表示装置。

（３）前記１フレームは、前記走査線を走査するアクティブ期間と、各画素に書き込まれたデータを維持するブランキング期間に分けられ、前記ブランキング期間の一部の期間においてバックライトが点灯することを特徴とする（１）に記載の液晶表示装置。

（４）前記所定の電圧は、前記走査信号のＨｉｇｈレベルと同じレベルの信号であることを特徴とする（１）に記載の液晶表示装置。

（５）前記所定の期間は、１フレームの期間の０．００６％乃至１２％であることを特徴とする（４）に記載の液晶表示装置。

液晶表示装置の平面図である。 液晶表示装置の表示領域の断面図の例である。 画素の平面図の例である。 液晶表示装置の一般的な駆動方法である。 比較例による駆動方法の概要である。 比較例による駆動方法の詳細図である。 最適Ｖｃｏｍの定義である。 最適Ｖｃｏｍの経時特性の例である。 実施例１による駆動方法の概要である。 実施例１による駆動方法の詳細図である。 リフレッシュ期間において全走査線に印加する電圧の種類と、Ｖｃｏｍシフトの関係を示すグラフである。 リフレッシュ期間において全走査線に印加する電圧を一定としたとき、電圧印加期間と、Ｖｃｏｍシフトの関係調査をするための仕様例の定義である。 リフレッシュ期間において全走査線に印加する電圧を一定としたとき、電圧印加期間と、Ｖｃｏｍシフトの関係を示すグラフである。

本発明は、一般の液晶表示装置に適用可能であるが、特に、ＩＰＳ方式（ＦＦＳ方式）で、かつ、高精細液晶表示装置において効果大きいので、このような液晶表示装置に即して本発明を説明する。以下に実施例によって本発明を詳細に説明する。

図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。

ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ軸方向）に延在し、縦方向（ｙ軸方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。なお、このような構成による画素はサブ画素と呼ばれることもあるが、本明細書では画素と呼ぶ。

本実施例における画素は非常に小さく、横方向のピッチｐｘは１１μm、縦方向のピッチｐｙは３３μmである。このように、画素ピッチが小さくなると、隣接する画素電極間の干渉が問題となる。液晶表示装置では、液晶の電気分解を防止するために、画素電極とコモン電極の電位の極性を規則的に逆転させている。さらに、この液晶の電気分解をより確実に防止するために、いわゆる、行（Ｒｏｗ）反転駆動、列（Ｃｏｌｕｍｎ）反転駆動、ドット反転駆動等が開発されている。

本実施例では、図１に示すように、列（Ｃｏｌｕｍｎ）反転駆動方式を採用している。すなわち、隣り合う映像信号線には、逆極性の信号電圧が供給される。そして、この極性は、定期的に入れ替わる。液晶表示装置では、画素電極とコモン電極の間に電位差によって液晶分子を駆動する。一方、図１に示すように、列（Ｃｏｌｕｍｎ）反転駆動においては、隣接する画素間の電位差は、画素電極とコモン電極との間の電位差の２倍になる。

しかし、画素電極とコモン電極の距離は７０乃至１００nmであるのに対し、隣接する画素間は１μm以上離れているので、液晶分子への影響は、依然として、画素電極とコモン電極間の作用が支配的であるが、上記のように、画素電極間の距離が小さくなると、この隣接する画素電極間の影響も無視できなくなる場合がある。

図１において、ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。ただし、ドライバＩＣは端子領域１５に実装されるものであっても良い。

液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトが配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。

図２は、画素が存在する表示領域の断面図である。図２は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードに属する、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｔｉｃｈｉｎｇ）モードと呼ばれる方式の液晶表示装置である。

図２において、ＴＦＴ基板１００を覆って下地膜１０１が形成されている。下地膜１０１は、ガラスあるいはポリイミド等の樹脂で形成された基板１００からの不純物が半導体膜１０２を汚染することを防止するものである。下地膜１０１は、シリコン酸化膜（ＳｉＯ）及びシリコン窒化膜（ＳｉＮ）の積層膜で形成される場合が多い。

下地膜１０１の上にＴＦＴを構成する半導体膜１０２が形成されている。半導体膜１０２は、例えばポリシリコン半導体膜１０２であり、ポリシリコン半導体膜１０２は、まず、アモルファスシリコンをＣＶＤで被着し、これをエキシマレーザによって、ポリシリコンに変換したものである。ポリシリコン半導体膜は以後単に半導体膜１０２という。また、半導体膜１０２はポリシリコンに限らず、アモルファス半導体、酸化物半導体を用いるものであっても良い。

半導体膜１０２を覆ってゲート絶縁膜１０３がシリコン酸化膜（ＳｉＯ）あるいはシリコン窒化膜（ＳｉＮ）を用いて形成されている。ゲート絶縁膜１０３の上にゲート電極１０４が直列に２個形成されている。このゲート電極１０４は、図３に示すように、走査線１１が兼用している。すなわち、半導体膜１０２が走査線１１の下を、ゲート絶縁膜１０３を介して２回通過することによって、ＴＦＴが直列に２個形成されることになる。

図２において、ゲート電極１０４及びゲート絶縁膜１０３を覆って層間絶縁膜１０５がシリコン酸化膜（ＳｉＯ）あるいはシリコン窒化膜（ＳｉＮ）、又は、その双方を用いて形成される。その後、層間絶縁膜１０５及びゲート絶縁膜１０３にスルーホール１２１を形成し、半導体膜１０２の一方の端部を映像信号線１２と接続する。図２においては、映像信号線１２がドレイン電極１０６を兼用している。また、層間絶縁膜１０５及びゲート絶縁膜１０３にスルーホール１２２を形成し、半導体膜１０２の一方の端部をソース電極１０７と接続する。ソース電極１０７は画素電極１１２側に延在する。

ドレイン電極１０６、ソース電極１０７、層間絶縁膜１０５を覆って、有機パッシベーション膜１０８が透明樹脂、例えば、アクリル樹脂によって形成される。有機パッシベーション膜１０８は平坦化膜を兼ねており、かつ、映像信号線１２、走査線１１等と上側に形成されるコモン電極１１０や画素電極１１２とのカップリングを小さくするために、２μm以上と、厚く形成される。

また、薄膜トランジスタを構成する半導体膜１０２、ゲート電極１０４、ドレイン電極１０６、ソース電極１０７については図２においてはトップゲートとして説明するが、このトップゲートに限るものではなく、ゲート電極が半導体膜１０２とＴＦＴ基板１００の間に設けられるボトムゲート、さらにはトップゲートとボトムゲートを組み合わせ、上下２つのゲート電極で半導体膜１０２を挟むような、デュアルゲートであっても良い。

図２において、有機パッシベーション膜１０８の上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によってコモン電極１１０が形成される。コモン電極１１０を覆って容量絶縁膜１１１がＳｉＮによって形成される。容量絶縁膜は、画素容量を大きくするために、薄く形成され、例えば、７０nm程度である。容量絶縁膜１１１の上に画素電極１１２がＩＴＯ等の透明導電膜によって形成される。

有機パッシベーション１０８には、ＴＦＴから延在するソース電極１０７に対応する部分にスルーホール１３０が形成され、スルーホール１３０内において、容量絶縁膜１１１にスルーホール１３１が形成される。これによって、画素電極１１２とソース電極１０７が接続する。画素電極１１２を覆って、液晶を初期配向させるための配向膜１１３がポリイミドフィルムによって形成される。配向膜１１３の配向処理はラビング方式、偏向紫外線を用いる光配向方式等があるが、ＩＰＳ方式（ＦＦＳ方式も含む）はティルト角が不要なので、偏向紫外線によって、ポリイミドフィルムに異方性を生じさせる、いわゆる光配向が有利である。

図２の左側において、有機パッシベーション膜１０８の上側に、映像信号線１２と対応した位置に遮光性の金属線１０９が形成されている。金属線１０９には、コモン電圧が供給されている。金属線１０９の主たる役割は、コモン電極１１０の低抵抗化、バックライトの遮光、後述するように画素行毎に横方向（ｘ軸方向）に沿ってストライプ状に形成されるコモン電極同士を接続するためのものであり、またコモン電極１１０における電位傾斜を防止し、輝度傾斜を防止するためである。金属線１０９は、映像信号線１２、あるいは、走査線１１を構成する材料と同じでよいし異なる金属材料からなるものであっても良い。例えば、ＭｏＷ（モリブデンタングステン合金）、ＴＡＴ（Ｔｉ－Ａｌ－Ｔｉの積層膜）などが用いられる。

図２において、液晶層３００を挟み、ＴＦＴ基板１００と対向して対向基板２００が配置している。対向基板２００には、ＴＦＴ基板１００側に形成されたスルーホール１３０やＴＦＴ等を覆うように、ブラックマトリクス２０２が形成され、光の透過領域、すなわち、画像形成領域には赤、青、緑のいずれかのカラーフィルタ２０１が形成されている。カラーフィルタ２０１及びブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に液晶を初期配向させるための配向膜２０４が形成される。また、カラーフィルタ２０１は対向基板２００に設けられる構成に限らず、ＴＦＴ基板１００にカラーフィルタを設けたＣＯＡ（Ｃｏｌｏｒ ｆｉｌｔｅｒ Ｏｎ Ａｒｒａｙ）であってもよい。配向膜２０４の製造方法は、ＴＦＴ基板１００側の配向膜１１３で説明したとおりである。

図２において、ＴＦＴ基板１００に形成された画素電極１１２とコモン電極１１０との間に信号電圧が印加されると、矢印で示すような電気力線が発生し、液晶分子３０１を回転させて画素の光透過率を制御する。画素毎に光の透過率を制御することによって画像が形成される。

図３は画素の平面図の例である。図３において、走査線１１が横方向（ｘ軸方向）に延在し、縦方向（ｙ軸方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。図３において、画素の大きさは、例えば、横方向が１１μｍ、縦方向が３３μmであり、映像信号線１２の幅は２μm、走査線１１の幅は２μm程度である。図３において、画素電極１１２は走査線１１と映像信号線１２で囲まれた領域に存在しているが、画素の横ピッチは１１μmと、非常に小さいので、画素電極１１２は信号線１２の一部及び金属線１０９の一部とオーバーラップしている。図３において、液晶の初期配向を決める配向膜の配向方向ＡＬはｘ軸方向と同じ水平方向である。

図３のｙ軸方向の上側には、スイッチング素子としてのＴＦＴが形成されている。図３のＴＦＴは図２のＴＦＴと対応している。半導体膜１０２が一方の端部において、スルーホール１２１によって、映像信号線１２と接続している。映像信号線１２はドレイン電極１０６を兼ねている。半導体層１０２はＵの字型に屈曲して走査線１１の下を２回通過する。走査線１１がゲート電極１０４を兼ねているので、この時、ＴＦＴが２個直列に形成される。

半導体膜１０２の他方の端は、スルーホール１２２によってソース電極１０７と接続する。ソース電極１０７は画素電極１１２側に延在し、有機パッシベーション膜１０８に形成されたスルーホール１３０及び容量絶縁膜１１１に形成されたスルーホール１３１を介して画素電極１１２と接続する。図３において、画素電極１１２は、種々の要素名１１２１、１１２２、１１２３、１１２４、１１２５、１１２６で表示されている。１１２１は５本ある櫛歯の歯であり、１１２２は櫛歯の背骨部分であり、１１２３はソース電極１０７と接続するコンタクト部であり、１１２４はコンタクト部１１２３と櫛歯１１２１、背骨部分１１２２を接続する部分である。

直接画像形成に寄与する主要な部分は櫛歯部分１１２１であり、図３では５本の櫛歯１１２１が背骨部分１１２２から横方向（ｘ軸方向）に延在している。横方向に延在する各櫛歯１１２１の辺は、ｘ軸方向と所定の角度を有している。すなわち、各櫛歯１１２１は、根本よりも先端の幅が小さくなっている。液晶動作におけるドメインの発生を防止するためである。櫛歯１１２１の縦方向の幅ｗ４は櫛歯１１２１のｘ軸方向の中央において、例えば１．８μm、櫛歯間隔ｗ３は例えば２．５μmである。櫛歯１１２１のｘ軸方向の長さは、例えば８μmである。櫛歯１１２１の歯と歯の間隔である凹部は、根本において傾斜１１２６が形成されている。液晶を動作させたときのドメインの発生を防止するためである。

櫛歯の背骨部分１１２２の、隣接する画素側の辺には、櫛歯の歯１１２１と対応する位置に形が略３角形である切り込み１１２５が形成されている。液晶を動作させたときのドメインの発生を防ぎ、応答速度を向上させるためである。

図３において、コモン電極１１０が有機絶縁膜１０８に形成されたスルーホール１３０を避けるように、画素電極１１２の櫛歯１１２１が形成された領域のｙ軸方向の幅と対応して、横方向（ｘ軸方向）にストライプ状に延在している。コモン電極１１０のｙ軸方向の幅は、例えば２５μmである。コモン電極１１０はＩＴＯ等の透明導電膜で形成され、金属に比べて導電率が小さいことと、透過率を大きくするために、薄く形成されるので、抵抗が大きい。そうすると、画面に輝度傾斜が生ずる。

図３では、これを防止するために、映像信号線１２とオーバーラップする形で、金属線１０９が形成される。以後この金属を金属線１０９と呼ぶ。金属線１０９はコモン電極１１０と積層して形成され、コモン電位となっている。図３において、映像信号線１２の幅ｗ１は例えば２μmであるのに対し、金属線の幅ｗ２は４μmである。ただし、有機絶縁膜１０８のスルーホール１３０が形成された部分では、映像信号線１２と金属線１０９の幅は同じとなっている。

図４は、通常の液晶表示装置の駆動方法である。図１に示す走査線１１に、表示領域１４の上側から順番にゲート電圧が印加される。ゲート電圧がＯＮになっている時間１Ｈの間に、１行分の画素に対して映像信号が書き込まれる。図１では、ｎ本の走査線が存在しているが、図４では、Ｇ３乃至Ｇn―２は省略されている。図４の駆動方法では、映像信号を書き込んでいる間も、バックライトは点灯している。

ＶＲ等に使用される液晶表示装置では、高精細画面であると同時に、優れた動画特性と高いコントラストが要求される。通常の液晶表示装置の動作では、１フレームの間、同じデータが維持され、フレームが変わると、突然次のデータが現れる。これは、動画に対してボケを生ずる原因となる。

また、液晶表示装置における黒表示は、液晶表示パネルによって、バックライトからの光を遮光することによって、行われる。しかし、液晶での、遮光は完全ではなく、多少漏れが生ずる。したがって、画像のコントラストが低下する。

図５は、これらを対策した駆動方法の例であり、本発明の比較例である。図５は、比較例における駆動方法の概要であり、２フレーム分記載されている。１フレームは、active期間とblanking期間に分かれている。映像データはactive期間の間に書き込まれ、そのまま維持される。液晶は弾性体であり、完全に配向するには、所定の時間を必要とする。Blanking期間において、液晶分子は、十分に配向することになる。

図５において、active期間及びblanking期間の大部分では、バックライトはＯＦＦになっている。blanking期間の最後において、所定の期間ｔ１だけバックライトをＯＮする。１フレーム期間において、短時間であるｔ１を除いては、バックライトはＯＦＦであるので、この期間は、黒表示となっている。その結果、図５の駆動方法では、深い黒レベルを実現することが出来る。なお、図５において、ＢＬ：ＯＮとは、バックライトを点灯するという意味である。以下の図も同じである。

図５の他の特徴は、１フレームの内、短時間であるｔ１の間のみ画像が表示され、他の期間では画像は表示されない。したがって、画像と画像の間に約１フレーム期間（正確には、１フレーム期間－ｔ１）だけ、時間が空いているので、動画に対して十分対応することが出来、画面のぼけを防止することが出来る。

図６は、図５の内容を１フレーム分、具体的に記載したタイムチャートである。図６において、active期間に走査線Ｇ１乃至Ｇｎが順番に走査され、同時にデータ信号（data）が書き込まれる。一方、コモン電極には、一定のコモン電圧が印加されている。図６におけるblanking期間の最後において、バックライトが短時間ｔ１だけ点灯する。

液晶表示装置では、映像信号線、あるいは、画素電極には、フレーム毎に極性が逆の信号が印加される。コモン電極には、一定の電圧Ｖｃｏｍが印加されるが、このＶｃｏｍの値は、フリッカーが最も生じにくい電圧に設定される。これを最適Ｖｃｏｍと呼ぶ。図７はこの動作を示すグラフである。図７の横軸はＶｃｏｍであり、縦軸はフリッカーである。液晶表示装置を動作させ、最もフリッカーが小さくなるＶｃｏｍが最適Ｖｃｏｍとして設定される。

問題点は、この最適Ｖｃｏｍが動作時間とともに変化するということである。ところで、コモン電極には、図７に示すように、最初に設定したＶｃｏｍが印加されている。したがって、最適Ｖｃｏｍが変化したか否かは、フリッカーの程度によって観測される。

図８は、最適Ｖｃｏｍの経時変化の例を示すグラフである。図８において、横軸はログスケールの時間であり、縦軸は、最適Ｖｃｏｍの変化である。図８において、数時間までは、最適Ｖｃｏｍの変化はごくわずかであるが、時間が大きく過ぎるにつれて徐々にプラス側に大きくなっている。この現象は、非可逆的であり、最適Ｖｃｏｍがもとに戻るということはない。

この原因は正確にはわかっていない。しかし、発明者は、最適Ｖｃｏｍの変化は、液晶表示装置の駆動方法によって軽減することが出来ることを突き止めた。図９は、本発明による駆動方法の概要を示す図である。図９の基本的な駆動は、図５に示す比較例と同様である。すなわち、１フレームは映像データ書き込み期間であるactive期間と、液晶分子を十分配向させるためのブランキング期間とで構成され、バックライトはブランキング期間の最後に、短期間ｔ１の間のみ、点灯される。これによって、高いコントラストと優れた動画再生特性を得ることが出来る。図９が、比較例である図５と異なる点は、active期間が始まる前の短時間、全ＴＦＴのゲート電圧、すなわち、全走査線の電圧をＯＮ（Ｈｉｇｈ）またはＯＦＦ（Ｌｏｗ）の値に設定することである。

図１０は、図９の内容を１フレーム分、具体的に記載したタイムチャートである。図９において、active期間に走査線Ｇ１乃至Ｇｎが順番に走査され、同時にデータ信号（data）が書き込まれる。一方、コモン電極には、一定のコモン電圧が印加されている。図９におけるblanking期間の最後において、バックライトが短時間ｔ１だけ点灯する。図１０が比較例である図６と異なる点は、active期間が始まる前の短時間、全ＴＦＴのゲート電圧、すなわち、全走査線の電圧をＯＮ（Ｈｉｇｈ）またはＯＦＦ（Ｌｏｗ）の値に設定することである。図１０では、これをリフレッシュ期間という。

図１０では、リフレッシュ期間に加えて、ＥＱ（equalizer）期間と呼ばれる、ゲート電圧の立ち上がり、立ち下がり期間が記載されている。しかし、一般にはＥＱ期間は短く設定されるので、図１０以外のグラフでリフレッシュ期間という場合は、ＥＱ期間を含めてリフレッシュ期間という言葉を使用している。

リフレッシュ期間におけるゲート電極の電圧は、全走査線電圧をＬｏｗに固定する場合と、Ｈｉｇｈに固定する場合とがある。図１１は、固定するゲート電圧の値は、Ｈｉｇｈが良いかＬｏｗが良いかを調査したグラフである。図１１において、横軸は時間、縦軸は、最適コモン電圧のシフト量である。

図１１において、白丸は通常の動作におけるシフトを示す。数時間以上の動作で、シフト量はプラス側に増えていく。これは図８と同じである。図１１における三角は、通常動作ではなく、全期間ゲート電極にＬｏｗの電圧を印加した場合の、最適コモン電圧のシフト量である。この仕様では、横軸に示す時間の間、ゲート電極にはＬｏｗの電圧を印加し、測定時のみ、通常動作によって、最適コモン電圧を調査し、最適コモン電圧のシフト量を測定したものである。この仕様では、時間とともに、最適コモン電圧がプラス方向にシフトする。

図１１における黒丸は、通常動作ではなく、全期間ゲート電極にHｉｇｈの電圧を印加した場合の、最適コモン電圧のシフト量である。この仕様では、横軸に示す時間の間、ゲート電極にはＨｉｇｈの電圧を印加し、測定時のみ、通常動作によって、最適コモン電圧を調査し、最適コモン電圧のシフト量を測定したものである。この仕様では、時間とともに、最適コモン電圧がマイナス方向にシフトする。

図１１において、ゲート電極に、三角仕様のように、マイナス電圧をかけ続けると、通常動作における最適コモン電圧の変化を増幅させる効果を生ずる。一方、ゲート電極に、黒丸仕様のように、プラス電圧をかけ続けると、通常動作における最適コモン電圧の変化を相殺するような効果を生ずる。これは、図９あるいは図１０に示すリフレッシュ期間に印加するゲート電極への電圧は、Ｈｉｇｈの電位としたほうが、通常動作におけるＶｃｏｍのシフト量を小さくできることを示唆している。

図１２及び図１３は、図１０のリフレッシュ期間において、全ゲート電極をＨｉｇｈに固定した場合において、リフレッシュ期間とＶｃｏｍシフトの関係を示す図である。図１２は、測定における条件であり、図１３はその結果である。

図１２の上の図は、１フレーム期間におけるタイミングチャートである。この図において、１フレームの期間はｔ２であり、全走査線をＨｉｇｈにする期間はｔ３である。このときのフレーム周波数は９０Ｈｚであり、１フレーム期間は１１．１１１ｍｓｅｃである。

図１２の表は、図１３の比較仕様であるＡ、Ｂ、Ｃの定義である。図１３は、各仕様、Ａ、Ｂ、Ｃにおいて、Ｖｃｏｍシフトを評価したものである。以後、図１２の表と図１３を同時に説明する。図１３における横軸はログスケールでの時間であり、縦軸はＶｃｏｍのシフト量である。

図１２及び図１３において、使用Ａは本発明を使用しない場合、すなわち、リフレッシュ期間を設けない場合である。図１３のＡにこの場合の動作を示す。この動作は図８と同じであり、動作時間が数時間までは、Ｖｃｏｍシフトはほぼ生じないが、ある特定の時間を過ぎると徐々に上昇する。

仕様Ｂはリフレッシュ期間ｔ３が０．０５ｍｓｅｃの場合である。この場合、リフレッシュ期間（ｔ３）／１フレーム期間（ｔ２）は０．４５％になる。図１３のＢに示すように、仕様Ｂにおいては、数時間程度までは、最適Ｖｃｏｍはマイナス側に徐々にシフトするが、その後徐々にプラス側にシフトする。動作時間がある特定の時間を超えると、Ｖｃｏｍはプラス側にシフトすることが予想される。

仕様Ｃはリフレッシュ期間ｔ３が１ｍｓｅｃの場合である。この場合、リフレッシュ期間（ｔ３）／１フレーム期間（ｔ２）は９％になる。図１３のＣに示すように、仕様Ｃは仕様Ｂに比べてシフト量は大きくなっているが、Ｖｃｏｍシフトの傾向は似ている。すなわち、数時間程度までは、最適Ｖｃｏｍはマイナス側に徐々にシフトするが、その後徐々にプラス側にシフトする。仕様Ｃは、動作時間がある特定の時間を超えると、Ｖｃｏｍはプラス側にシフトすることが予想されるが、仕様Ｂに比べて、Ｖｃｏｍがゼロを超えるのは、長期間を要することが予想される。

以上説明したように、全走査線にＨｉｇｈレベルの電圧所定に期間、印加することによって、Ｖｃｏｍシフトを制御することが出来る。また、Ｖｃｏｍシフトの量と動作時間との関係を予想することが出来、製品寿命との関係で、リフレッシュ条件を設定することが出来る。

以上の説明において、本発明によるＶｃｏｍシフトの対策を、図１乃至図３の構造の液晶表示装置に対し、図９及び図１０の駆動を行う場合に即して説明したが、本発明の構成は、このような構成に限定されない。例えば図１２のようの製品のフレーム周波数は９０Ｈｚに限らず、製品の特性に合わせて異なる周波数であってもよく、同様にリフレッシュ期間ｔ３も製品特性に合わせ任意に条件を設定することが可能である。この際、高精細、高速応答及び高コントラストのＶＲに用いることを考えると、リフレッシュ期間（ｔ３）／１フレーム期間（ｔ２）を大きく設定することは現実的ではなく、例えば、リフレッシュ期間（ｔ３）／１フレーム期間（ｔ２）は０．００６～１２の範囲で設定することが好ましい。また、例えば、液晶表示装置の構造が他の構造をとる場合、あるいは、他の駆動方法をとる場合は、リフレッシュ期間において、全走査線に印加する電圧は、Ｈｉｇｈではなく、Ｌｏｗのほうが目的に合う場合もありうる。

また、リフレッシュ電圧は、走査信号のＨｉｇｈかＬｏｗを使用するとして説明したが、この他の直流電圧を、例えば、回路内に作り出して使用してもよい。こうすれば、よりきめ細かい制御が可能になる場合もある。

１１…走査線、 １２…映像信号線、 １３…画素、 １４…表示領域、 １５…端子領域、 １６…シール材、 １７…フレキシブル配線基板、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…半導体膜、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…層間絶縁膜、 １０６…ドレイン電極、 １０７…ソース電極、 １０８…有機パッシベーション膜、 １０９…金属線、 １１０…コモン電極、 １１１…容量絶縁膜、 １１２…画素電極、 １１３…配向膜、 １２１…スルーホール、 １２２…スルーホール、 １３０…スルーホール、 １３１…スルーホール、 １３５…スルーホール、 １３６…スルーホール、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 １１２１…櫛歯電極、 １１２２…櫛歯電極の背骨部、 １１２３…画素電極のコンタクト部、 １１２４…接続部、 １１２５…切り込み、 １１２６…傾斜部、

Claims (7)

1. 走査線が第１の方向に延在して、第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された液晶表示装置であって、
   前記画素には、画素電極と薄膜トランジスタ（ＴＦＴ）が形成され、
   複数の画素に共通に形成されたコモン電極と、前記画素電極との間に、第１の絶縁膜が形成され、
   前記画素電極は、前記ＴＦＴを介して前記映像信号線と接続し、
   前記ＴＦＴのゲートは前記走査線と接続し、
   前記コモン電極には、一定のコモン電圧が供給され、
   １フレーム内において、前記走査線は、第１の走査線から順次走査され、
   前記第１の走査線に走査信号が印加される前に、全部の前記走査線に対して、所定の電圧が所定の期間、印加されることを特徴とする液晶表示装置。
2. 前記所定の期間は、全ての前記走査線に対して、前記走査信号のＬｏｗレベルから前記所定の電圧とするまでの期間、及び、前記所定の電圧から前記走査信号のＬｏｗレベルとするための期間が含まれていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記１フレームは、前記走査線を走査するアクティブ期間と、各画素に書き込まれたデータを維持するブランキング期間に分けられ、
   前記ブランキング期間の一部の期間においてバックライトが点灯することを特徴とする請求項１に記載の液晶表示装置。
4. 前記所定の電圧は、前記走査信号のＨｉｇｈと同じレベルの信号であることを特徴とする請求項１に記載の液晶表示装置。
5. 前記所定の電圧は、前記走査信号のＬｏｗと同じレベルの信号であることを特徴とする請求項１に記載の液晶表示装置。
6. 前記所定の期間は、１フレームの期間の０．００６％乃至１２％であることを特徴とする請求項４に記載の液晶表示装置。
7. 前記画素電極に印加される映像信号線は、列反転駆動されることを特徴とする請求項１に記載の液晶表示装置。

Images