KR100884996B1 - 액정표시패널 - Google Patents

Abstract

본 발명은 소비전력을 절감하면서도 화질을 향상시킬 수 있는 액정표시패널에 관한 것이다.

본 발명에 따른 액정표시패널은 게이트 라인들과 데이터 라인들의 교차부에 형성된 박막트랜지스터와, 그 박막트랜지스터에 접속된 화소전극을 포함하는 액정셀들과, 데이터라인과 좌측으로 인접한 화소전극 간에 형성된 제1 기생캐패시터와; 데이터라인과 우측으로 인접한 화소전극 간에 형성된 제2 기생캐패시터를 구비하고; 데이터라인과 좌우측으로 인접한 화소전극들 중 어느 하나의 화소전극에 상기 데이터라인과 인접하게 형성된 홈을 구비하는 것을 특징으로 한다.

인버젼, 크로스토크

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}

도 1은 종래 액정표시장치를 도시한 도면.

도 2a 및 도 2b는 액정표시장치의 프레임 인버젼 방식을 설명하기 위한 도면.

도 3a 및 도 3b는 액정표시장치의 라인 인버젼 방식을 설명하기 위한 도면.

도 4a 및 도 4b는 액정표시장치의 칼럼 인버젼 방식을 설명하기 위한 도면.

도 5a 및 도 5b는 액정표시장치의 도트 인버젼 방식을 설명하기 위한 도면.

도 6은 본 발명과 관련된 액정표시장치를 도시한 도면.

도 7은 도 6에 도시된 액정표시패널에서의 크로스토크 원인을 설명하기 위한 도면.

도 8은 본 발명의 실시 예에 따른 액정표시패널의 일부분을 도시한 도면.

<도면의 부호에 대한 간단한 설명>

2, 12 : 액정표시패널 4, 14 : 게이트 드라이버

6, 16 : 데이터 드라이버 8, 18 : 타이밍 제어부

TFT : 박막트랜지스터 32 : 액정셀

34 : 홈

본 발명은 액정표시장치에 관한 것으로, 특히 소비전력을 절감하면서도 화질을 향상시킬 수 있는 액정표시패널에 관한 것이다.

액정표시장치는 전계를 이용하여 유전이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스형으로 배열된 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.

액정표시패널은 액정셀들이 화소신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 구동회로는 액정표시패널의 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버에 타이밍 제어신호와 화소 데이터를 공급하는 타이밍 제어부와, 전원전압을 공급하는 전원부를 구비한다.

구체적으로, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들(Clc)이 매트릭스 형태로 배열되어진 액정표시패널(2)과, 액정표시패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정표시패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)를 구비한다.

도 1에서 액정표시패널(2)은 n개의 게이트라인들(GL1 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성되어 매트릭스 형태로 배열된 박막트랜지스터(TFT)와 액정셀(Clc)을 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 스캔신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 화소신호를 액정셀(Clc)에 공급한다. 액정셀(Clc)은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터에 접속된 화소전극을 포함하여 등가적으로는 액정용량 캐패시터(Clc)로 표시된다.

게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 제어신호들에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 공급되는 스캔신호를 발생한다.

데이터 드라이버(6)는 타이밍 제어부(8)로부터의 데이터 제어신호들에 응답하여 타이밍 제어부(8)로부터의 화소 데이터를 아날로그 화소신호로 변환한다. 이 경우 데이터 드라이버(6)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여 화소 데이터를 화소신호로 변환한다. 그리고, 데이터 드라이버(6)는 변환된 화소신호를 게이트라인(GL)에 스캔신호가 공급될 때마다 데이터라인들(DL1 내지 DLm)에 공급한다.

타이밍 제어부(8)는 입력되는 수직 동기신호 및 수평 동기신호 등을 이용하여 게이트 제어신호들과 데이터 제어신호들을 발생하여 게이트 드라이버(4) 및 데이터 드라이버(6)의 타이밍을 제어한다. 또한, 타이밍 제어부(8)는 입력되는 화소데이터를 정렬하여 데이터 드라이버(6)로 공급한다.

이러한 액정표시장치는 액정을 열화를 방지함과 아울러 표시 품질을 향상시키기 위하여 액정표시패널을 인버젼 구동방법으로 구동한다. 인버젼 구동방법으로는 프레임 인버젼 방식(Frame Inversion System), 라인(칼럼) 인버젼 방식(Line(Column) Inversion System), 그리고 도트 인버젼 방식(Dot Inversion System) 등이 이용된다

프레임 인버젼 구동방법은 도 2a 및 도 2b에 도시된 바와 같이 액정셀들의 극성이 한 프레임 내에서는 동일하고 프레임마다 반전되게 한다. 이러한 프레임 인버젼 구동방법은 프레임 단위로 플리커가 발생되는 문제점이 있다.

라인 인버젼 구동방법은 액정셀들의 극성이 도 3a 및 도 3b에서와 같이 한 수평 라인 내에서는 동일하고 수평라인마다 그리고 프레임마다 반전되게 한다. 이러한 라인 인버젼 구동방식은 수평방향 액정셀들간의 크로스토크가 존재함에 따라 수평 줄무늬 패턴으로 플리커가 발생되는 문제점이 있다.

컬럼 인버젼 구동방법은 액정셀들의 극성이 도 4a 및 도 4b에서와 같이 한 칼럼 라인 내에서는 동일하고 칼럼 라인마다 그리고 프레임마다 반전되게 한다. 이러한 칼럼 인버젼 구동방식은 수직방향 액정셀들간에 크로스토크가 존재함에 따라 수직 줄무늬 패턴으로 플리커가 발생되는 문제점이 있다.

도트 인버젼 구동방법은 도 5a 및 도 5b에서와 같이 액정셀들의 극성이 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반되고, 프레임마다 반전되게 한다. 이러한 도트 인버젼 구동방법은 수직 및 수평 방향으로 인접한 액정셀들간에 발생되는 플리커가 서로 상쇄되게 함으로써 다른 인버젼 방법들에 비하여 뛰어난 화질의 화상을 제공한다.

그러나, 도트 인버젼 구동방식은 데이터 드라이버에서 데이터라인들에 공급되는 화소전압신호의 극성이 수평 및 수직 방향으로 반전되어야 함에 따라 다른 인 버젼 방법들에 비하여 화소신호의 변동량, 즉 화소신호의 주파수가 크기 때문에 소비전력이 크다는 단점을 가진다.

따라서, 본 발명의 목적은 소비전력을 절감하면서도 화질을 향상시킬 수 있는 액정표시패널을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 게이트 라인들과 데이터 라인들의 교차부에 형성된 박막트랜지스터와, 그 박막트랜지스터에 접속된 화소전극을 포함하는 액정셀들과, 데이터라인과 좌측으로 인접한 화소전극 간에 형성된 제1 기생캐패시터와; 데이터라인과 우측으로 인접한 화소전극 간에 형성된 제2 기생캐패시터를 구비하고; 데이터라인과 좌우측으로 인접한 화소전극들 중 어느 하나의 화소전극에 상기 데이터라인과 인접하게 형성된 홈을 구비하는 것을 특징으로 한다.

여기서, 액정셀들은 좌측으로 인접한 데이터라인과 상기 박막트랜지스터를 통해 접속된 액정셀들로 구성되는 제1 수평라인과; 우측으로 인접한 데이터라인과 상기 박막트랜지스터를 통해 접속된 액정셀들로 구성되는 제2 수평라인을 구비하는 것을 특징으로 한다.

상기 홈은 상기 제1 수평라인에서는 데이터라인의 좌측 화소전극에 형성되 고, 상기 제2 수평라인에서는 데이터라인의 우측 화소전극에 형성된 것을 특징으로 한다.

그리고, 상기 제1 수평라인에서 데이터라인과 그의 우측 화소전극은 동일극성의 화소신호를, 그의 좌측 화소전극은 상반된 극성의 화소신호를 충전하고, 상기 제2 수평라인에서 데이터라인과 그의 좌측 화소전극은 동일극성의 화소신호를, 그의 우측 화소전극은 상반된 극성의 화소신호를 충전하는 것을 특징으로 한다.

상기 홈은 그 홈이 형성된 화소전극에서 데이터라인과 마주하는 변길이가 그 데이터라인과 우측 화소전극과 마주하는 변길이와 유사하도록 형성된 것을 특징으로 한다.

상기 홈은 제1 기생캐패시터와 제2 기생캐패시터간의 용량편차가 최소가 되도록 형성된 것을 특징으로 한다.

상기 제1 수평라인과 제2 수평라인은 적어도 한 수평라인 단위로 교번하여 배치된 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

본 발명의 바람직한 실시예들을 설명하기에 앞서 본 발명의 직접적인 기술적인 배경이 되는 액정표시장치를 살펴보기로 한다.

액정표시장치는 액정셀들을 교류 구동하여 액정열화를 방지하면서도 화질향상을 위하여 도트 인버젼 구동방법을 주로 채용한다. 그러나, 도트 인버젼 구동방법은 액정셀 단위로 화소신호의 극성을 반전시켜야 하므로 화소신호의 변동량이 커 지게 되어 소비전력이 크다는 문제점을 안고 있다. 이러한 도트 인버젼 구동방법의 큰 소비전력 문제를 해결하기 위하여, 본 출원인은 데이터라인들을 칼럼 인버젼 방식으로 구동하면서도 액정셀들을 도트 인버젼 방식으로 구동할 수 있는 액정표시장치와 그 구동 방법을 특허출원 제2002-37740호에서 제안하였다.

도 6은 특허출원 제2002-37740호에서 제안된 액정표시장치(이하, "Z-인버젼 액정표시장치"라 함)를 도시한 것이다.

도 6에 도시된 액정표시장치는 액정셀 매트릭스를 갖는 액정표시패널(12)과, 액정표시패널(12)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정표시패널(12)의 데이터라인들(DL1 내지 DLm+1)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14) 및 데이터 드라이버(16)를 제어하기 위한 타이밍 제어부(18)를 구비한다.

액정표시패널(12)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm+1)의 교차로 정의되는 영역마다 형성된 박막트랜지스터(TFT)와, 화소전극(PXL)을 포함하는 액정셀을 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL1 내지 DLm+1)으로부터의 화소신호를 화소전극(PXL)에 공급한다. 화소전극(PXL)은 화소신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율을 조절하게 된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 수직방향을 따라 인접한 서로 다른 데이터라인(DL)과 교번적으로 접속된다.

예를 들면, 기수번째 게이트라인(GL1, GL3, GL5, ...)에 접속된 기수번째 수 평라인의 액정셀은 좌측으로 인접한 데이터라인(DLi)(여기서, i는 양의 정수)에 접속되어 화소신호를 공급받는다. 반면에 우수번째 게이트라인(GL2, GL4, GL6,...)에 접속된 우수번째 수평라인의 액정셀은 우측으로 인접하는 데이터라인(DLi+1)에 접속되어 화소신호를 공급받는다.

타이밍 제어부(18)는 게이트 드라이버(14) 및 데이터 드라이버(16)를 제어하는 타이밍 제어신호들을 발생하고, 데이터 드라이버(16)에 화소데이터 신호를 공급한다. 타이밍 제어부(18)에서 발생되는 게이트 타이밍 제어신호들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE) 등이 포함된다. 타이밍 제어부(18)에서 발생되는 데이터 타이밍 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.

게이트 드라이버(14)는 상기 게이트 타이밍 제어신호들을 이용하여 게이트라인들(GL1 내지 GLn)에 스캔신호를 순차적으로 공급한다. 이에 따라, 게이트 드라이버(14)는 그 스캔신호에 응답하여 박막트랜지스터들(TFT)이 수평라인 단위로 구동되게 한다.

데이터 드라이버(16)는 입력된 화소 데이터를 아날로그 화소신호로 변환하여 게이트라인(GL)에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 화소신호를 데이터라인들(DL1 내지 DLm+1)에 공급한다. 이 경우 데이터 드라이버(16)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여 화소데이터를 화소신호로 변환하게 된다.

이러한 데이터 드라이버(16)는 칼럼 인버젼 방식으로 화소신호를 공급하여 데이터라인(DL1 내지 DLm+1) 각각에 공급되는 화소신호가 인접한 데이터라인(DL)과는 상반된 극성을 갖고, 그 극성이 프레임 단위로 반전되게 한다. 다시 말하여, 데이터 드라이버(16)는 기수 데이터라인들(DL1, DL3, ...)과 우수 데이터라인들(DL2, DL4, ...)에 서로 상반된 극성의 화소신호를 공급하고, 그 데이터라인들(DL1 내지 DLm+1)에 공급되는 화소신호의 극성을 프레임 단위로 반전시키게 된다.

이 경우, 화소전극(PXL)이 칼럼 인버젼 방식으로 화소신호가 공급되는 데이터라인들(DL1 내지 DLm+1)을 기준으로 지그재그형으로 배열되므로 그 화소전극(PXL)을 포함하는 액정셀들은 도트 인버젼 방식으로 구동된다.

특히, 데이터 드라이버(16)는 데이터라인들(DL1 내지 DLm+1)을 따라 지그재그형으로 배열된 화소전극(PXL)에 정확한 화소신호를 공급하기 위하여 수평기간마다 교번적으로 화소신호의 출력채널을 변경하게 된다. 구체적으로, 데이터라인들(DL1 내지 DLm+1)의 우측에서 접속된 액정셀들(PXL)에 화소신호를 공급하는 경우 데이터 드라이버(16)는 제1 내지 제m 데이터라인들(DL1 내지 DLm)에 m개의 유효 화소신호를, 제m+1 데이터라인(DLm+1)에 블랭크 신호를 공급하게 된다. 이와 달리, 데이터라인들(DL1 내지 DLm+1)의 좌측에서 접속된 액정셀들(PXL)에 화소신호를 공급하는 경우 데이터 드라이버(16)는 m개의 유효 화소신호를 한 채널씩 오른쪽으로 쉬프트시켜 제2 내지 제m+1 데이터라인들(DL2 내지 DLm+1)에 공급하고, 제1 데이터라인(DL1)에는 블랭크 신호를 공급하게 된다. 여기서, 블랭크신호는 정 의되지 않은(Don't care) 신호를 의미한다.

이에 따라, Z-인버젼 액정표시장치는 도트 인버젼 방식으로 구동되는 액정셀들(PXL)에 의해 화질이 향상되고, 데이터 드라이버(16)는 칼럼 인버젼 방식으로 화소신호를 공급하므로 도트 인버젼 방식으로 화소신호를 공급하는 경우보다 소비전력을 현저하게 절감할 수 있게 된다.

그러나, 도 6에 도시된 Z-인버젼 액정표시장치에서는 데이터라인(DL)과 좌우측 화소전극들(PXL) 간에 형성되는 기생캐패시터들(Cdp) 간에 용량편차가 발생하게 된다. 이는 데이터라인(DL)과 좌우측 화소전극들(PXL) 간에 기생캐패시터(Cdp)가 형성되는 면적이 서로 다르기 때문이다.

예를 들면, 데이터라인과 좌우측 화소전극들 간에 형성되는 기생캐패시터(Cdp)는 도 7에 도시된 바와 같이 한 데이터라인(DLk)과 좌측 화소전극(P1 또는 P3) 간에 형성되는 제1 기생캐패시터(Cdp1)와, 그 데이터라인(DLk)과 우측 화소전극(P2 또는 P4) 간에 형성되는 제2 기생캐패시터(Cdp2)로 구성된다. 여기서, 제1 및 제2 기생캐패시터(Cdp1, Cdp2)는 그의 형성면적이 서로 다름으로 인하여 서로 다른 기생용량을 가지게 된다.

구체적으로, 도 7에 도시된 바와 같이 화소전극(P1, P2)이 i번째 게이트라인(GLi)에 의해 구동되는 박막트랜지스터(TFT)를 통해 좌측으로 인접한 데이터라인(DLk-1, DLk)과 접속된 액정셀들로 이루어진 제1 수평라인(HL1)에서는 제1 기생캐패시터(Cdp1)가 제2 기생캐패시터(Cdp2) 보다 큰 기생용량을 가지게 된다. 이는 제1 수평라인(HL1)에서 데이터라인(DLk)과 마주하는 좌측 화소전극(P1)의 변 길이(β)가, 그 데이터라인(DLk)과 마주하는 우측 화소전극(P2)의 변길이(α) 보다 길기 때문이다. 다시 말하여, 데이터라인(DLk)과 함께 제1 기생캐패시터(Cdp1)를 형성하는 좌측 화소전극(P1)의 면적이 그 데이터라인(DLk)과 함께 제2 기생캐패시터(Cdp2)를 형성하는 우측 화소전극(P2)의 면적 보다 크기 때문이다. 이에 따라, 전극면적과 비례관계를 갖는 제1 기생캐패시터(Cdp1)와 제2 기생캐패시터(Cdp2) 간에 용량편차가 발생하게 된다.

또한, 화소전극(P3, P4)이 박막트랜지스터(TFT)를 통해 우측으로 인접한 데이터라인(DLk, DLk+1)과 접속된 액정셀들로 이루어진 제2 수평라인(HL2)에서는 제2 기생캐패시터(Cdp2)가 제1 기생캐패시터(Cdp1) 보다 큰 기생용량을 가지게 된다. 이는 제2 수평라인(HL2)에서 데이터라인(DLk)과 마주하는 우측 화소전극(P4)의 변길이(β)가, 그 데이터라인(DLk)과 마주하는 좌측 화소전극(P3)의 변길이(α) 보다 길기 때문이다. 다시 말하여, 데이터라인(DLk)과 함께 제2 기생캐패시터(Cdp2)를 형성하는 우측 화소전극(P4)의 면적이 그 데이터라인(DLk)과 함께 제1 기생캐패시터(Cdp1)를 형성하는 좌측 화소전극(P1)의 면적 보다 크기 때문이다. 이에 따라, 전극면적과 비례관계를 갖는 제2 기생캐패시터(Cdp2)와 제1 기생캐패시터(Cdp1) 간에 용량편차가 발생하게 된다.

이러한 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 간의 용량편차로 인하여 데이터라인(DL) 상의 화소신호가 왜곡되고, 왜곡된 화소신호가 화소전극들(P)로 유기되어 충전된다. 이 결과, Z-인버젼 액정표시장치의 특정영역에 크로스토크 테스트 패턴을 표시하는 경우 상기 기생용량 편차로 인한 수직 크로스토크가 발생하여 화 질이 저하되는 문제가 발생하게 된다.

또한, 데이터라인(DL)과 화소전극(P)은 그들로 인하여 발생되는 기생캐패시터(Cdp)의 용량을 줄이기 위하여 소정의 이격거리를 두고 배치된다. 이로 인하여, 데이터라인(DL)과 화소전극(P) 사이로 백라이트로부터 구동되지 않은 액정을 경유한 빛샘이 발생하게 된다. 특히, 제1 및 제2 기생캐패시터(Cdp1, Cdp2)의 발생면적이 서로 다름으로 인하여 그를 통한 빛샘량도 서로 달라지게 된다. 예를 들면, 제1 수평라인(HL1)에서는 상대적으로 용량이 큰 제1 기생캐패시터(Cdp1)를 통한 빛샘량이 상대적으로 크고, 제2 수평라인(HL2)에서는 상대적으로 용량이 큰 제2 기생캐패시터(Cdp2)를 통한 빛샘량이 상대적으로 크게 나타나게 된다. 이렇게 수평라인 단위로 제1 및 제2 기생캐패시터(Cdp1, Cdp2)에 의한 비대칭 빛샘이 발생함에 따라 화질이 저하되는 문제가 발생하게 된다.

이렇게 Z-인버젼 액정표시장치에서 발생되는 기생용량 편차에 의한 수직 크로스토크 및 비대칭 빛샘을 방지하기 위하여, 본 발명에서는 데이터라인(DLk)를 기준으로 한 제1 및 제2 기생 캐패시터(Cdp1, Cdp2)의 기생용량이 동일해지도록 액정표시패널을 설계하게 된다. 특히, 본 발명에서는 화소전극(P)의 구조를 변경하여 제1 및 제2 기생 캐패시터(Cdp1, Cdp2)가 동일한 기생용량을 가지게 한다.

도 8은 본 발명의 실시 예에 따른 Z-인버젼 액정표시패널의 일부분을 도시한 것이다.

도 8에 도시된 액정표시패널은 게이트라인(GL)과 데이터라인(DL)의 교차로 정의되는 영역마다 형성된 액정셀들(32) 구비한다.

액정셀(32) 각각은 박막트랜지스터(TFT)와 화소전극(P)을 포함한다. 박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL)으로부터의 화소신호를 화소전극(P)에 공급한다. 화소전극(P)은 공급된 화소신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동하게 된다. 이에 따라, 액정셀들(32)은 액정의 구동에 따라 광투과율을 조절하여 화상을 표시하게 된다.

특히, 도트 인버젼 구동을 위하여 액정셀들(32)은 수직방향을 따라 인접한 서로 다른 데이터라인(DLk-1, DLk, DLk+1)과 교번적으로 접속된다. 다시 말하여, 액정표시패널은 좌측으로 인접한 데이터라인(DLk-1, DLk)에 접속된 액정셀들(32)로 구성되는 제1 수평라인(HL1)과, 우측으로 인접한 데이터라인(DLk, DLk+1)에 접속된 액정셀들(32)로 구성되는 제2 수평라인(HL2)을 구비한다. 이러한 제1 수평라인(HL1)과 제2 수평라인(HL2)은 도트 인버젼 구동을 하는 경우 도 8에 도시된 바와 같이 한 수평라인 단위로 교번하면서 배열된다. 이와 달리, 2도트 또는 3도트 이상의 인버젼 구동을 하는 경우 제1 수평라인과 제2 수평라인은 2 또는 3 이상의 수평라인 단위로 교번하면서 배치된다.

이러한 데이터라인(DL)과 화소전극(P) 사이에는 기생 캐패시터(Cdp)가 존재하게 된다. 기생 캐패시터(Cdp)는 데이터라인(DL)과 보호막(도시하지 않음)을 사이에 둔 좌측의 화소전극(P)에 의해 형성된 제1 기생캐패시터(Cdp1)와, 그 데이터라인(DL)과 보호막을 사이에 둔 우측의 화소전극(P)에 의해 형성된 제2 기생캐패시터(Cdp2)를 구비한다. 여기서, 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 간의 용량편 차를 방지하기 위하여 제1 및 제2 기생 캐패시터(Cdp1, Cdp2)는 동일한 용량을 가지도록 형성된다. 이를 위하여, 상대적으로 용량이 큰 기생 캐패시터를 형성하는 화소전극(P)이 데이터라인(DL)과 인접한 일측부에 홈(34)을 구비하여 그 기생 캐패시터의 용량이 줄어들게 한다.

예를 들면, 도 9에 도시된 바와 같이 제1 수평라인(HL1)에서 데이터라인(DLk)과 함께 상대적으로 용량이 큰 제1 기생캐패시터(Cdp1)를 형성하는 좌측 화소전극(P1)이 그 데이터라인(DLk)과 인접한 일측부에 홈(34)을 구비하게 한다. 이에 따라, 데이터라인(DLk)과 좌측 화소전극(P1) 간의 제1 기생캐패시터(Cdp1)의 용량이 줄어들게 되어 그 데이터라인(DLk)과 우측 화소전극(P2) 간의 제2 기생캐패시터(Cdp2)와의 용량편차가 줄어들게 된다. 이 결과, 제1 수평라인(HL1)에서는 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 간의 용량편차를 최소화할 수 있게 된다. 여기서, 데이터라인(DLk)의 좌측 화소전극(P1)에 형성되는 홈(34)의 위치는 도 9에 도시된 바와 같이 그 데이터라인(DLk)과 인접한 일측부의 상측부 또는 하측부 등과 같이 그 일측부의 어느지점이나 다 무관하다.

반면에, 도 9에 도시된 바와 같이 제2 수평라인(HL2)에서 데이터라인(DLk)과 함께 상대적으로 용량이 큰 제2 기생캐패시터(Cdp2)를 형성하는 우측 화소전극(P4 )이 그 데이터라인(DLk)과 인접한 일측부에 홈(34)을 구비하게 한다. 이에 따라, 데이터라인(DLk)과 우측 화소전극(P4) 간의 제2 기생캐패시터(Cdp2)의 용량이 줄어들게 되어 그 데이터라인(DLk)과 좌측 화소전극(P3) 간의 제1 기생캐패시터(Cdp1)와의 용량편차가 줄어들게 된다. 이 결과, 제2 수평라인(HL2)에서도 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 간의 용량편차를 최소화할 수 있게 된다. 여기서, 데이터라인(DLk)의 좌측 화소전극(P1)에 형성되는 홈(34)의 위치는 도 9에 도시된 바와 같이 그 데이터라인(DLk)과 인접한 일측부의 상측부 또는 하측부 등과 같이 그 일측부의 어느지점이나 다 무관하다.

이와 같이 본 발명에 따른 Z-인버젼 액정표시패널은 데이터라인(DL)과 함께 상대적으로 큰 용량의 기생캐패시터를 형성하는 화소전극의 면적을 감소시키게 된다. 이에 따라, 데이터라인(DL)과 좌우측 화소전극들(P) 간에 형성되는 제1 및 제2 기생캐패시터(Cdp1, Cdp2)간의 용량편차를 최소화할 수 있게 된다. 이에 따라, 그 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 간의 용량편차로 인한 수직크로스토크 현상과 함께 비대칭 빛샘을 방지하여 화질을 향상시킬 수 있게 된다.

상술한 바와 같이, 소비전력 감소를 위해 액정셀들이 데이터라인을 따라 지그재그형으로 배열된 본 발명에 따른 액정표시패널은 화소전극에 홈을 형성하여 데이터라인과 좌우측 화소전극들 간에 형성되는 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 사이의 용량편차를 최소화할 수 있게 된다. 이에 따라, 본 발명에 따른 액정표시패널은 제1 및 제2 기생캐패시터(Cdp1, Cdp2) 사이의 용량편차로 인한 수직크로스토크 현상과 함께 비대칭 빛샘을 최소화하여 화질을 향상시킬 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

1. 게이트 라인들과 데이터 라인들의 교차부에 형성된 박막트랜지스터와, 그 박막트랜지스터에 접속된 화소전극을 포함하는 액정셀들과,

   상기 데이터라인과 좌측으로 인접한 화소전극 간에 형성된 제1 기생캐패시터와;

   상기 데이터라인과 우측으로 인접한 화소전극 간에 형성된 제2 기생캐패시터를 구비하고;

   상기 데이터라인과 좌우측으로 인접한 화소전극들 중 어느 하나의 화소전극에 상기 데이터라인과 인접하게 형성된 홈을 구비하는 것을 특징으로 하는 액정표시패널.
2. 제 1 항에 있어서,

   상기 액정셀들은

   좌측으로 인접한 데이터라인과 상기 박막트랜지스터를 통해 접속된 액정셀들로 구성되는 제1 수평라인과;

   우측으로 인접한 데이터라인과 상기 박막트랜지스터를 통해 접속된 액정셀들로 구성되는 제2 수평라인을 구비하는 것을 특징으로 하는 액정표시패널.
3. 제 2 항에 있어서,

   상기 홈은

   상기 제1 수평라인에서는 상기 데이터라인의 좌측 화소전극에 형성되고,

   상기 제2 수평라인에서는 상기 데이터라인의 우측 화소전극에 형성된 것을 특징으로 하는 액정표시패널.
4. 제 2 항에 있어서,

   상기 제1 수평라인에서 상기 데이터라인과 그의 우측 화소전극은 동일극성의 화소신호를, 그의 좌측 화소전극은 상반된 극성의 화소신호를 충전하고,

   상기 제2 수평라인에서 상기 데이터라인과 그의 좌측 화소전극은 동일극성의 화소신호를, 그의 우측 화소전극은 상반된 극성의 화소신호를 충전하는 것을 특징으로 하는 액정표시패널.
5. 제 1 항에 있어서,

   상기 홈은

   그 홈이 형성된 화소전극에서 상기 데이터라인과 마주하는 변길이가 그 데이터라인과 우측 화소전극과 마주하는 변길이와 유사하도록 형성된 것을 특징으로 하는 액정표시패널.
6. 제 1 항에 있어서,

   상기 홈은

   상기 제1 기생캐패시터와 상기 제2 기생캐패시터간의 용량편차가 최소가 되도록 형성된 것을 특징으로 하는 액정표시패널.
7. 제 1 항에 있어서,

   상기 제1 수평라인과 제2 수평라인은 적어도 한 수평라인 단위로 교번하여 배치된 것을 특징으로 하는 액정표시패널.

Images