JP4805215B2 - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
JP4805215B2
JP4805215B2 JP2007162876A JP2007162876A JP4805215B2 JP 4805215 B2 JP4805215 B2 JP 4805215B2 JP 2007162876 A JP2007162876 A JP 2007162876A JP 2007162876 A JP2007162876 A JP 2007162876A JP 4805215 B2 JP4805215 B2 JP 4805215B2
Authority
JP
Japan
Prior art keywords
data line
liquid crystal
pixel electrode
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007162876A
Other languages
English (en)
Other versions
JP2007249240A (ja
Inventor
サン・ム・ソン
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007249240A publication Critical patent/JP2007249240A/ja
Application granted granted Critical
Publication of JP4805215B2 publication Critical patent/JP4805215B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Description

本発明は液晶表示装置に関わり、特に、消費電力を節減すると共に画質を向上させることができる液晶表示パネルに関するものである。
液晶表示装置は、電界を利用して誘電異方性を有する液晶の光透過率を調節することで画像を表示するようになる。このために、液晶表示装置は、液晶セルがマトリックス形態に配列された液晶表示パネルと、液晶表示パネルを駆動するための駆動回路とを具備する。
液晶表示パネルは、液晶セルが画素信号により光透過率を調節することで画像を表示するようになる。駆動回路は、液晶表示パネルのゲートラインを駆動するためのゲート・ドライバーと、データラインを駆動するためのデータ・ドライバーと、ゲート・ドライバー及びデータ・ドライバーにタイミング制御信号と画素データを供給するタイミング制御部と、電源電圧を供給する電源部とを具備する。
具体的に、液晶表示装置は、図１に示すように、液晶セル(Clc)がマトリックス形態で配列された液晶表示パネル(２)と、液晶表示パネル(２)のゲートライン(GL１乃至GLn)を駆動するためのゲート・ドライバー（４）と、液晶表示パネル(２)のデータライン(DL１乃至DLm)を駆動するためのデータ・ドライバー(６)とを具備する。
図１において、液晶表示パネル(２)は、ｎ個のゲートライン(GL１乃至GLn)とｍ個のデータライン(DL１乃至DLm)の交差により定義される領域ごとに形成されてマトリックス形態に配列された薄膜トランジスタ(TFT)と液晶セル(Clc)とを具備する。薄膜トランジスタ(TFT)は、ゲートライン(DL１乃至GLn)からのスキャン信号に応答してデータライン(DL１乃至DLm)からの画素信号を液晶セル(Clc)に供給する。
液晶セル(Clc)は、液晶を間に置いて対面する共通電極と薄膜トランジスタに接続された画素電極を含めて等価的には液晶容量キャパシタ(Clc)で表示される。ゲート・ドライバー（４）は、タイミング制御部（８）からのゲート制御信号に応答してゲートライン(GL１乃至GLn)に順次供給されるスキャン信号を発生する。
データ・ドライバー（６）は、タイミング制御部（８）からのデータ制御信号に応答してタイミング制御部(８)からの画素データをアナログ画素信号に変換する。この場合、データ・ドライバー(６)は、ガンマ電圧発生部(図示しない)から供給されるガンマ電圧を利用して画素データを画素信号に変換する。そして、データ・ドライバー(６)は、変換された画素信号をゲートライン(GL)にスキャン信号が供給される度にデータライン(DL１乃至DLm)に供給する。
タイミング制御部(８)は、入力される垂直同期信号及び水平同期信号等を利用してゲート制御信号とデータ制御信号を発生してゲート・ドライバー(４)及びデータ・ドライバー（８）のタイミングを制御する。また、タイミング制御部(８)は、入力される画素データを整列してデータ・ドライバー(６)に供給する。
このような液晶表示装置は、液晶の劣化を防止すると共に表示品位を向上させるために、液晶表示パネルをインバージョン駆動方法で駆動する。インバージョン駆動方法としては、フレーム・インバージョン方式(Frame Inversion Systwm)、ライン(コラム)・インバージョン方式(Line(Column) Inversion System)、そしてドット・インバージョン方式(Dot Inversion System)が利用される。
フレーム・インバージョン駆動方法は、図２Ａ及び図２Ｂに図示するように、液晶セルの極性が１フレームの間では同一で、フレームごとに反転されるようにする。このようなフレーム・インバージョン駆動方法は、フレーム単位にフリッカが発生される問題点がある。
ライン・インバージョン駆動方法は、液晶セルの極性が、図３Ａ及び図３Ｂに図示するように、１水平ラインの間では同一で、水平ラインごとに、そしてフレームごとに反転されるようにする。このようなライン・インバージョン駆動方式は、水平方向の液晶セル間のクロストークが存在することにより、水平縞模様パターンにフリッカが発生される問題点がある。
コラム・インバージョン駆動方法は、液晶セルの極性が、図４Ａ及び図４Ｂに図示するように、１コラムラインの間では同一で、コラムラインごとに、そしてフレームごとに反転されるようにする。このようなコラム・インバージョン駆動方式は、垂直方向の液晶セル間のクロストークが存在することにより、垂直縞模様パターンにフリッカが発生される問題点がある。
ドット・インバージョン駆動方法は、図５Ａ及び図５Ｂに図示するように、液晶セルの極性が水平及び垂直方向に隣接するすべての液晶セルと相反されて、フレームごとに反転されるようにする。このようなドット・インバージョン駆動方法は、垂直及び水平方向に隣接した液晶セルの間に発生されるフリッカが相互相殺されることで、他のインバージョン方法に比べてすぐれた画質の画像を提供する。
しかし、ドット・インバージョン駆動方式は、データ・ドライバーからデータラインに供給される画素電圧信号の極性が水平及び垂直方向に反転されるので他のインバージョン方法に比べて画素信号の変動量、すなわち画素信号の周波数が大きいために消費電力が大きいとする短所がある。
従って、本発明の目的は、消費電力を節減すると共に画質を向上させることができる液晶表示パネルを提供することにある。
前記目的を達成するために、本発明に係る液晶表示パネルは、ゲートラインとデータラインの交差部に形成された薄膜トランジスタと、その薄膜トランジスタに接続された画素電極を含む液晶セルと、前記データラインとその左側に隣接した画素電極の間に形成された第１寄生キャパシタと、前記データラインとその右側に隣接した画素電極の間に形成された第２寄生キャパシタを備え、前記液晶セルは、左側に隣接したデータラインと接続される薄膜トランジスタを有する液晶セルからなる第１水平ラインと、右側に隣接したデータラインと接続される薄膜トランジスタを有する液晶セルからなる第２水平ラインとを具備し、前記画素電極は、前記薄膜トランジスタが形成される位置と対角をなす前記データラインに隣接した一側部に形成される溝を具備し、前記溝は、前記第１水平ラインでは前記データラインの左側の画素電極に形成され、前記第２水平ラインでは前記データラインの右側の画素電極に形成され、前記第１水平ラインにおいて、前記データラインとその右側の画素電極は前記データラインと同一極性の画素信号を、前記データラインの左側の画素電極は前記データラインと反対極性の画素信号をそれぞれ充電するように形成され、前記第２水平ラインにおいて、前記データラインの左側の画素電極は前記データラインと同一極性の画素信号を、前記データラインの右側の画素電極は前記データラインと反対極性の画素信号をそれぞれ充電するように形成され、前記第１水平ラインと前記第２水平ラインは、少なくとも１水平ライン単位に交番して配置され、データラインをコラム・インバージョン方式で駆動しながら液晶セルをドット・インバージョン方式で駆動し、前記データラインの左側の画素電極に形成された溝の長さと、前記データラインの右側の画素電極に形成された溝の長さは同一であることを特徴とする。
消費電力減少のために液晶セルがデータラインに沿ってジグザグ型に配列された本発明に係る液晶表示パネルは、画素電極に溝を形成してデータラインと左右側画素電極との間に形成される第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差を最小化できるようになる。これにより、本発明に係る液晶表示パネルは、第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差による垂直クロストーク現象とともに非対称光漏れを最小化して画質を向上させることができるようになる。
本発明の好ましい実施の形態を説明するのに先立って本発明の直接的な技術背景になる液晶表示装置を見る事にする。
液晶表示装置は、液晶セルを交流駆動して液晶劣化を防止しながらも画質を向上させるためにドット・インバージョン駆動方法を主に採用する。しかし、ドット・インバージョン駆動方法は、液晶セル単位で画像信号の極性を反転させなければならないので画素信号の変動量が大きくなるようになって消費電力が大きいという問題点を抱いている。
このようなドット・インバージョン駆動方法の大きい消費電力問題を解決するために、データラインをコラム・インバージョン方式に駆動しながら液晶セルをドット・インバージョン方式で駆動できる液晶表示装置とその駆動方法を説明する。
図６は、本発明に係る液晶表示装置（以下、"Z-インバージョン液晶表示装置″と言う）を図示したものである。図６に図示された液晶表示装置は、液晶セルマトリックスを持つ液晶表示パネル(１２)と、液晶表示パネル(１２)のゲートライン(GL１乃至GLn)を駆動するためのゲート・ドライバー(１４)と、液晶表示パネル(１２)のデータライン(DL１乃至DLm+１)を駆動するためのデータ・ドライバー(１６)と、ゲート・ドライバー(１４)及びデータ・ドライバー(１６)を制御するためのタイミング制御部(１８)とを具備する。
液晶表示パネル(１２)は、ゲートライン(GL１乃至GLn)とデータライン(DL１乃至DLm+１)の交差により定義される領域ごとに形成された薄膜トランジスタ(TFT)と、画素電極(PXL)を含む液晶セルとを具備する。薄膜トランジスタ(TFT)は、ゲートライン(GL)からのスキャン信号に応答してデータライン(DL１乃至DLm+１)からの画素信号を画素電極(PXL)に供給する。画素電極(PXL)は、画素信号に応答して共通電極(図示しない)との間に位置する液晶を駆動することで光の透過率を調節するようになる。このような液晶セルは、薄膜トランジスタ(TFT)を通して垂直方向に沿って隣接したデータライン(DL)と交番的に接続される。
例えば、奇数番目のゲートライン(GL１、GL３、GL５、...)に接続された奇数番目の水平ラインの液晶セルは、左側に隣接したデータライン(DLi)(ここで、iは、陽の正数)に接続されて画素信号を供給される。反面に、偶数番目のゲートライン(GL２、GL４、GL６、...)に接続された偶数番目の水平ラインの液晶セルは、右側に隣接するデータライン(DLi+１)に接続されて画素信号を供給される。
タイミング制御部(１８)は、ゲート・ドライバー(１４)及びデータ・ドライバー(１６)を制御するタイミング制御信号を発生して、データ・ドライバー(１６)に画素データ信号を供給する。タイミング制御部(１８)で発生するゲート・タイミング制御信号としては、ゲート・スタートパルス(GSP)、ゲート・シフト・クロック信号(GSC)、ゲート出力イネーブル信号(GOE)が含まれる。タイミング制御部(１８)で発生するデータ・タイミング制御信号としては、ソース・スタートパルス(SSP)、ソース・シフト・クロック信号(SSC)、ソース出力イネーブル信号(SOE)、極性制御信号(POL)等が含まれる。
ゲート・ドライバー(１４)は、前記ゲート・タイミング制御信号を利用してゲートライン(GL１乃至GLn)にスキャン信号を順次的に供給する。これにより、ゲート・ドライバー(１４)は、そのスキャン信号に応答して薄膜トランジスタ(TFT)が水平ライン単位で駆動されるようにする。
データ・ドライバー(１６)は、入力された画素データをアナログ画素信号に変換してゲートライン(GL)にスキャン信号が供給される１水平期間ごとに１水平ライン分の画素信号をデータライン(DL１乃至DLm+１)に供給する。この場合、データ・ドライバー(１６)は、ガンマ電圧発生部(図示しない)から供給されるガンマ電圧を利用して画素データを画素信号に変換するようになる。
このようなデータ・ドライバー(１６)は、コラム・インバージョン方式に画素信号を供給して、データライン(DL１乃至DLm+１)のそれぞれに供給される画素信号が隣接したデータライン(DL)とは、相反した極性を持って、その極性がフレーム単位で反転させるようにする。すなわち、データ・ドライバー(１６)は、奇数データライン(DL１、DL３、...)と偶数データライン(DL２、DL４、...)に相互相反された極性の画素信号を供給して、そのデータライン(DL１乃至DLm+１)に供給される画素信号の極性をフレーム単位で反転させるようになる。
この場合、画素電極(PXL)がコラム・インバージョン方式に画素信号が供給されるデータライン(DL１乃至DLm+１)を基準にジグザグ型に配列されるのでその画素電極(PXL)を含む液晶セルは、ドット・インバージョン方式に駆動される。
特に、データ・ドライバー(１６)は、データライン(DL１乃至DLm+１)につれてジグザグ型に配列された画素電極(PXL)に正確な画素信号を供給するために水平期間ごとに交番的に画素信号の出力チャンネルを変更するようになる。
具体的に、データライン(DL１乃至DLm+１)の右側で接続された液晶セル(PXL)に画素信号を供給する場合に、データ・ドライバー(１６)は、第１乃至第mデータライン(DL１乃至DLm)にm個の有效画素信号を、第m+１データライン(DLm+１)にブランク信号を供給するようになる。
これとは、異なり、データライン(DL１乃至DLm+１)の左側で接続された液晶セル(PXL)に画素信号を供給する場合に、データ・ドライバー(１６)は、m個の有效画素信号を１チャンネルずつ右側にシフトさせ第２乃至第m+１データライン(DL２乃至DLm+１)に供給して、第１データライン(DL１)には、ブランク信号を供給するようになる。ここで、ブランク信号は、定義されない(Don't care)信号を意味する。
これにより、Z-インバージョン液晶表示装置は、ドット・インバージョン方式に駆動される液晶セル(PXL)で画質が向上されて、データ・ドライバー(１６)は、コラム・インバージョン方式に画素信号を供給するので、ドット・インバージョン方式に画素信号を供給する場合より消費電力を著しく節減することができるようになる。
しかし、図６に図示されたZ-インバージョン液晶表示装置では、データライン(DL)と左右側画素電極(PXL)の間に形成される寄生キャパシタ(Cdp)の間に容量偏差が発生するようになる。これは、データライン(DL)と左右側画素電極(PXL)との間に寄生キャパシタ(Cdp)が形成される面積が相違するためである。
例えば、データラインと左右側画素電極の間に形成される寄生キャパシタ(Cdp)は、図７に図示するように、１データライン(DLk)と左側画素電極(P１または、P３)の間に形成される第１寄生キャパシタ(Cdp１)と、そのデータライン(DLk)と右側画素電極(P２または、P４)の間に形成される第２寄生キャパシタ(Cdp２)で構成される。ここで、第１及び第２寄生キャパシタ(Cdp１、Cdp２)は、その形成面積が相違するので相違する寄生容量を持っている。
具体的に、図７に図示するように、画素電極(P１、P２)がi番目のゲートライン(GLi)によって駆動される薄膜トランジスタ(TFT)を通して左側に隣接したデータライン(DLk-１、DLk)と接続された液晶セルからなる第１水平ライン(HL１)では、第１寄生キャパシタ(Cdp１)が第２寄生キャパシタ(Cdp２)より大きい寄生容量を持っている。これは、第１水平ライン(HL１)からデータライン(DLk)と向い合う左側画素電極(P１)の辺の長さ(゜)が、そのデータライン(DLk)と向い合う右側画素電極(P２)の辺の長さ(ケ)より長いからである。
すなわち、データライン(DLk)と第１寄生キャパシタ(Cdp１)を形成する左側画素電極(P１)の面積がそのデータライン(DLk)と第２寄生キャパシタ(Cdp２)を形成する右側画素電極(P２)の面積より大きいからである。これにより、電極面積と比例関係を持つ第１寄生キャパシタ(Cdp１)と第２寄生キャパシタ(Cdp２)の間に容量偏差が発生するようになる。
さらに、画素電極(P３、P４)が薄膜トランジスタ(TFT)を通して右側に隣接したデータライン(DLk、DLk＋１)と接続された液晶セルからなる第２水平ライン(HL２)では、第２寄生キャパシタ(Cdp２)が第１寄生キャパシタ(Cdp１)より大きい寄生容量を持っている。これは、第２水平ライン(HL２)においてデータライン(DLk)と向い合う右側画素電極(P４)の辺の長さ(β)が、そのデータライン(DLk)と向い合う左側画素電極(P３)の辺の長さ(α)より長いからである。
すなわち、データライン(DLk)と第２寄生キャパシタ(Cdp２)を形成する右側画素電極(P４)の面積がそのデータライン(DLk)と第１寄生キャパシタ(Cdp１)を形成する左側画素電極(P１)の面積より大きいからである。これにより、電極面積と比例関係を持つ第２寄生キャパシタ(Cdp２)と第１寄生キャパシタ(Cdp１)の間に容量偏差が発生するようになる。
このような第１及び第２キャパシタ(Cdp１、Cdp２)の間の容量偏差によりデータライン(DL)の上の画素信号が歪曲されて、歪曲された画素信号が画素電極(P)に誘起されて充電される。この結果、Z-インバージョン液晶表示装置の特定領域にクロストークキテストパターンを表示する場合、前記寄生容量偏差による垂直クロストークが発生して画質が低下される問題が発生するようになる。
また、データライン(DL)と画素電極(P)は、それら自分により発生される寄生キャパシタ(Cdp)の容量を減らすために所定の離隔距離を置いて配置される。このため、データライン(DL)と画素電極(P)との間でバックライトから駆動されない液晶を経由した光漏れが発生するようになる。特に、第１及び第２寄生キャパシタ(Cdp１、Cdp２)の発生面積が相違するにより、それらを通する光漏れの量も相違するようになる。
例えば、第１水平ライン(HL１)では、相対的に容量が大きい第１寄生キャパシタ(Cdp１)を通する光漏れの量が相対的に大きくて、第２水平ライン(HL２)では、相対的に容量が大きい第２寄生キャパシタ(Cdp２)を通する光漏れの量が相対的に大きく示されるようになる。このように、水平ライン単位で第１及び第２寄生キャパシタ(Cdp１、Cdp２)による非対称光漏れが発生するにより画質が低下される問題が発生するようになる。
このようにZ-インバージョン液晶表示装置で発生する寄生容量偏差による垂直クロストーク及び非対称光漏れを防止するために、本発明では、データライン(DLk)を基準にした第１及び第２寄生キャパシタ(Cdp１、Cdp２)の寄生容量が同一になるように液晶表示パネルを設計するようになる。特に、本発明では、画素電極(P)の構造を変更して第１及び第２寄生キャパシタ(Cdp１、Cdp２)が同一な寄生容量を持つようにする。
図８は、本発明の実施の形態によるZ-インバージョン液晶表示パネルの一部分を示す図である。図８に図示された液晶表示パネルは、ゲートライン(GL)とデータライン(DL)の交差により定義される領域ごとに形成された液晶セル(３２)を具備する。
液晶セル(３２)のそれぞれは、薄膜トランジスタ(TFT)と画素電極(P)を含む。薄膜トランジスタ(TFT)は、ゲートライン(GL)からのスキャン信号に応答してデータライン(DL)からの画素信号を画素電極(P)に供給する。画素電極(P)は、供給された画素信号に応答して共通電極(図示しない)との間に位置する液晶を駆動するようになる。これにより、液晶セル(３２)は、液晶の駆動によって光透過率を調節して画像を示すようになる。
特に、ドット・インバージョン駆動のために液晶セル(３２)は、垂直方向に沿って隣接したデータライン(DLk-１、DLk、DLk+１)と交番的に接続される。すなわち、液晶表示パネルは、左側に隣接したデータライン(DLk-１、DLk)に接続された液晶セル(３２)で構成される第１水平ライン(HL１)と、右側に隣接したデータライン(DLk、DLk+１)に接続された液晶セル(３２)で構成される第２水平ライン(HL２)を具備する。
このような第１水平ライン(HL１)と第２水平ライン(HL２)は、ドット・インバージョン駆動の場合、図８に図示されたように、１水平ライン単位で交番して配列される。これと異なり、２ドットまたは、３ドット以上のインバージョン駆動の場合、第１水平ラインと第２水平ラインは、２または、３以上の水平ライン単位で交番して配置される。
このようなデータライン(DL)と画素電極(P)の間には、寄生キャパシタ(Cdp)が存在するようになる。寄生キャパシタ(Cdp)は、保護膜(図示しない)を挟むデータライン(DL)と左側の画素電極(P)によって形成された第１寄生キャパシタ(Cdp１)と、保護膜(図示しない)を挟むそのデータライン(DL)と右側の画素電極(P)によって形成された第２寄生キャパシタ(Cdp２)を具備する。
ここで、第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差を防止するために、第１及び第２寄生キャパシタ(Cdp１、Cdp２)は、同一な容量を持つように形成される。このために、相対的に容量が大きい寄生キャパシタを形成する画素電極(P)がデータライン(DL)に隣接した一側部に溝(３４)を具備するにより、その寄生キャパシタの容量が減ってなるようにする。
例えば、図８に図示するように、第１水平ライン(HL１)において、データライン(DLk)と相対的に容量が大きい第１寄生キャパシタ(Cdp１)を形成する左側画素電極(P１)がそのデータライン(DLk)に隣接した一側部に溝(３４)を具備するようにする。これにより、データライン(DLk)と左側画素電極(P１)との間の第１寄生キャパシタ(Cdp１)の容量が減るようになり、そのデータライン(DLk)と右側画素電極(P２)との間の第２寄生キャパシタ(Cdp２)との容量偏差が減るようになる。
この結果、第１水平ライン(HL１)では、第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差が最小化できるようになる。ここで、データライン(DLk)の左側画素電極(P１)に形成される溝(３４)の位置は、図８に図示するように、そのデータライン(DLk)に隣接した一側部の上部または、下部等、その一側部のどの地点であっても関係ない。
一方、図８に図示するように、第２水平ライン(HL２)において、データライン(DLk)と相対的に容量が大きい第２寄生キャパシタ(Cdp２)を形成する右側画素電極(P４)がそのデータライン(DLk)に隣接した一側部に溝(３４)を具備するようにする。
これにより、データライン(DLk)と右側画素電極(P４)との間の第２寄生キャパシタ(Cdp２)の容量が減るようになり、そのデータライン(DLk)と左側画素電極(P３)との間の第１寄生キャパシタ(Cdp１)との容量偏差が減るようになる。この結果、第２水平ライン(HL２)でも第１及び第２寄生キャパシタ(Cd１、Cdp２)の間の容量偏差を最小化できるようになる。
ここで、データライン(DLk)の左側画素電極(P１)に形成される溝(３４)の位置は、図８に図示するように、そのデータライン(DLk)に隣接した一側部の上部または、下部等、その一側部のどの地点であっても関係ない。
このように、本発明に係るZ-インバージョン液晶表示パネルは、データライン(DL)と相対的に大きい容量の寄生キャパシタを形成する画素電極の面積を減少させるようになる。これにより、データライン(DL)と左右側画素電極(P)との間に形成される第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差を最小化することができるようになる。これにより、第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差による垂直クロストーク現象とともに非対称光漏れを防止して画質を向上させることができる。
上述したように、消費電力減少のために液晶セルがデータラインに沿ってジグザグ型に配列された本発明に係る液晶表示パネルは、画素電極に溝を形成してデータラインと左右側画素電極との間に形成される第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差を最小化できるようになる。これにより、本発明に係る液晶表示パネルは、第１及び第２寄生キャパシタ(Cdp１、Cdp２)との間の容量偏差による垂直クロストーク現象とともに非対称光漏れを最小化して画質を向上させることができるようになる。
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲内で多様な変更及び修正ができる。
従来の液晶表示装置を図示した図面である。 液晶表示装置のフレーム・インバージョン方式を説明するための図面である。 液晶表示装置のフレーム・インバージョン方式を説明するための図面である。 液晶表示装置のライン・インバージョン方式を説明するための図面である。 液晶表示装置のライン・インバージョン方式を説明するための図面である。 液晶表示装置のコラム・インバージョン方式を説明するための図面である。 液晶表示装置のコラム・インバージョン方式を説明するための図面である。 液晶表示装置のドット・インバージョン方式を説明するための図面である。 液晶表示装置のドット・インバージョン方式を説明するための図面である。 本発明に係わる液晶表示装置を図示した図面である。 図６に図示された液晶表示パネルでのクロストークの発生原因を説明するための図面である。 本発明の実施の形態による液晶表示パネルの一部分を図示した図面である。
符号の説明
２、１２： 液晶表示パネル、４、１４：ゲート・ドライバー、６、１６： データ・ドライバー、８、１８： タイミング制御部、TFT：薄膜トランジスタ、３２：液晶セル、３４：溝。

Claims (1)

  1. ゲートラインとデータラインの交差部に形成された薄膜トランジスタと、その薄膜トランジスタに接続された画素電極を含む液晶セルと、前記データラインとその左側に隣接した画素電極の間に形成された第１寄生キャパシタと、前記データラインとその右側に隣接した画素電極の間に形成された第２寄生キャパシタを備え、
    前記液晶セルは、左側に隣接したデータラインと接続される薄膜トランジスタを有する液晶セルからなる第１水平ラインと、右側に隣接したデータラインと接続される薄膜トランジスタを有する液晶セルからなる第２水平ラインとを具備し、
    前記画素電極は、前記薄膜トランジスタが形成される位置と対角をなす前記データラインに隣接した一側部に形成される溝を具備し、
    前記溝は、前記第１水平ラインでは前記データラインの左側の画素電極に形成され、前記第２水平ラインでは前記データラインの右側の画素電極に形成され、
    前記第１水平ラインにおいて、前記データラインとその右側の画素電極は前記データラインと同一極性の画素信号を、前記データラインの左側の画素電極は前記データラインと反対極性の画素信号をそれぞれ充電するように形成され、
    前記第２水平ラインにおいて、前記データラインの左側の画素電極は前記データラインと同一極性の画素信号を、前記データラインの右側の画素電極は前記データラインと反対極性の画素信号をそれぞれ充電するように形成され、
    前記第１水平ラインと前記第２水平ラインは、少なくとも１水平ライン単位に交番して配置され、
    データラインをコラム・インバージョン方式で駆動しながら液晶セルをドット・インバージョン方式で駆動し、
    前記データラインの左側の画素電極に形成された溝の長さと、前記データラインの右側の画素電極に形成された溝の長さは同一である
    ことを特徴とする液晶表示パネル。
JP2007162876A 2002-11-11 2007-06-20 液晶表示パネル Expired - Lifetime JP4805215B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-069690 2002-11-11
KR1020020069690A KR100884996B1 (ko) 2002-11-11 2002-11-11 액정표시패널

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003187636A Division JP4057961B2 (ja) 2002-11-11 2003-06-30 液晶表示パネル及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007249240A JP2007249240A (ja) 2007-09-27
JP4805215B2 true JP4805215B2 (ja) 2011-11-02

Family

ID=32226287

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003187636A Expired - Lifetime JP4057961B2 (ja) 2002-11-11 2003-06-30 液晶表示パネル及びその製造方法
JP2007162876A Expired - Lifetime JP4805215B2 (ja) 2002-11-11 2007-06-20 液晶表示パネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003187636A Expired - Lifetime JP4057961B2 (ja) 2002-11-11 2003-06-30 液晶表示パネル及びその製造方法

Country Status (3)

Country Link
US (1) US7176988B2 (ja)
JP (2) JP4057961B2 (ja)
KR (1) KR100884996B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000991A (ko) * 2003-06-25 2005-01-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR101026802B1 (ko) 2003-11-18 2011-04-04 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TWI293713B (en) * 2004-07-02 2008-02-21 Au Optronics Corp Display panel and fabrication method thereof
JP2006189477A (ja) * 2004-12-28 2006-07-20 Koninkl Philips Electronics Nv カラー液晶表示装置
KR20080009889A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치
JP2011018020A (ja) * 2009-06-12 2011-01-27 Renesas Electronics Corp 表示パネルの駆動方法、ゲートドライバ及び表示装置
KR101605467B1 (ko) 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101649233B1 (ko) * 2009-12-28 2016-08-18 엘지디스플레이 주식회사 Ｍｅｍｃ 칩을 이용한 액정표시장치의 데이타 처리 방법
JP2011185963A (ja) * 2010-03-04 2011-09-22 Hitachi Displays Ltd 液晶表示装置
CN102290026A (zh) * 2011-07-19 2011-12-21 南京中电熊猫液晶显示科技有限公司 像素架构
US9869908B2 (en) * 2012-03-06 2018-01-16 Apple Inc. Pixel inversion artifact reduction
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置
JP2014074798A (ja) 2012-10-04 2014-04-24 Japan Display Inc 液晶表示装置
KR102128969B1 (ko) * 2014-02-17 2020-07-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103915076B (zh) * 2014-04-25 2016-04-20 青岛海信电器股份有限公司 驱动液晶显示方法、液晶显示装置和快门式3d显示方法
CN104252079B (zh) * 2014-09-28 2017-12-26 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN105759524A (zh) * 2016-05-12 2016-07-13 京东方科技集团股份有限公司 阵列基板及其电路驱动方法、显示装置
CN107145020B (zh) * 2017-07-03 2020-05-05 深圳市华星光电技术有限公司 基于视角补偿驱动方式的垂直取向型液晶显示面板
CN107749282A (zh) 2017-11-03 2018-03-02 惠科股份有限公司 一种显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774632B2 (ja) * 1989-07-14 1995-08-09 株式会社日立製作所 水車ランナ
JPH0467091A (ja) * 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH0497126A (ja) * 1990-08-16 1992-03-30 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP3047477B2 (ja) 1991-01-09 2000-05-29 松下電器産業株式会社 液晶表示装置およびそれを用いた投写型表示装置
JP3046413B2 (ja) * 1991-09-20 2000-05-29 株式会社東芝 液晶表示装置
JPH0916132A (ja) * 1995-06-28 1997-01-17 Casio Comput Co Ltd 液晶駆動装置
JPH11102174A (ja) * 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
JP3125766B2 (ja) * 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
JP2001042287A (ja) * 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
KR100685911B1 (ko) * 2000-07-04 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100884996B1 (ko) 2009-02-20
JP2007249240A (ja) 2007-09-27
US7176988B2 (en) 2007-02-13
JP2004163888A (ja) 2004-06-10
JP4057961B2 (ja) 2008-03-05
US20040090561A1 (en) 2004-05-13
KR20040041812A (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
JP4805215B2 (ja) 液晶表示パネル
KR101351373B1 (ko) 액정표시장치 및 그 구동방법
KR100582203B1 (ko) 액정표시장치
KR101274054B1 (ko) 액정 표시장치 및 그의 구동방법
KR102562943B1 (ko) 표시 장치
KR101264724B1 (ko) 액정 표시장치 및 그의 구동방법
KR100851208B1 (ko) 액정표시장치 및 그 구동방법
KR100481217B1 (ko) 액정표시소자의 구동방법 및 장치
KR101394928B1 (ko) 액정표시장치
KR100898786B1 (ko) 액정패널과 그의 구동 장치 및 방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR100904261B1 (ko) 액정 표시 패널
KR100909049B1 (ko) 액정표시장치의 구동장치 및 방법
KR20150078573A (ko) 액정 표시장치
KR100912691B1 (ko) 액정표시패널
KR100898788B1 (ko) 액정패널의 구동 장치 및 방법
KR100931488B1 (ko) 액정표시패널
KR100909048B1 (ko) 액정표시장치 및 그 구동방법
KR101830609B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100898787B1 (ko) 액정표시장치 및 그 구동방법
KR20040059320A (ko) 액정 표시 장치 및 그 구동방법
KR20120116132A (ko) 액정 표시장치 및 그 구동방법
KR101016734B1 (ko) 액정 표시 패널 및 그 구동 방법
KR100962504B1 (ko) 액정표시장치의 구동방법 및 구동장치
KR20060078571A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110810

R150 Certificate of patent or registration of utility model

Ref document number: 4805215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term