KR101016734B1 - 액정 표시 패널 및 그 구동 방법 - Google Patents

액정 표시 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR101016734B1
KR101016734B1 KR1020030097712A KR20030097712A KR101016734B1 KR 101016734 B1 KR101016734 B1 KR 101016734B1 KR 1020030097712 A KR1020030097712 A KR 1020030097712A KR 20030097712 A KR20030097712 A KR 20030097712A KR 101016734 B1 KR101016734 B1 KR 101016734B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
storage
voltage
line
crystal cell
Prior art date
Application number
KR1020030097712A
Other languages
English (en)
Other versions
KR20050066424A (ko
Inventor
하용민
박재덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030097712A priority Critical patent/KR101016734B1/ko
Publication of KR20050066424A publication Critical patent/KR20050066424A/ko
Application granted granted Critical
Publication of KR101016734B1 publication Critical patent/KR101016734B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 스토리지 라인의 교류 구동으로 도트 인버젼되는 데이터 신호의 전압 범위를 감소시킴으로써 소비 전력을 절감할 수 있는 액정 패널 및 그 구동 방법을 제공하는 것이다.
이를 위하여, 본 발명의 액정 패널은 i(i는 양수)번째 수평 라인에 포함되는 액정셀 중 제1 액정셀의 스토리지 캐패시터는 i번째 스토리지 라인과 접속되고, 제2 액정셀의 스토리지 캐패시터는 i+1번째 스토리지 라인과 접속되게 한다.

Description

액정 표시 패널 및 그 구동 방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD OF DIRVING THE SAME}
도 1는 액정 표시 패널의 라인 인버젼 방법을 설명하기 위한 도면.
도 2는 종래의 스토리지 라인을 이용한 액정 표시 패널을 도시한 도면.
도 3은 도 2에 도시된 액정 표시 패널의 구동 파형도.
도 4는 본 발명의 실시 예에 따른 액정 표시 패널을 도시한 도면.
도 5는 본 발명의 다른 실시 예에 따른 액정 표시 패널을 도시한 도면.
도 6은 본 발명의 실시 예에 따른 도트 인버젼 방법을 설명하기 위한 도면.
도 7은 도 4 및 도 5에 도시된 액정 표시 패널의 구동 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
DL1 내지 DLm : 데이터 라인 GL1 내지 GLn : 게이트 라인
STL1 내지 STLn : 스토리지 라인 TFT : 박막 트랜지스터
Clc : 액정 캐패시터 Cst : 스토리지 캐패시터
10, 20, 30 : 액정 표시 패널
본 발명은 액정 표시 장치에 관한 것으로, 특히 스토리지 라인의 교류 구동에 의해 도트 인버젼 방식으로 구동될 수 있는 액정 표시 패널 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
액정 패널은 액정의 열화 방지 및 표시 품질 향상을 위하여 액정셀의 극성을 일정 단위로 인버젼시키는 인버젼 방법으로 구동된다. 인버젼 방법으로는 프레임 단위로 액정셀의 극성이 인버젼되는 프레임 인버젼(Frame Inversion), 수평 라인 단위로 액정셀의 극성이 인버젼되는 라인 인버젼(Line Inversion), 수직 라인 단위로 액정셀의 극성이 인버젼되는 칼럼 인버젼(Column Inversion), 그리고 액정셀 단위로 액정셀의 극성이 인버젼되는 도트 인버젼(Dot Inversion) 등이 이용된다.
이들 중 도 1과 같이 수평 라인 단위로 액정셀의 극성을 인버젼시키는 라인 인버젼 방법은 칼럼 인버젼 및 도트 인버젼 방법에 비하여 소비 전력면에서 유리하다. 이는 액정셀에 기준 전압으로 공급되는 공통 전압(Vcom)을 교류 구동하여 데이터 신호의 구동 전압 범위를 낮출 수 있기 때문이다. 최근에는 라인 인버젼 구동시 공통 전압(Vcom) 대신 스토리지 라인을 교류 구동하여 소비 전력을 낮추는 방 안이 제안되어졌다.
도 2는 스토리지 라인을 이용하여 라인 인버젼 방법으로 구동되는 액정 패널(10)을 도시한 것이고, 도 3은 도 2에 도시된 액정 패널(10)의 구동 파형을 도시한 것이다.
도 2에 도시된 액정 패널(10)은 상호 교차하는 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)과, 게이트 라인(GL1 내지 GLm)과 나란한 스토리지 라인(STL1 내지 STLn)과, 상기 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)의 교차로 정의된 화소 영역에 형성된 액정셀과, 그 액정셀을 구동하는 박막 트랜지스터(TFT)를 구비한다.
액정셀은 박막 트랜지스터(TFT)와 접속된 액정 캐패시터(Clc)를 구비한다. 액정 캐패시터(Clc)는 박막 트랜지스터(TFT)와 접속된 화소 전극과, 상부 기판에 형성된 공통 전극이 액정을 사이에 두고 마주하여 형성된다. 이러한 액정 캐패시터(Clc)에 충전된 전압에 따라 유전 이방성을 갖는 액정 분자들이 회전하여 광투과율을 제어함으로써 계조를 구현하게 된다.
그리고, 액정셀은 액정 캐패시터(Clc)와 병렬 접속된 스토리지 캐패시터(Cst)를 추가로 구비한다. 스토리지 캐패시터(Cst)는 액정 캐패시터(Clc)와 공유되는 화소 전극과, 스토리지 라인(STL)이 절연막을 사이에 두고 마주하여 형성된다. 이러한 스토리지 캐패시터(Cst)는 액정 캐패시터(Clc)에 충전된 전압이 턴-오프된 박막 트랜지스터(TFT)의 누설 전류로 인하여 가변되지 않고 안정적으로 유지되게 한다.
박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)에 의해 수평 라인 단위로 구동된다. 다시 말하여, 박막 트랜지스터(TFT)는 해당 수평 라인의 구동 기간에 게이트 라인(GL)으로부터의 턴-온 전압에 의해 턴-온되고, 다른 수평 라인이 구동되는 기간에는 게이트 라인(GL)으로부터의 턴-오프 전압에 의해 턴-오프된다.
박막 트랜지스터(TFT)가 턴-온되면 액정 캐패시터(Clc)는 데이터 라인(DL)으로부터의 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압을 충전하고, 스토리지 캐패시터(Cst)는 데이터 신호와 스토리지 라인(STL)에 공급된 스토리지 전압과의 차전압을 충전한다. 이어서, 박막 트랜지스터(TFT)가 턴-오프되면 화소 전극이 플로팅 상태가 되어 액정 캐패시터(Clc) 및 스토리지 캐패시터(Clc)는 충전된 전압을 홀딩한다. 이때, 스토리지 라인(STL)을 통해 스토리지 전압을 증가시키면 스토리지 캐패시터(Clc)에 의해 플로팅 상태의 화소 전극 전압이 증가하게 된다. 이에 따라, 스토리지 캐패시터(Cst)와 화소 전극을 공유하는 액정 캐패시터(Clc)에 충전된 전압이 증가하게 된다. 이 결과, 스토리지 라인(STL)에 공급되는 스토리지 전압을 가변시키는 경우 스토리지 캐패시터(Cst)의 커플링 작용으로 액정 캐패시터(Clc)에 충전된 전압을 가변시킬 수 있음을 알 수 있다. 이를 이용하여, 스토리지 전압을 교류 구동하는 경우 액정 캐패시터(Clc)에 충전된 전압의 극성을 인버젼시킬 수 있게 된다.
구체적으로, 도 2에 도시된 제1 내지 제4 서브화소(이하, P1 내지 P4)를 제1 및 제2 스토리지 라인(STL1, STL2)의 교류 구동으로 라인 인버젼되게 하는 방법을 도 3에 도시된 구동 파형을 참조하여 살펴보기로 한다.
먼저, 제1 수평 기간(H1)에서 제1 게이트 라인(GL1)에 공급된 턴-온 전압에 의해 P1 및 P2는 제1 및 제2 데이터 라인(DL1, DL2) 각각으로부터 공급된 정극성(공통 전압 기준)의 데이터 신호에 따른 정극성의 제1 화소 전압(PV1)을 충전한다. 이때, 제1 스토리지 라인(STL1)에는 제1 스토리지 전압(Vst1)이 공급된다.
제2 수평 기간(H2)에서 상기 P1 및 P2는 제1 게이트 라인(GL1)에 공급된 턴-오프 전압에 의해 상기 제1 수평 기간(H1)에 충전된 전압을 홀딩하고, 제2 게이트 라인(GL2)에 공급된 턴-온 전압에 의해 P3 및 P4는 제1 및 제2 데이터 라인(DL1, DL2) 각각에 공급되는 부극성(공통 전압 기준)의 데이터 신호에 따른 정극성의 제1 화소 전압(-PV1)을 충전한다. 이때, 제1 및 제2 스토리지 라인(STL1, STL2)에는 제1 스토리지 전압(Vst)이 공급된다.
그리고, 제1 스토리지 라인(ST1)에는 제3 수평 기간(H3)에서부터 상기 제1 스토리지 전압(Vst1) 보다 큰 제2 스토리지 전압(Vst2)으로 상승되어 다음 프레임의 제2 수평 기간(H2)까지 공급된다. 그리고, 제2 스토리지 라인(ST2)에는 제4 수평 기간(H4)에서부터 상기 제2 스토리지 전압(Vst1)으로 하강하여 다음 프레임의 제3 수평 기간(H3)까지 공급된다. 이에 따라, P1 및 P2은 충전된 정극성의 제1 화소 전압(VP1)은 상기 스토리지 캐패시터(Cst)의 커플링 작용으로 제2 화소 전압(VP2)으로 증가하여 다음 프레임의 제1 수평 기간(H1)에서 데이터 신호가 공급되기 이전까지 홀딩된다. 그리고, P3 및 P4에 충전된 부극성의 제1 화소 전압(-VP1)은 제2 화소 전압(-VP2)으로 하강하여 다음 프레임의 제2 수평 기간(H2)에서 데이터 신호가 공급되기 이전까지 홀딩된다. 이 결과, P1 내지 P4는 정극성 및 부 극성의 제2 화소 전압(VP2, -VP2)에 따른 계조를 구현하게 된다.
이와 같이, 도 2에 도시된 액정 패널(10)은 스토리지 라인(STL)에 공급되는 스토리지 전압을 가변시켜 화소 전압이 가변되게 함으로써 데이터 신호의 전압 범위를 작게 가져가면서도 수평 라인 단위로 화소 전압의 극성이 인버젼되는 라인 인버젼 방법으로 구동될 수 있게 된다. 이 경우, i번째 수평 라인(i)의 스토리지 라인(STLi)에 공급되는 전압은 i+2번째 수평 라인(i+2)이 구동되는 기간에서부터 증가 또는 하강하여 다음 프레임에서 i+2번째 수평 라인(i+2)이 구동되기 이전까지 유지된다. 다시 말하여, 스토리지 전압은 프레임 단위로 가변되므로 2프레임 주기를 갖는다.
그런데, 라인 인버젼 방법으로 구동되는 액정 패널에서는 수평 크로스토크(Crosstalk) 및 플리커(Flicker) 등과 같은 화상 불량이 발생하는 문제점이 있다. 이를 해결하기 위해서는 도트 인버젼 방법이 요구되나 데이터 신호의 주파수 및 전압 범위가 증가함으로써 소비 전력이 크다는 단점을 갖는다.
따라서, 본 발명의 목적은 스토리지 라인의 교류 구동으로 도트 인버젼되는 데이터 신호의 전압 범위를 감소시킴으로써 소비 전력을 절감할 수 있는 액정 패널 및 그 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널은 스캔 신호를 공급하는 게이트 라인과; 데이터 신호를 공급하는 데이터 라인과; 스토리지 전압을 공급하는 스토리지 라인과; 상기 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와; 상기 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역마다 형성되어, 상기 박막 트랜지스터와 접속된 액정 캐패시터와, 상기 액정 캐패시터와 병렬 접속된 스토리지 캐패시터를 구비하고, i(i는 양수)번째 수평 라인에 포함되는 액정셀 중 제1 액정셀의 스토리지 캐패시터는 i번째 스토리지 라인과 접속되고, 제2 액정셀의 스토리지 캐패시터는 i+1번째 스토리지 라인과 접속되며, 상기 i번째 수평 라인의 액정셀과 박막 트랜지스터는 그 박막 트랜지스터가 접속된 i번째 게이트 라인을 기준으로 어느 한 측에 형성되고, 상기 i+1번째 스토리지 라인은 i+1번째 수평 라인의 제1 액정셀과, 상기 i번째 수평 라인의 제2 액정셀을 경유하도록 지그재그 형태로 형성된다.
상기 제1 및 제2 액정셀은 상기 데이터 신호에 따라 상반된 극성의 화소 전압을 충전한다.
상기 제1 및 제2 액정셀은 수평 방향을 따라 k(k는 양수)도트 단위로 교번하도록 배열되고, 그 배열은 수평 라인마다 반복된다.
상기 i번째 수평 라인의 액정셀과 박막 트랜지스터는 그 박막 트랜지스터가 접속된 i번째 게이트 라인을 기준으로 어느 한 측에 형성되고, 상기 i+1번째 스토리지 라인은 i+1번째 수평 라인의 제1 액정셀과, 상기 i번째 수평 라인의 제2 액정셀을 경유하도록 지그재그 형태로 형성된다.
상기 제1 액정셀은 제1 박막 트랜지스터를 통해, 상기 제2 액정셀은 제2 박막 트랜지스터를 통해 i번째 게이트 라인과 접속되고, 상기 제1 액정셀 및 제1 박막 트랜지스터는 상기 i번째 게이트 라인을 기준으로 상기 제2 액정셀 및 제2 박막 트랜지스터와 서로 다른 측에 형성되며, 상기 i번째 및 i+1번째 스토리지 라인은 상기 i번째 게이트 라인을 사이에 두고 나란하게 형성된다.
상기 제1 액정셀에 충전된 제1 극성의 화소 전압은 상기 i번째 스토리지 라인의 스토리지 전압에 따라 상기 제1 극성내에서 가변되고, 상기 제2 액정셀에 충전된 제2 극성의 화소 전압은 상기 i+1번째 스토리지 라인에 공급되는 스토리지 전압에 따라 상기 제2 극성내에서 가변되어 원하는 계조가 구현되게 한다.
상기 i번째 스토리지 라인의 전압은 상기 제1 액정셀에 충전된 화소 전압의 가변을 위하여 제1 스토리지 전압에서 제2 스토리지 전압으로 가변되고, 상기 i+1번째 스토리지 라인의 전압은 상기 제2 액정셀에 충전된 화소 전압의 가변을 위하여 상기 제2 스토리지 전압에서 상기 제1 스토리지 전압으로 가변된다.
상기 i번째 및 i+1번째 스토리지 라인의 전압은 상기 제1 및 제2 액정셀에 포함되는 박막 트랜지스터가 턴-오프되는 기간에서 가변된다.
상기 i번째 스토리지 라인의 전압은 i+2번째 수평 기간에서 가변되고, 상기 i+1번째 스토리지 라인의 전압은 i+3번째 수평 라인이 수평 기간에서 가변된다.
상기 스토리지 전압은 한 프레임 단위로 가변하여 2프레임 주기를 갖는다.
상기 액정 패널을 구동하는 방법은 상기 i번째 게이트 라인에 턴-온 전압이 공급되는 i번째 수평 기간에서 상기 i번째 수평 라인의 제1 및 제2 액정셀이 상기 데이터 신호에 따라 서로 상반된 극성의 제1 화소 전압을 충전하는 단계와; 상기 i번째 게이트 라인에 턴-오프 전압이 공급되는 나머지 수평 기간 중 상기 i번째 및 i+1번째 스토리지 라인의 전압을 가변시켜 상기 제1 및 제2 액정셀에 충전된 상기 제1 화소 전압이 원하는 계조를 구현하기 위한 제2 화소 전압으로 가변되게 하는 단계를 포함한다.
상기 i번째 및 i+1번째 스토리지 라인의 전압 가변 시점을 서로 다르게 한다.
상기 i+1번째 스토리지 라인의 전압 가변 시점이 상기 i번째 스토리지 라인의 전압 가변 시점 보다 한 수평 기간 늦도록 한다.
상기 제1 및 제2 액정셀에서 가변된 제2 화소 전압은 다음 프레임의 제1 화소 전압이 공급되기 이전까지 홀딩된다.
상기 제1 액정셀이 박막 트랜지스터를 통해 접속된 제1 데이터 라인과, 상기 제2 액정셀이 박막 트랜지스터를 통해 접속된 제2 데이터 라인은 서로 상반된 극성의 데이터 신호를 공급하고, 그 데이터 신호의 극성이 수평 기간 단위로 인버젼되게 한다.
상기 제1 및 제2 액정셀에 충전된 제1 화소 전압의 범위는 상기 제2 화소 전압의 범위 보다 작다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 도 4 내지 도 7을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 패널을 도시한 것이고, 도 5는 본 발명의 다른 실시 예에 따른 액정 패널을 도시한 것이다.
도 4 및 도 5에 도시된 액정 패널은 액정 패널(20, 30)은 상호 교차하는 게 이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)과, 게이트 라인(GL1 내지 GLm)과 나란한 스토리지 라인(STL1 내지 STLn)과, 상기 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)의 교차로 정의된 화소 영역에 형성된 액정셀과, 그 액정셀을 구동하는 박막 트랜지스터(TFT)를 구비한다.
액정셀은 박막 트랜지스터(TFT)와 접속된 액정 캐패시터(Clc)와, 그 액정 캐패시터(Clc)와 병렬 접속된 스토리지 캐패시터(Cst) 구비한다. 액정 캐패시터(Clc)는 박막 트랜지스터(TFT)와 접속된 화소 전극과, 상부 기판에 형성된 공통 전극이 액정을 사이에 두고 마주하여 형성된다. 스토리지 캐패시터(Cst)는 액정 캐패시터(Clc)와 공유되는 화소 전극과, 스토리지 라인(STL)이 절연막을 사이에 두고 마주하여 형성된다.
특히, i번째 수평 라인을 구성하는 액정셀들 중 제1 극성의 화소 전압을 충전하는 제1 액정셀에 포함되는 스토리지 캐패시터(Cst)는 i번째 스토리지 라인(STLi)과 접속되고, 제2 극성의 화소 전압을 충전하는 제2 액정셀에 포함되는 스토리지 캐패시터(Cst)는 i+1번째 스토리지 라인(STLi+1)과 접속된다. 액정 패널이 k(k<m)도트 인버젼 방식으로 구동되는 경우 제1 및 제2 액정셀은 수평 방향을 따라 k도트 단위로 교번하도록 배열되고, 그 배열 형태는 수평 라인마다 반복된다. 예를 들어, 액정 패널이 1도트 인버젼 방식으로 구동되는 경우 제1 및 제2 액정셀은 수평 방향을 따라 1도트 단위로 교번하도록, 수평 2도트 인버젼 방식으로 구동되는 경우 제1 및 제2 액정셀은 수평 방향을 따라 2도트 단위로 교번하도록 배열된다. 이하, 도 4 및 도 5에서는 도트 인버젼 방식으로 구동되는 경우만을 예로 들 어 설명하기로 한다.
도 4 및 도 5에서 상기 제1 액정셀로는 오드 칼럼(Odd Column) 액정셀이, 제2 액정셀로는 이븐 칼럼(Even Column)의 액정셀이 해당된다. 다시 말하여, 임의의 i번째 수평 라인(HLi)을 구성하는 액정셀들 중 오드 액정셀에 포함되는 스토리지 캐패시터(Cst)는 i번째 스토리지 라인(STLi)과 접속되고, 이븐 액정셀에 포함되는 스토리지 캐패시터(Cst)는 i+1번째 스토리지 라인(STLi+1)과 접속된다. 그리고, 마지막 n번째 수평 라인(HLn)의 오드 액정셀의 스토리지 캐패시터(Cst)를 위하여 제n+1 스토리지 라인(STLn+1)이 추가된다.
이를 위하여, 도 4와 같이 i+1번째 스토리지 라인(STLi+1)은 i+1번째 수평 라인(HLi+1)의 오드 액정셀과, i번째 수평 라인(HLi)의 이븐 액정셀을 경유하도록 지그재그 형태로 형성된다. 이와 달리, 도 5와 같이 i번째 게이트 라인(GLi)에 접속된 오드 액정셀과 박막 트랜지스터(TFT)는 그 게이트 라인(GLi)의 위에 형성되어 스토리지 캐패시터(Cst)가 i번째 스토리지 라인(STLi)과 접속되게 하고, 이븐 액정셀과 박막 트랜지스터(TFT)는 그 게이트 라인(GLi)의 아래에 형성되어 스토리지 캐패시터(Cst)가 i+1번째 스토리지 라인(STLi+1)과 접속되게 한다.
이에 따라, i번째 수평 라인(HLi)의 액정셀에 충전된 전압을 스토리지 캐패시터의 커플링 작용으로 가변시키고자 하는 경우, i번째 수평 라인(HLi)의 오드 액정셀들은 i번째 스토리지 라인(STLi)의 스토리지 전압에 따라 가변되고, 이븐 액정셀들은 i+1번째 스토리지 라인(STLi+1)의 스토리지 전압에 따라 가변된다. 따라서, i번째 수평 라인(HLi)에서 상반된 극성(공통 전압 기준)의 화소 전압을 충전하 는 오드 액정셀과 이븐 액정셀을 i번째 및 i+1번째 스토리지 라인(STLi, STLi+1)을 이용하여 해당 극성내에서 가변시킬 수 있게 된다. 다시 말하여, 가변 스토리지 전압을 이용하여 i번째 수평 라인(HLi)의 오드 액정셀과 이븐 액정셀을 상반된 극성으로 가변시킬 수 있게 되므로 데이터 신호의 전압 범위를 감소시킬 수 있게 된다. 이 결과, 도 6과 같이 액정셀들을 수평 방향 및 수직 방향으로 인접한 액정셀과 상반되게 구동하는 도트 인버젼 방법에서도 가변 스토리지 전압을 이용하여 데이터 전압 범위를 감소시킴으로써 소비 전력을 절감할 수 있게 된다.
예를 들면, 도 4 및 도 5에서 제1 수평 라인(HL1)의 P1에 포함되는 스토리지 캐패시터(Cst)는 제1 스토리지 라인(STL1)과 접속되고, P2에 포함되는 스토리지 캐패시터(Cst)는 제2 스토리지 라인(STL2)과 접속된다. 그리고, 제2 수평 라인(HL2)의 P3에 포함되는 스토리지 캐패시터(Cst)는 제2 스토리지 라인(STL2)과 접속되고, P4에 포함되는 스토리지 캐패시터(Cst)는 제3 스토리지 라인(STL3)과 접속된다. 이하, 도 7에 도시된 구동 파형을 참조하여 P1 내지 P4가 도트 인버젼으로 구동되는 방법을 살펴보기로 한다.
제1 수평 기간(H1)에서 제1 게이트 라인(GL1)에 공급된 턴-온 전압에 의해 P1 및 P2의 박막 트래지스터(TFT)가 턴-온된다. 이에 따라, P1은 제1 데이터 라인(DL1)을 통해 공급된 정극성(Vocm 기준) 데이터 신호에 의해 정극성의 제1 화소 전압(PV1)을, P2는 제2 데이터 라인(DL2)을 통해 공급된 부극성(Vocm기준)의 데이터 신호에 의해 부극성의 제1 화소 전압(-PV1)을 충전한다. 이때, 제1 스토리지 라인(STL1)에는 제1 스토리지 전압(Vst1)이, 제2 스토리지 라인(STL2)에는 제1 스 토리지 전압(Vst1) 보다 큰 제2 스토리지 전압(Vst2)이 공급된다.
제2 수평 기간(H2)에서 상기 P1 및 P2는 제1 게이트 라인(GL1)에 공급된 턴-오프 전압에 의해 상기 제1 수평 기간(H1)에 충전된 화소 전압(PV1, -PV1)을 홀딩한다. 그리고, 제2 게이트 라인(GL2)에 공급된 턴-온 전압에 의해 P3 및 P4의 박막 트랜지스터가 턴-온된다. 이에 따라, P3은 제1 데이터 라인(DL1)을 통해 공급된 부극성의 데이터 신호에 의해 부극성의 제1 화소 전압(-PV1)을, P4는 제2 데이터 라인(DL2)을 통해 공급된 정극성의 데이터 신호에 의해 정극성의 제1 화소 전압(PV1)을 충전한다. 이때, 제1 스토리지 라인(STL1)은 제1 스토리지 전압(Vst1)이, 제2 스토리지 라인(STL2)에는 제2 스토리지 전압(Vst2)이, 제3 스토리지 라인(STL3)에는 제1 스토리지 전압(Vst1)이 공급된다.
그리고, 제1 스토리지 라인(ST1)의 제1 스토리지 전압(Vst1)은 제3 수평 기간(H3)에서부터 제2 스토리지 전압(Vst2)으로 상승하여 다음 프레임의 제2 수평 기간(H2)까지 유지된다. 이에 따라, P1에 충전된 정극성의 제1 화소 전압(VP1)은 제2 스토리지 전압(Vst2)에 의해 제2 화소 전압(VP2)으로 증가하여 다음 프레임의 제1 수평 기간(H1)에서 데이터 신호가 공급되기 이전까지 홀딩된다.
제2 스토리지 라인(STL2)의 제2 스토리지 전압(Vst2)은 제4 수평 기간(H4)에서부터 제1 스토리지 전압(Vst1)으로 하강하여 다음 프레임의 제3 수평 기간(H3)까지 유지된다. 이에 따라, P2에 충전된 부극성의 제1 화소 전압(-PV1)은 제1 스토리지 전압(Vst1)에 의해 부극성의 제2 화소 전압(-VP2)으로 하강하여 다음 프레임의 제1 수평 기간(H1)에서 데이터 신호가 공급되기 이전까지 홀딩된다. 또한, P3에 충전된 부극성의 제1 화소 전압(-PV1)도 제1 스토리지 전압(Vst1)에 의해 부극성의 제2 화소 전압(-VP2)으로 하강하여 다음 프레임의 제2 수평 기간(H2)에서 데이터 신호가 공급되기 이전까지 홀딩된다.
제3 스토리지 라인(STL3)의 제1 스토리지 전압(Vst1)은 제5 수평 기간(H3)에서부터 제2 스토리지 전압(Vst2)으로 상승하여 다음 프레임의 제4 수평 기간(H2)까지 유지된다. 이에 따라, P4에 충전된 제1 화소 전압(VP1)은 제2 스토리지 전압(Vst2)에 의해 제2 화소 전압(VP2)으로 증가하여 다음 프레임의 제2 수평 기간(H2)에서 데이터 신호가 공급되기 이전까지 홀딩된다. 도 7에서 제1 내지 제3 스토리지 라인(STL1 내지 STL3)에 공급되는 스토리지 전압의 가변 시점이 제3 수평 기간(H3)에서부터 한 수평 기간씩 쉬프트됨을 알 수 있다.
이에 따라, P1 내지 P4가 데이터 충전 기간에서 제1 화소 전압(VP1, -VP1)을 충전한 경우에도 스토리지 전압의 가변으로 제2 화소 전압(VP2, -VP2)에 따른 계조를 구현하게 된다. P1 및 P4는 제2 스토리지 전압(Vst1)에 의해 가변된 정극성의 제2 화소 전압(VP2)에 해당하는 계조를, P2 및 P3은 제1 스토리지 전압(Vst1)에 의해 가변된 부극성의 제2 화소 전압(-VP2)에 해당하는 계조를 구현하게 된다. 이 결과, P1 내지 P4에 도트 인버젼 방식으로 공급되는 데이터 신호의 전압 범위를 낮출 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정 패널 및 그 구동 방법은 각 수평 라 인에서 오드 액정셀에 포함되는 스토리지 캐패시터와 이븐 액정셀에 포함되는 스토리지 캐패시터를 서로 다른 스토리지 라인과 접속되게 한다. 이에 따라, 서로 다른 스토리지 전압을 이용하여 오드 액정셀과 이븐 액정셀에 충전된 상반된 극성의 화소 전압을 해당 극성내에서 가변시킴으로써 도트 인버젼 방식으로 공급되는 데이터 신호의 전압 범위를 감소시킬 수 있게 된다. 이 결과, 도트 인버젼 구동으로 화질을 향상시킬 수 있으면서도 소비 전력을 절감할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (16)

  1. 스캔 신호를 공급하는 게이트 라인과;
    데이터 신호를 공급하는 데이터 라인과;
    스토리지 전압을 공급하는 스토리지 라인과;
    상기 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와;
    상기 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역마다 형성되어, 상기 박막 트랜지스터와 접속된 액정 캐패시터와, 상기 액정 캐패시터와 병렬 접속된 스토리지 캐패시터를 구비하고,
    i(i는 양수)번째 수평 라인에 포함되는 액정셀 중 제1 액정셀의 스토리지 캐패시터는 i번째 스토리지 라인과 접속되고, 제2 액정셀의 스토리지 캐패시터는 i+1번째 스토리지 라인과 접속되며,
    상기 i번째 수평 라인의 액정셀과 박막 트랜지스터는 그 박막 트랜지스터가 접속된 i번째 게이트 라인을 기준으로 어느 한 측에 형성되고,
    상기 i+1번째 스토리지 라인은 i+1번째 수평 라인의 제1 액정셀과, 상기 i번째 수평 라인의 제2 액정셀을 경유하도록 지그재그 형태로 형성된 것을 특징으로 하는 액정 표시 패널.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 액정셀은 상기 데이터 신호에 따라 상반된 극성의 화소 전압을 충전하는 것을 특징으로 하는 액정 표시 패널.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 액정셀은 수평 방향을 따라 k(k는 양수)도트 단위로 교번하도록 배열되고, 그 배열은 수평 라인마다 반복된 것을 특징으로 하는 액정 표시 패 널.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제1 액정셀은 제1 박막 트랜지스터를 통해, 상기 제2 액정셀은 제2 박막 트랜지스터를 통해 i번째 게이트 라인과 접속되고,
    상기 제1 액정셀 및 제1 박막 트랜지스터는 상기 i번째 게이트 라인을 기준으로 상기 제2 액정셀 및 제2 박막 트랜지스터와 서로 다른 측에 형성되며,
    상기 i번째 및 i+1번째 스토리지 라인은 상기 i번째 게이트 라인을 사이에 두고 나란하게 형성된 것을 특징으로 하는 액정 표시 패널.
  6. 제 1 항에 있어서,
    상기 제1 액정셀에 충전된 제1 극성의 화소 전압은 상기 i번째 스토리지 라인의 스토리지 전압에 따라 상기 제1 극성내에서 가변되고, 상기 제2 액정셀에 충 전된 제2 극성의 화소 전압은 상기 i+1번째 스토리지 라인에 공급되는 스토리지 전압에 따라 상기 제2 극성내에서 가변되어 원하는 계조를 구현하는 것을 특징으로 하는 액정 표시 패널.
  7. 제 6 항에 있어서,
    상기 i번째 스토리지 라인의 전압은 상기 제1 액정셀에 충전된 화소 전압의 가변을 위하여 제1 스토리지 전압에서 제2 스토리지 전압으로 가변되고,
    상기 i+1번째 스토리지 라인의 전압은 상기 제2 액정셀에 충전된 화소 전압의 가변을 위하여 상기 제2 스토리지 전압에서 상기 제1 스토리지 전압으로 가변된 것을 특징으로 하는 액정 표시 패널.
  8. 제 7 항에 있어서,
    상기 i번째 및 i+1번째 스토리지 라인의 전압은 상기 제1 및 제2 액정셀에 포함되는 박막 트랜지스터가 턴-오프되는 기간에서 가변된 것을 특징으로 하는 액정 표시 패널.
  9. 제 8 항에 있어서,
    상기 i번째 스토리지 라인의 전압은 i+2번째 수평 기간에서 가변되고, 상기 i+1번째 스토리지 라인의 전압은 i+3번째 수평 라인이 수평 기간에서 가변된 것을 특징으로 하는 액정 표시 패널.
  10. 제 9 항에 있어서,
    상기 스토리지 전압은 한 프레임 단위로 가변하여 2프레임 주기를 갖는 것을 특징으로 하는 액정 표시 패널.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 액정 표시 패널을 구동하는 방법에 있어서,
    상기 i번째 게이트 라인에 턴-온 전압이 공급되는 i번째 수평 기간에서 상기 i번째 수평 라인의 제1 및 제2 액정셀이 상기 데이터 신호에 따라 서로 상반된 극성의 제1 화소 전압을 충전하는 단계와;
    상기 i번째 게이트 라인에 턴-오프 전압이 공급되는 나머지 수평 기간 중 상기 i번째 및 i+1번째 스토리지 라인의 전압을 가변시켜 상기 제1 및 제2 액정셀에 충전된 상기 제1 화소 전압이 원하는 계조를 구현하기 위한 제2 화소 전압으로 가변되게 하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 구동 방법.
  12. 제 11 항에 있어서,
    상기 i번째 및 i+1번째 스토리지 라인의 전압 가변 시점을 서로 다르게 하는 것을 특징으로 하는 액정 표시 패널의 구동 방법.
  13. 제 12 항에 있어서,
    상기 i+1번째 스토리지 라인의 전압 가변 시점이 상기 i번째 스토리지 라인의 전압 가변 시점 보다 한 수평 기간 늦도록 하는 것을 특징으로 하는 액정 표시 패널의 구동 방법.
  14. 제 12 항에 있어서,
    상기 제1 및 제2 액정셀에서 가변된 제2 화소 전압은 다음 프레임의 제1 화소 전압이 공급되기 이전까지 홀딩되는 것을 특징으로 하는 액정 표시 패널의 구동 방법.
  15. 제 11 항에 있어서,
    상기 제1 액정셀이 박막 트랜지스터를 통해 접속된 제1 데이터 라인과, 상기 제2 액정셀이 박막 트랜지스터를 통해 접속된 제2 데이터 라인은 서로 상반된 극성의 데이터 신호를 공급하고, 그 데이터 신호의 극성이 수평 기간 단위로 인버젼되게 하는 것을 특징으로 하는 액정 표시 패널의 구동 방법.
  16. 제 11 항에 있어서,
    상기 제1 및 제2 액정셀에 충전된 제1 화소 전압의 범위는 상기 제2 화소 전압의 범위 보다 작은 것을 특징으로 하는 액정 표시 패널의 구동 방법.
KR1020030097712A 2003-12-26 2003-12-26 액정 표시 패널 및 그 구동 방법 KR101016734B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097712A KR101016734B1 (ko) 2003-12-26 2003-12-26 액정 표시 패널 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097712A KR101016734B1 (ko) 2003-12-26 2003-12-26 액정 표시 패널 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050066424A KR20050066424A (ko) 2005-06-30
KR101016734B1 true KR101016734B1 (ko) 2011-02-25

Family

ID=37257503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097712A KR101016734B1 (ko) 2003-12-26 2003-12-26 액정 표시 패널 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101016734B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102437757B1 (ko) * 2015-07-20 2022-08-30 삼성디스플레이 주식회사 액정 표시패널 및 액정 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990423A (ja) * 1995-09-28 1997-04-04 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法
JP2001282205A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JP2003150080A (ja) * 2001-11-15 2003-05-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990423A (ja) * 1995-09-28 1997-04-04 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法
JP2001282205A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JP2003150080A (ja) * 2001-11-15 2003-05-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
KR20050066424A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100982121B1 (ko) 액정표시장치 및 그 구동방법
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
US8098219B2 (en) Liquid crystal display panel, liquid crystal display device having the same, and driving method thereof
US8049697B2 (en) Liquid crystal display and driving method thereof
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR100361465B1 (ko) 액정 패널 구동 방법 및 그 장치
JP2007249240A (ja) 液晶表示パネル
KR100582203B1 (ko) 액정표시장치
KR101296641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US20070146288A1 (en) Liquid crystal display device and method of driving the same
KR100898785B1 (ko) 액정표시장치
US7728804B2 (en) Liquid crystal display device and driving method thereof
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070003117A (ko) 액정 표시 장치
KR100496543B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR20050000991A (ko) 액정표시장치 및 그 구동방법
KR101016734B1 (ko) 액정 표시 패널 및 그 구동 방법
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR100909048B1 (ko) 액정표시장치 및 그 구동방법
KR101264705B1 (ko) 액정표시장치 및 그의 구동 방법
KR101264702B1 (ko) 액정표시장치 및 그의 구동 방법
KR20040076721A (ko) 액정표시패널
KR101264701B1 (ko) 액정표시장치 및 그의 구동 방법
US8319716B2 (en) Liquid crystal display with auxiliary lines and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee