JPH0990423A - アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、低価格化で小形化を実現した経済的
に有利なアクティブマトリクス型液晶表示パネルおよび
該液晶表示パネルの駆動方法を提供する。 【解決手段】ｉ行、ｉ＋２行の奇数行の各走査線１１、
１３については、行方向に沿って隣接する画素のＴＦＴ
１８のゲート電極と蓄積容量電極２０を交互に接続し、
ｉ＋１行、ｉ＋３行の偶数行の各走査線１２、１４につ
いては、行方向に沿って後行の画素の蓄積容量電極２０
と前行の画素のＴＦＴ１８のゲート電極を交互に接続
し、走査線１１〜１４に順に与えられる走査信号に対
し、これら走査信号に対応する偶数列および奇数列の信
号線１５、１６の信号電圧を互いに逆極性の関係で２走
査信号ごとに反転させて印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブ素子と
して薄膜トランジスタ（以下、ＴＦＴと略称する。）を
用いたアクティブマトリクス型液晶表示パネルおよび該
液晶表示パネルの駆動方法に関するものである。

【０００２】

【従来の技術】液晶を用いた液晶表示パネルは、ＣＲＴ
などと比べると、消費電力が少なく、しかも薄型、軽量
などの優れた特徴を有することから、各分野において使
用されている。そして、これら液晶表示パネルの中で
も、液晶パネル内に走査線および信号線がマトリクス状
に形成され、これらの交点に画像電極およびＴＦＴなど
のアクティブ素子が設けられ、これらアクティブ素子の
スイッチングにより液晶を駆動するようにしたアクティ
ブマトリクス型液晶表示パネルが高画質パネルとして商
品化され、さらに大型高精細化も進められている。

【０００３】ところで、このようなアクティブマトリク
ス型の液晶表示パネルでは、さらに大型高精細化を進め
ていくと、クロストークによる画質の低下を招くという
問題があった。

【０００４】そこで、従来、このようなクロストークに
よる画質低下を防止する方法としてマトリクス状に形成
された走査線および信号線の各行、各列どうしの隣接す
る画素電圧の極性が互いに反転するようにして、画素電
圧が隣接画素に影響しないようにした画質反転駆動法が
考えられている。

【０００５】図６（ａ）（ｂ）は、このような画質反転
駆動法を説明するためのもので、ｎフレームでの各画素
電位の極性の関係と、ｎフレーム、ｎ＋１フレームにお
けるｉ行、ｉ＋１行目の走査線、ｊ列、ｊ＋１列目の信
号線に印加する駆動電圧のタイミングチャートを示して
いる。この場合、ｉ行、ｉ＋１行、…の各走査線につい
ては、図示のタイミングで順番に走査するのに対し、ｊ
列、ｊ＋１列、…の信号線については、図示のタイミン
グにより偶数列と奇数列とで極性を反転させた電圧を印
加し、さらに、フレームごとに各信号線の極性を反転さ
せるようにしている。

【０００６】ところが、このような画質反転駆動法は、
クロストークを低減させる上である程度の効果は期待で
きるが、信号線側の極性反転が頻繁に、しかも複雑な関
係で実行されるため、ドライバーＩＣの構成が、従来の
列反転駆動や行反転駆動などのドライバーＩＣと比べて
複雑で、ドライバーーＩＣの価格も高価なものとなり、
さらに極性反転が頻繁に行われることから消費電力も大
きくなるという問題点もあった。

【０００７】一方、このようなアクティブマトリクス型
液晶表示パネルを電気的等価回路で示すと、図７に示す
ようにｉ−１行、ｉ行目の走査線とｊ列の信号線に対
し、ＴＦＴ１のゲート電極１０１、ドレイン電極１０
２、ソース電極１０３、液晶層２、対向電極３、蓄積容
量（ＣS ）４、蓄積容量電極５、ゲート電極１０１とソ
ース電極１０３の間の寄生容量（Ｃgs）６により構成さ
れる。この場合、ＴＦＴ１のゲート電極１０１はｉ行目
の走査線に、ドレイン電極１０２はｊ列目の信号線に接
続され、ソース電極１３は、画素電極を兼ねて液晶層
２、蓄積容量（ＣS ）４および寄生容量（Ｃgs）６に接
続している。

【０００８】そして、このように構成された電気的等価
回路について、ｉ−１行、ｉ行目の走査線に対し図８に
示すように走査信号ａ、ｂが与えられると、走査線ｉ上
では、ＦＴＦ１がＯＮ状態で、画素に信号電圧ｃが書き
込まれるが、ＴＦＴ１がＯＦＦになると、この瞬間に寄
生容量６を介してΔＶP だけ低下し、その後、蓄積容量
電極５を兼ねたｉ−１行目の走査線の伝位変動により蓄
積容量（ＣS ）４を介してΔＶ1 補償され、さらにその
後、ｉ行目の自段走査線の電位変動により寄生容量６を
介してΔＶ2 補償され、次のフィールドで極性反転され
た信号電圧が書き込まれるまで、画素電位ｃ′として一
定値が保持されるようになる。

【０００９】ところが、このような液晶表示パネルの駆
動方法によると、走査線を選択している間に、その走査
線に接続されている全ての画素に異なった画素電圧を書
き込む必要があるため、信号線を駆動するドライバＩＣ
の出力数は、信号線の本数と同じ数だけ必要となってし
まい、このためドライバーＩＣが大掛かりなものになる
とともに、価格的にも高価になるという問題点があっ
た。

【００１０】

【発明が解決しようとする課題】このように従来のアク
ティブマトリクス型の液晶表示パネルでは、画質反転駆
動方法を採用すると、信号線側の極性反転が頻繁に、し
かも複雑な関係で実行されるため、ドライバーＩＣの構
成が、従来の列反転駆動や行反転駆動などのドライバー
ＩＣと比べて複雑になって、価格的にも高価なものとな
り、また極性反転が頻繁に行われることから消費電力も
大きくなってしまい、さらに、信号線を駆動するドライ
バＩＣの出力数が、信号線の本数と同じ数だけ必要とな
るためドライバーＩＣが大掛かりなものになって、価格
的に高価になるという問題点があった。

【００１１】本発明は、上記事情に鑑みてなされたもの
で、低価格化で小形化を実現した経済的に有利なアクテ
ィブマトリクス型液晶表示パネルおよび該液晶表示パネ
ルの駆動方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
少なくとも薄膜トランジスタ、液晶層および蓄積容量電
極を有する画素を行方向の走査線および列方向の信号線
に対してマトリクス状に配置したアクティブマトリクス
型液晶表示パネルにおいて、奇数行または偶数行の走査
線を行方向に沿って隣接する画素の薄膜トランジスタと
蓄積容量電極に交互に接続し、偶数行または奇数行の走
査線を行方向に沿って後行の画素の蓄積容量電極と前行
の画素の薄膜トランジスタに交互に接続するように構成
している。

【００１３】請求項２記載の発明は、請求項１記載にお
いて、走査線の薄膜トランジスタまたは蓄積容量電極に
接続される配線の一部を列方向の信号線の下部に配置す
るようにしている。

【００１４】請求項３記載の発明は、請求項１または２
記載のアクティブマトリクス型液晶表示パネルの走査線
に順に与えられる走査信号に対し、これら走査信号に対
応する偶数列および奇数列の信号線の信号電圧を互いに
逆極性の関係で２走査信号ごとに反転させて印加するよ
うにしている。

【００１５】請求項４記載の発明は、請求項１または２
記載のアクティブマトリクス型液晶表示パネルの各走査
線に与えられる走査信号を所定周期の２個の走査パルス
から構成するとともに、該走査信号を各走査線に対して
前記所定周期ずらすタイミングで与え、これら走査信号
に対応する偶数列および奇数列の信号線を共通にして前
記走査パルスに同期した信号電圧を極性を反転させなが
ら印加するようにしている。

【００１６】請求項５記載の発明は、請求項４記載にお
いて、所定周期は、１水平走査時間の１／２周期にして
いる。この結果、請求項１記載の発明によれば、クロス
トークによる画質低下を防止できることは勿論、ドライ
バーＩＣの構成が簡単で、価格的にも安価にでき、さら
には低消費電力による駆動を実現できる。

【００１７】また、請求項２記載の発明によれば、信号
線と各画素との間のカプリング容量をシールドすること
ができるので、信号線側の電気的変動に対する画素側へ
の影響を防止できる。

【００１８】請求項３記載の発明によれば、クロストー
クによる画質低下を防止できることは勿論、信号線側の
極性反転を緩やかに行うことができるようになり、これ
によりドライバーＩＣの構成を簡単にでき、ドライバー
ーＩＣの価格も安価にでき、さらに極性反転が緩やかに
なることから消費電力も低減できる。

【００１９】請求項４および５記載の発明によれば、信
号線駆動用のドライバＩＣの出力数を半分にできること
から、信号駆動に要するドライバーＩＣの数を半分にで
き、価格的に安価にでき、さらに、液晶表示パネルの表
示エリア以外の部分（額縁）もできるだけ小さくできる
ことで、液晶表示パネルの小形化も実現できる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に従い説明する。 （第１の実施の形態）図１は、本発明が適用されるアク
ティブマトリクス型液晶表示パネルの電気的等価回路を
示している。

【００２１】図において、１１、１２、１３、１４は、
ｉ、ｉ＋１、ｉ＋２、ｉ＋３行目の走査線、１５、１
６、１７は、ｊ、ｊ＋１、ｊ＋２列目の信号線で、ｉ行
目の走査線１１とｊ列目の信号線１５の間に画素Ａ、ｉ
＋２行目の走査線１３とｊ列目の信号線１５の間に画素
Ｂ、ｉ＋１行目の走査線１２とｊ＋１列目の信号線１６
の間に画素Ｃおよびｉ＋３行目の走査線１４とｊ＋１列
目の信号線１６の間に画素Ｄをそれぞれ接続している。
これらの画素Ａ、Ｂ、Ｃ、Ｄは、それぞれＴＦＴ１８、
液晶層１９および蓄積容量電極２０により構成してい
る。

【００２２】ここでのｉ行目の走査線１１は、画素Ａの
ＴＦＴ１８のゲート電極に接続するとともに、同じ行の
隣接する画素Ｃの蓄積容量電極２０に接続し、以下、行
方向に沿って隣接する画素のＴＦＴ１８のゲート電極と
蓄積容量電極２０を交互に接続している。また、ｉ＋１
行目の走査線１２は、後行の画素Ｂの蓄積容量電極２０
に接続するとともに、前行の画素ＣのＴＦＴ１８のゲー
ト電極に接続し、以下、行方向に沿って後行の画素の蓄
積容量電極２０と前行の画素のＴＦＴ１８のゲート電極
を交互に接続している。さらに、ｉ＋２行目の走査線１
３は、上述したｉ行目の走査線１１と同じ要領で、画素
ＢのＴＦＴ１８のゲート電極に接続するとともに、同じ
行の隣接する画素Ｄの蓄積容量電極２０に接続し、以
下、行方向に沿って隣接する画素のＴＦＴ１８のゲート
電極と蓄積容量電極２０を交互に接続し、ｉ＋３行目の
走査線１３は、上述したｉ＋１行目の走査線１２と同じ
要領で、行方向に沿って後行の画素の蓄積容量電極２０
と前行の画素のＴＦＴ１８のゲート電極を交互に接続し
ている。

【００２３】図２および図３は、このようなアクティブ
マトリクス型液晶表示パネルの具体的構成を示すもの
で、図２は、アレイ基板上における画素Ａ、Ｂ、Ｃ、Ｄ
の平面図、図３は、図２をＡ−Ａ線に沿って矢印方向に
見た断面図である。

【００２４】この場合、図２に示すように、ｉ行目の走
査線１１とｊ列目の信号線１５の間に接続される画素
Ａ、ｉ＋２行目の走査線１３とｊ列目の信号線１５の間
に接続される画素Ｂ、ｉ＋１行目の走査線１２とｊ＋１
列目の信号線１６の間に接続される画素Ｃおよびｉ＋３
行目の走査線１４とｊ＋１列目の信号線１６の間に接続
される画素Ｄにより構成している。

【００２５】そして、画素ＡのＴＦＴ１８のゲート電極
に接続されるｉ行目の走査線１１は、画素Ｃに対する蓄
積容量電極２０を形成し、また、ゲート電極までの配線
１１１とゲート電極から蓄積容量電極２０までの配線１
１２を、それぞれｊ列目の信号線１５とｊ＋１列目の信
号線１６の下部に配置するようにしている。同様に、画
素ＣのＴＦＴ１８のゲート電極に接続されるｉ＋１行目
の走査線１２は、画素Ｂに対する蓄積容量電極２０を形
成し、また、蓄積容量電極２０までの配線１２１と蓄積
容量電極２０からゲート電極までの配線１２２を、それ
ぞれｊ列目の信号線１５とｊ＋１列目の信号線１６の下
部に配置し、さらに、画素ＢのＴＦＴ１８のゲート電極
に接続されるｉ＋２行目の走査線１３は、画素Ｄに対す
る蓄積容量電極２０を形成し、また、ゲート電極までの
配線１３１とゲート電極から蓄積容量電極２０までの配
線１３２を、それぞれｊ列目の信号線１５とｊ＋１列目
の信号線１６の下部に配置するようにしている。

【００２６】次に、このようなアクティブマトリクス型
液晶表示パネルは、図３に示す手順により作成される。
まず、絶縁基板２１上にスパッタリング法によりタンタ
ル酸を３０００（オングストローム）成膜した後、所定
の形状のフォトエッジングにより上述した走査線１１、
蓄積容量電極２０、走査線１１から蓄積容量電極２０へ
の配線１１１、ＴＦＴ１８のゲート電極１８１を形成
し、次いで、基板２１全体にＳｉＯｘからなる絶縁膜２
２を１０００（オングストローム）成形する。

【００２７】次に、ＴＦＴ１８のチャネル領域となるア
モルファスシリコン膜２３をプラズマＣＶＤ法により５
００（オングストローム）被膜し、続けて、ＳｉＯｘ幕
を１０００（オングストローム）被膜してフォトエッジ
ング法でエッジング保護膜２４を形成する。そして、ｎ
⁺型アモルファスシリコン膜２５を５００（オングスト
ローム）被膜し、フォトエッジング法でアモルファスシ
リコン膜２３とともに所定の形状にし、さらに、インジ
ウム錫酸化物からなる表面画像電極２６を同様なフォト
エッジング法で形成する。

【００２８】次に、アルミニウムをスパッタリング法で
５００（オングストローム）被膜し、フォトエッジング
法で信号線１５、１６を形成するとともに、ドレイン電
極１８２、ソース電極１８３を形成し、基板２１全体に
ＴＦＴ１８が形成される。

【００２９】次に、ＳｉＯｘのパッシベーション膜２７
を２０００（オングストローム）被膜して、所定の形状
にフォトエッジングし、その後、従来と同様な方法によ
って対向電極を用意するとともに、液晶を注入してアク
ティブマトリクス型液晶表示パネルを完成している。

【００３０】なお、この場合の液晶表示パネルの１画素
サイズは２４０μｍ×８０μｍ、走査信号線の幅１６μ
ｍ、補助容量線の幅１６μｍ、表示信号線の幅１２μ
ｍ、透明画素電極と各信号線との距離を８μｍ、対向基
板との合わせ精度を６μｍとしている。

【００３１】しかして、このように構成したアクティブ
マトリクス型液晶表示パネルは、図４に示すタイミング
にしたがって駆動される。この場合、ｉ行、ｉ＋１行、
ｉ＋２行、ｉ＋３行の各走査線１１、１２、１３、１４
には、同図（ａ）〜（ｄ）に示すように時刻ｔ1 、ｔ2
、ｔ3 、ｔ4 のタイミングで順番に走査信号が与えら
れる。

【００３２】これに対して、ｊ列、ｊ＋１列の信号線１
５、１６では、同図（ｅ）（ｆ）に示すように、まず、
時刻ｔ1 でｊ列の信号線１５に正極性の信号電圧を印加
する。すると、画素Ａに書き込みが行われ、画素Ａの電
圧極性は、正に保持される。次に、時刻ｔ2 でｊ＋１列
の信号線１６に負極性の信号電圧を印加する。すると、
画素Ｃに書き込みが行われ、画素Ｃの電圧極性は、負に
保持される。以下、時刻ｔ3 でｊ列の信号線１５に負極
性の信号電圧を印加すると、画素Ｂに書き込みが行わ
れ、画素Ｂの電圧極性は、負に保持され、さらに、時刻
ｔ4 でｊ＋１列の信号線１６に正極性の信号電圧を印加
すると、画素Ｄに書き込みが行われ、画素Ｄの電圧極性
は、正に保持される。これにより、各画素Ａ、Ｂ、Ｃ、
Ｄの画素電圧極性は、画素Ａが正、画素Ｂが負、画素Ｃ
が正、画素Ｄが負となり、従来の画質反転駆動法を用い
たのと同様な画素電圧極性が得られることになる。

【００３３】従って、このようなアクティブマトリクス
型液晶表示パネルによれば、ｉ行、ｉ＋２行の奇数行の
各走査線１１、１３については、行方向に沿って隣接す
る画素のＴＦＴ１８のゲート電極と蓄積容量電極２０を
交互に接続し、ｉ＋１行、ｉ＋３行の偶数行の各走査線
１２、１４については、行方向に沿って後行の画素の蓄
積容量電極２０と前行の画素のＴＦＴ１８のゲート電極
を交互に接続するようにしたので、クロストークによる
画質低下を防止できることは勿論、ドライバーＩＣの構
成が簡単で、価格的にも安価にでき、さらには低消費電
力による駆動を実現できる。

【００３４】また、ｉ、ｉ＋１、ｉ＋２、ｉ＋３行目の
走査線１１、１２、１３、１４は、各画素のＴＦＴ１８
または蓄積容量電極２０に接続される配線の一部をｊ、
ｊ＋１、ｊ＋２列目の信号線１５、１６、１７の下部に
配置することで、信号線１５、１６、１７と各画素との
間のカプリング容量をシールドすることができ、信号線
１５、１６、１７側の電気的変動に対し画素側への影響
を防止できる。

【００３５】さらに、このようなアクティブマトリクス
型液晶表示パネルの駆動方法として、アクティブマトリ
クス型液晶表示パネルの走査線１１〜１４に順に与えら
れる走査信号に対し、これら走査信号に対応する偶数列
および奇数列の信号線１５、１６の信号電圧を互いに逆
極性の関係で２走査信号ごとに反転させて印加するよう
な方法を採用したことで、クロストークによる画質低下
を防止できることは勿論、信号線側の極性反転を緩やか
に行うことができるようになり、これによりドライバー
ＩＣの構成を簡単にでき、ドライバーーＩＣの価格も安
価にでき、さらに極性反転が緩やかになることから消費
電力も低減できる。 （第２の実施の形態）この場合、かかる第２の実施の形
態のアクティブマトリクス型液晶表示パネルの電気的等
価回路、アクティブマトリクス型液晶表示パネルの具体
的構成は、上述した図１、図２および図３と同様であ
る。

【００３６】そして、このようにしたアクティブマトリ
クス型液晶表示パネルにおいて、図１の破線ａで示すよ
うにｊ列目の信号線１５とｊ＋１列目の信号線１６の
間、ｊ＋２列目の信号線１７とｊ＋３列目の信号線（図
示せず）の間、以下、奇数列と偶数列の信号線の間をそ
れぞれ接続している。

【００３７】この状態から、図５（ａ）〜（ｄ）に示す
タイミングにしたがって駆動される。図５では、ｉ行目
からｉ＋３行目までの走査線１１、１２、１３、１４お
よびｊ列目とｊ＋１列目の信号線１５、１６に印加され
る電圧波形、さらに画素ＡからＤまでの画素電位波形を
示している。

【００３８】この場合、ｉ行、ｉ＋１行、ｉ＋２行、ｉ
＋３行の各走査線１１、１２、１３、１４の走査信号
は、１／２Ｈ（１Ｈ：１水平走査時間）周期の２個の走
査パルスａからなっていて、このような走査信号をｉ
行、ｉ＋１行、ｉ＋２行、ｉ＋３行の各走査線１１、１
２、１３、１４に対して、１／２Ｈ周期ずらすタイミン
グで与えるようにしている。また、このような走査線１
１、１２、１３、１４に対し、ｊ列目とｊ＋１列目の信
号線１５、１６には、走査パルスａにほぼ同期した信号
電圧ｂを極性を反転させながら印加するようにしてい
る。

【００３９】これにより、まず、図５（ａ）に示すよう
にｉ行の走査線１１について、走査信号として最初の走
査パルスａが与えられ、ｊ列目とｊ＋１列目の信号線１
５、１６に信号電圧ｂが印加されると、この時、信号電
圧ｂは、正極性なので画素Ａに正方向の信号電圧ｂが書
き込まれ、さらに次の走査パルスａが与えらると、画素
Ａへさらに信号電圧ｂの書き込みが行われ、この２度目
の書き込みで、画素Ａには、所定の正電位Ａ′が保持さ
れる。この場合、信号電圧ｂの書き込み時間は、トータ
ルして１Ｈとなり、書き込み不足は起こらない。

【００４０】次に、図５（ｂ）に示すようにｉ行の走査
線１１の走査信号に対して１／２Ｈ周期だけ遅れてｉ＋
１行の走査線１２に走査信号として最初の走査パルスａ
が与えられると、この時、信号電圧ｂは、負極性なので
画素Ｃに負方向の信号電圧ｂが書き込まれ、さらに次の
走査パルスａが与えらると、画素Ｃへの信号電圧ｂの書
き込みがさらに行われ、この２度目の書き込みで、画素
Ｃには、所定の負電位Ｃ′が保持される。

【００４１】同様にして、図５（ｃ）に示すようにｉ＋
１行の走査線１２の走査信号に対して１／２Ｈ周期だけ
遅れてｉ＋２行の走査線１３に走査信号として最初の走
査パルスａが与えられると、この時、信号電圧ｂは、正
極性なので画素Ｂに正方向の信号電圧ｂが書き込まれ、
さらに次の走査パルスａが与えらると、画素Ｂへの信号
電圧ｂの書き込みがさらに行われ、この２度目の書き込
みで画素Ｂには、所定の正電位Ｂ′が保持され、さらに
図５（ｄ）に示すようにｉ＋２行の走査線１３の走査信
号に対して１／２Ｈ周期だけ遅れてｉ＋３行の走査線１
４に走査信号として最初の走査パルスａが与えられる
と、この時、信号電圧ｂは、負極性なので画素Ｄに負方
向の信号電圧ｂが書き込まれ、さらに次の走査パルスａ
が与えらると、画素Ｄへの信号電圧ｂの書き込みがさら
に行われ、この２度目の書き込みで画素Ｄには、所定の
負電位Ｄ′が保持される。

【００４２】このようにして、画素ＡからＤに、信号電
圧の書き込みが行われると、この時の画素電圧極性は、
画素Ａおよ画素Ｂが正、画素Ｃおよび画素Ｄが負とな
る。この場合の画素電圧極性配置は、従来の偶数列と奇
数列で極性を反転するような駆動、いわゆるＶライン反
転駆動と同じであり、クロストーク、フリッカを低減さ
せるなど効果が期待できる。

【００４３】従って、このようなアクティブマトリクス
型液晶表示パネルの駆動方法では、ｉ行目からｉ＋３行
目までの走査線１１、１２、１３、１４に与えられる走
査信号を１／２Ｈ周期の２個の走査パルスから構成する
とともに、このような走査信号をｉ行、ｉ＋１行、ｉ＋
２行、ｉ＋３行の各走査線１１、１２、１３、１４に対
して、１／２Ｈ周期ずらすタイミングで与え、これら走
査信号に対応するｊ列目とｊ＋１列目の信号線１５、１
６には、走査パルスにほぼ同期した信号電圧を極性を反
転させながら印加するようにしたので、Ｖライン反転駆
動と同様なクロストーク、フリッカを低減などの効果が
期待でき、しかも、信号線を２本づつ共通にすることに
より、駆動するドライバＩＣの出力数を半分にできるの
で、信号駆動に要するドライバーＩＣの数も半分にで
き、価格的に安価にできるとともに、液晶表示パネルの
表示エリア以外の部分（額縁）もできるだけ小さくでき
ることで、液晶表示パネルの小形化も実現できる。

【００４４】

【発明の効果】以上述べたように、本発明によればクロ
ストークによる画質低下を防止できることは勿論、信号
線側の極性反転を緩やかに行うことができるようにな
り、これによりドライバーＩＣの構成を簡単にでき、ド
ライバーーＩＣの価格も安価にでき、さらに極性反転が
緩やかになることから消費電力も低減できる。

【００４５】また、信号線駆動用のドライバＩＣの出力
数を半分にできることから、信号駆動に要するドライバ
ーＩＣの数も半分にでき、価格的に安価にでき、さら
に、液晶表示パネルの表示エリア以外の部分（額縁）も
できるだけ小さくできることから、液晶表示パネルの小
形化も実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のアクティブマトリ
クス型液晶表示パネルの電気的等価回路を示す図。

【図２】第１の実施の形態のアレイ基板上における各画
素の平面図。

【図３】第１の実施の形態の図２をＡ−Ａ線に沿って矢
印方向に見た断面図。

【図４】第１の実施の形態の動作を説明するための図。

【図５】本発明の第２の実施の形態の動作を説明するた
めの図。

【図６】従来の画質反転駆動法を説明するための図、

【図７】従来のアクティブマトリクス型液晶表示パネル
の電気的等価回路を示す図。

【図８】同従来のアクティブマトリクス型液晶表示パネ
ルの動作を説明するための図。

【符号の説明】

１１、１２、１３、１４…走査線、 １１１、１１２、１２１、１２２、１３１、１３２…配
線、 １５、１６、１７…信号線、 １８…ＴＦＴ、 １８１…ゲート電極、 １８２…ドレイン電極、 １８３…ソース電極、 １９…液晶層、 ２０…蓄積容量電極、 ２１…絶縁基板、 ２２…絶縁膜、 ２３…アモルファスシリコン膜、 ２４…エッジング保護膜、 ２５…ｎ⁺型アモルファスシリコン膜、 ２６…表面画像電極、 ２７…パッシベーション膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 哲也 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 少なくとも薄膜トランジスタ、液晶層お
   よび蓄積容量電極を有する画素を行方向の走査線および
   列方向の信号線に対してマトリクス状に配置したアクテ
   ィブマトリクス型液晶表示パネルにおいて、 奇数行または偶数行の走査線を行方向に沿って隣接する
   画素の薄膜トランジスタと蓄積容量電極に交互に接続
   し、 偶数行または奇数行の走査線を行方向に沿って後行の画
   素の蓄積容量電極と前行の画素の薄膜トランジスタに交
   互に接続したことを特徴とするアクティブマトリクス型
   液晶表示パネル。
2. 【請求項２】 前記走査線の薄膜トランジスタまたは蓄
   積容量電極に接続される配線の一部を列方向の信号線の
   下部に配置したことを特徴とする請求項１記載のアクテ
   ィブマトリクス型液晶表示パネル。
3. 【請求項３】 請求項１または２記載のアクティブマト
   リクス型液晶表示パネルの走査線に順に与えられる走査
   信号に対し、これら走査信号に対応する偶数列および奇
   数列の信号線の信号電圧を互いに逆極性の関係で２走査
   信号ごとに反転させて印加することを特徴とするアクテ
   ィブマトリクス型液晶表示パネルの駆動方法。
4. 【請求項４】 請求項１または２記載のアクティブマト
   リクス型液晶表示パネルの各走査線に与えられる走査信
   号を所定周期の２個の走査パルスから構成するととも
   に、該走査信号を各走査線に対して前記所定周期ずらす
   タイミングで与え、これら走査信号に対応する偶数列お
   よび奇数列の信号線を共通にして前記走査パルスに同期
   した信号電圧を極性を反転させながら印加することを特
   徴とするアクティブマトリクス型液晶表示パネルの駆動
   方法。
5. 【請求項５】 所定周期は、１水平走査時間の１／２周
   期であることを特徴とする請求項４記載のアクティブマ
   トリクス型液晶表示パネルの駆動方法。