JPH0990423A - アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法 - Google Patents
アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法Info
- Publication number
- JPH0990423A JPH0990423A JP25111695A JP25111695A JPH0990423A JP H0990423 A JPH0990423 A JP H0990423A JP 25111695 A JP25111695 A JP 25111695A JP 25111695 A JP25111695 A JP 25111695A JP H0990423 A JPH0990423 A JP H0990423A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- liquid crystal
- signal
- display panel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】本発明は、低価格化で小形化を実現した経済的
に有利なアクティブマトリクス型液晶表示パネルおよび
該液晶表示パネルの駆動方法を提供する。 【解決手段】i行、i+2行の奇数行の各走査線11、
13については、行方向に沿って隣接する画素のTFT
18のゲート電極と蓄積容量電極20を交互に接続し、
i+1行、i+3行の偶数行の各走査線12、14につ
いては、行方向に沿って後行の画素の蓄積容量電極20
と前行の画素のTFT18のゲート電極を交互に接続
し、走査線11〜14に順に与えられる走査信号に対
し、これら走査信号に対応する偶数列および奇数列の信
号線15、16の信号電圧を互いに逆極性の関係で2走
査信号ごとに反転させて印加する。
に有利なアクティブマトリクス型液晶表示パネルおよび
該液晶表示パネルの駆動方法を提供する。 【解決手段】i行、i+2行の奇数行の各走査線11、
13については、行方向に沿って隣接する画素のTFT
18のゲート電極と蓄積容量電極20を交互に接続し、
i+1行、i+3行の偶数行の各走査線12、14につ
いては、行方向に沿って後行の画素の蓄積容量電極20
と前行の画素のTFT18のゲート電極を交互に接続
し、走査線11〜14に順に与えられる走査信号に対
し、これら走査信号に対応する偶数列および奇数列の信
号線15、16の信号電圧を互いに逆極性の関係で2走
査信号ごとに反転させて印加する。
Description
【0001】
【発明の属する技術分野】本発明は、アクティブ素子と
して薄膜トランジスタ(以下、TFTと略称する。)を
用いたアクティブマトリクス型液晶表示パネルおよび該
液晶表示パネルの駆動方法に関するものである。
して薄膜トランジスタ(以下、TFTと略称する。)を
用いたアクティブマトリクス型液晶表示パネルおよび該
液晶表示パネルの駆動方法に関するものである。
【0002】
【従来の技術】液晶を用いた液晶表示パネルは、CRT
などと比べると、消費電力が少なく、しかも薄型、軽量
などの優れた特徴を有することから、各分野において使
用されている。そして、これら液晶表示パネルの中で
も、液晶パネル内に走査線および信号線がマトリクス状
に形成され、これらの交点に画像電極およびTFTなど
のアクティブ素子が設けられ、これらアクティブ素子の
スイッチングにより液晶を駆動するようにしたアクティ
ブマトリクス型液晶表示パネルが高画質パネルとして商
品化され、さらに大型高精細化も進められている。
などと比べると、消費電力が少なく、しかも薄型、軽量
などの優れた特徴を有することから、各分野において使
用されている。そして、これら液晶表示パネルの中で
も、液晶パネル内に走査線および信号線がマトリクス状
に形成され、これらの交点に画像電極およびTFTなど
のアクティブ素子が設けられ、これらアクティブ素子の
スイッチングにより液晶を駆動するようにしたアクティ
ブマトリクス型液晶表示パネルが高画質パネルとして商
品化され、さらに大型高精細化も進められている。
【0003】ところで、このようなアクティブマトリク
ス型の液晶表示パネルでは、さらに大型高精細化を進め
ていくと、クロストークによる画質の低下を招くという
問題があった。
ス型の液晶表示パネルでは、さらに大型高精細化を進め
ていくと、クロストークによる画質の低下を招くという
問題があった。
【0004】そこで、従来、このようなクロストークに
よる画質低下を防止する方法としてマトリクス状に形成
された走査線および信号線の各行、各列どうしの隣接す
る画素電圧の極性が互いに反転するようにして、画素電
圧が隣接画素に影響しないようにした画質反転駆動法が
考えられている。
よる画質低下を防止する方法としてマトリクス状に形成
された走査線および信号線の各行、各列どうしの隣接す
る画素電圧の極性が互いに反転するようにして、画素電
圧が隣接画素に影響しないようにした画質反転駆動法が
考えられている。
【0005】図6(a)(b)は、このような画質反転
駆動法を説明するためのもので、nフレームでの各画素
電位の極性の関係と、nフレーム、n+1フレームにお
けるi行、i+1行目の走査線、j列、j+1列目の信
号線に印加する駆動電圧のタイミングチャートを示して
いる。この場合、i行、i+1行、…の各走査線につい
ては、図示のタイミングで順番に走査するのに対し、j
列、j+1列、…の信号線については、図示のタイミン
グにより偶数列と奇数列とで極性を反転させた電圧を印
加し、さらに、フレームごとに各信号線の極性を反転さ
せるようにしている。
駆動法を説明するためのもので、nフレームでの各画素
電位の極性の関係と、nフレーム、n+1フレームにお
けるi行、i+1行目の走査線、j列、j+1列目の信
号線に印加する駆動電圧のタイミングチャートを示して
いる。この場合、i行、i+1行、…の各走査線につい
ては、図示のタイミングで順番に走査するのに対し、j
列、j+1列、…の信号線については、図示のタイミン
グにより偶数列と奇数列とで極性を反転させた電圧を印
加し、さらに、フレームごとに各信号線の極性を反転さ
せるようにしている。
【0006】ところが、このような画質反転駆動法は、
クロストークを低減させる上である程度の効果は期待で
きるが、信号線側の極性反転が頻繁に、しかも複雑な関
係で実行されるため、ドライバーICの構成が、従来の
列反転駆動や行反転駆動などのドライバーICと比べて
複雑で、ドライバーーICの価格も高価なものとなり、
さらに極性反転が頻繁に行われることから消費電力も大
きくなるという問題点もあった。
クロストークを低減させる上である程度の効果は期待で
きるが、信号線側の極性反転が頻繁に、しかも複雑な関
係で実行されるため、ドライバーICの構成が、従来の
列反転駆動や行反転駆動などのドライバーICと比べて
複雑で、ドライバーーICの価格も高価なものとなり、
さらに極性反転が頻繁に行われることから消費電力も大
きくなるという問題点もあった。
【0007】一方、このようなアクティブマトリクス型
液晶表示パネルを電気的等価回路で示すと、図7に示す
ようにi−1行、i行目の走査線とj列の信号線に対
し、TFT1のゲート電極101、ドレイン電極10
2、ソース電極103、液晶層2、対向電極3、蓄積容
量(CS )4、蓄積容量電極5、ゲート電極101とソ
ース電極103の間の寄生容量(Cgs)6により構成さ
れる。この場合、TFT1のゲート電極101はi行目
の走査線に、ドレイン電極102はj列目の信号線に接
続され、ソース電極13は、画素電極を兼ねて液晶層
2、蓄積容量(CS )4および寄生容量(Cgs)6に接
続している。
液晶表示パネルを電気的等価回路で示すと、図7に示す
ようにi−1行、i行目の走査線とj列の信号線に対
し、TFT1のゲート電極101、ドレイン電極10
2、ソース電極103、液晶層2、対向電極3、蓄積容
量(CS )4、蓄積容量電極5、ゲート電極101とソ
ース電極103の間の寄生容量(Cgs)6により構成さ
れる。この場合、TFT1のゲート電極101はi行目
の走査線に、ドレイン電極102はj列目の信号線に接
続され、ソース電極13は、画素電極を兼ねて液晶層
2、蓄積容量(CS )4および寄生容量(Cgs)6に接
続している。
【0008】そして、このように構成された電気的等価
回路について、i−1行、i行目の走査線に対し図8に
示すように走査信号a、bが与えられると、走査線i上
では、FTF1がON状態で、画素に信号電圧cが書き
込まれるが、TFT1がOFFになると、この瞬間に寄
生容量6を介してΔVP だけ低下し、その後、蓄積容量
電極5を兼ねたi−1行目の走査線の伝位変動により蓄
積容量(CS )4を介してΔV1 補償され、さらにその
後、i行目の自段走査線の電位変動により寄生容量6を
介してΔV2 補償され、次のフィールドで極性反転され
た信号電圧が書き込まれるまで、画素電位c′として一
定値が保持されるようになる。
回路について、i−1行、i行目の走査線に対し図8に
示すように走査信号a、bが与えられると、走査線i上
では、FTF1がON状態で、画素に信号電圧cが書き
込まれるが、TFT1がOFFになると、この瞬間に寄
生容量6を介してΔVP だけ低下し、その後、蓄積容量
電極5を兼ねたi−1行目の走査線の伝位変動により蓄
積容量(CS )4を介してΔV1 補償され、さらにその
後、i行目の自段走査線の電位変動により寄生容量6を
介してΔV2 補償され、次のフィールドで極性反転され
た信号電圧が書き込まれるまで、画素電位c′として一
定値が保持されるようになる。
【0009】ところが、このような液晶表示パネルの駆
動方法によると、走査線を選択している間に、その走査
線に接続されている全ての画素に異なった画素電圧を書
き込む必要があるため、信号線を駆動するドライバIC
の出力数は、信号線の本数と同じ数だけ必要となってし
まい、このためドライバーICが大掛かりなものになる
とともに、価格的にも高価になるという問題点があっ
た。
動方法によると、走査線を選択している間に、その走査
線に接続されている全ての画素に異なった画素電圧を書
き込む必要があるため、信号線を駆動するドライバIC
の出力数は、信号線の本数と同じ数だけ必要となってし
まい、このためドライバーICが大掛かりなものになる
とともに、価格的にも高価になるという問題点があっ
た。
【0010】
【発明が解決しようとする課題】このように従来のアク
ティブマトリクス型の液晶表示パネルでは、画質反転駆
動方法を採用すると、信号線側の極性反転が頻繁に、し
かも複雑な関係で実行されるため、ドライバーICの構
成が、従来の列反転駆動や行反転駆動などのドライバー
ICと比べて複雑になって、価格的にも高価なものとな
り、また極性反転が頻繁に行われることから消費電力も
大きくなってしまい、さらに、信号線を駆動するドライ
バICの出力数が、信号線の本数と同じ数だけ必要とな
るためドライバーICが大掛かりなものになって、価格
的に高価になるという問題点があった。
ティブマトリクス型の液晶表示パネルでは、画質反転駆
動方法を採用すると、信号線側の極性反転が頻繁に、し
かも複雑な関係で実行されるため、ドライバーICの構
成が、従来の列反転駆動や行反転駆動などのドライバー
ICと比べて複雑になって、価格的にも高価なものとな
り、また極性反転が頻繁に行われることから消費電力も
大きくなってしまい、さらに、信号線を駆動するドライ
バICの出力数が、信号線の本数と同じ数だけ必要とな
るためドライバーICが大掛かりなものになって、価格
的に高価になるという問題点があった。
【0011】本発明は、上記事情に鑑みてなされたもの
で、低価格化で小形化を実現した経済的に有利なアクテ
ィブマトリクス型液晶表示パネルおよび該液晶表示パネ
ルの駆動方法を提供することを目的とする。
で、低価格化で小形化を実現した経済的に有利なアクテ
ィブマトリクス型液晶表示パネルおよび該液晶表示パネ
ルの駆動方法を提供することを目的とする。
【0012】
【課題を解決するための手段】請求項1記載の発明は、
少なくとも薄膜トランジスタ、液晶層および蓄積容量電
極を有する画素を行方向の走査線および列方向の信号線
に対してマトリクス状に配置したアクティブマトリクス
型液晶表示パネルにおいて、奇数行または偶数行の走査
線を行方向に沿って隣接する画素の薄膜トランジスタと
蓄積容量電極に交互に接続し、偶数行または奇数行の走
査線を行方向に沿って後行の画素の蓄積容量電極と前行
の画素の薄膜トランジスタに交互に接続するように構成
している。
少なくとも薄膜トランジスタ、液晶層および蓄積容量電
極を有する画素を行方向の走査線および列方向の信号線
に対してマトリクス状に配置したアクティブマトリクス
型液晶表示パネルにおいて、奇数行または偶数行の走査
線を行方向に沿って隣接する画素の薄膜トランジスタと
蓄積容量電極に交互に接続し、偶数行または奇数行の走
査線を行方向に沿って後行の画素の蓄積容量電極と前行
の画素の薄膜トランジスタに交互に接続するように構成
している。
【0013】請求項2記載の発明は、請求項1記載にお
いて、走査線の薄膜トランジスタまたは蓄積容量電極に
接続される配線の一部を列方向の信号線の下部に配置す
るようにしている。
いて、走査線の薄膜トランジスタまたは蓄積容量電極に
接続される配線の一部を列方向の信号線の下部に配置す
るようにしている。
【0014】請求項3記載の発明は、請求項1または2
記載のアクティブマトリクス型液晶表示パネルの走査線
に順に与えられる走査信号に対し、これら走査信号に対
応する偶数列および奇数列の信号線の信号電圧を互いに
逆極性の関係で2走査信号ごとに反転させて印加するよ
うにしている。
記載のアクティブマトリクス型液晶表示パネルの走査線
に順に与えられる走査信号に対し、これら走査信号に対
応する偶数列および奇数列の信号線の信号電圧を互いに
逆極性の関係で2走査信号ごとに反転させて印加するよ
うにしている。
【0015】請求項4記載の発明は、請求項1または2
記載のアクティブマトリクス型液晶表示パネルの各走査
線に与えられる走査信号を所定周期の2個の走査パルス
から構成するとともに、該走査信号を各走査線に対して
前記所定周期ずらすタイミングで与え、これら走査信号
に対応する偶数列および奇数列の信号線を共通にして前
記走査パルスに同期した信号電圧を極性を反転させなが
ら印加するようにしている。
記載のアクティブマトリクス型液晶表示パネルの各走査
線に与えられる走査信号を所定周期の2個の走査パルス
から構成するとともに、該走査信号を各走査線に対して
前記所定周期ずらすタイミングで与え、これら走査信号
に対応する偶数列および奇数列の信号線を共通にして前
記走査パルスに同期した信号電圧を極性を反転させなが
ら印加するようにしている。
【0016】請求項5記載の発明は、請求項4記載にお
いて、所定周期は、1水平走査時間の1/2周期にして
いる。この結果、請求項1記載の発明によれば、クロス
トークによる画質低下を防止できることは勿論、ドライ
バーICの構成が簡単で、価格的にも安価にでき、さら
には低消費電力による駆動を実現できる。
いて、所定周期は、1水平走査時間の1/2周期にして
いる。この結果、請求項1記載の発明によれば、クロス
トークによる画質低下を防止できることは勿論、ドライ
バーICの構成が簡単で、価格的にも安価にでき、さら
には低消費電力による駆動を実現できる。
【0017】また、請求項2記載の発明によれば、信号
線と各画素との間のカプリング容量をシールドすること
ができるので、信号線側の電気的変動に対する画素側へ
の影響を防止できる。
線と各画素との間のカプリング容量をシールドすること
ができるので、信号線側の電気的変動に対する画素側へ
の影響を防止できる。
【0018】請求項3記載の発明によれば、クロストー
クによる画質低下を防止できることは勿論、信号線側の
極性反転を緩やかに行うことができるようになり、これ
によりドライバーICの構成を簡単にでき、ドライバー
ーICの価格も安価にでき、さらに極性反転が緩やかに
なることから消費電力も低減できる。
クによる画質低下を防止できることは勿論、信号線側の
極性反転を緩やかに行うことができるようになり、これ
によりドライバーICの構成を簡単にでき、ドライバー
ーICの価格も安価にでき、さらに極性反転が緩やかに
なることから消費電力も低減できる。
【0019】請求項4および5記載の発明によれば、信
号線駆動用のドライバICの出力数を半分にできること
から、信号駆動に要するドライバーICの数を半分にで
き、価格的に安価にでき、さらに、液晶表示パネルの表
示エリア以外の部分(額縁)もできるだけ小さくできる
ことで、液晶表示パネルの小形化も実現できる。
号線駆動用のドライバICの出力数を半分にできること
から、信号駆動に要するドライバーICの数を半分にで
き、価格的に安価にでき、さらに、液晶表示パネルの表
示エリア以外の部分(額縁)もできるだけ小さくできる
ことで、液晶表示パネルの小形化も実現できる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態を図面
に従い説明する。 (第1の実施の形態)図1は、本発明が適用されるアク
ティブマトリクス型液晶表示パネルの電気的等価回路を
示している。
に従い説明する。 (第1の実施の形態)図1は、本発明が適用されるアク
ティブマトリクス型液晶表示パネルの電気的等価回路を
示している。
【0021】図において、11、12、13、14は、
i、i+1、i+2、i+3行目の走査線、15、1
6、17は、j、j+1、j+2列目の信号線で、i行
目の走査線11とj列目の信号線15の間に画素A、i
+2行目の走査線13とj列目の信号線15の間に画素
B、i+1行目の走査線12とj+1列目の信号線16
の間に画素Cおよびi+3行目の走査線14とj+1列
目の信号線16の間に画素Dをそれぞれ接続している。
これらの画素A、B、C、Dは、それぞれTFT18、
液晶層19および蓄積容量電極20により構成してい
る。
i、i+1、i+2、i+3行目の走査線、15、1
6、17は、j、j+1、j+2列目の信号線で、i行
目の走査線11とj列目の信号線15の間に画素A、i
+2行目の走査線13とj列目の信号線15の間に画素
B、i+1行目の走査線12とj+1列目の信号線16
の間に画素Cおよびi+3行目の走査線14とj+1列
目の信号線16の間に画素Dをそれぞれ接続している。
これらの画素A、B、C、Dは、それぞれTFT18、
液晶層19および蓄積容量電極20により構成してい
る。
【0022】ここでのi行目の走査線11は、画素Aの
TFT18のゲート電極に接続するとともに、同じ行の
隣接する画素Cの蓄積容量電極20に接続し、以下、行
方向に沿って隣接する画素のTFT18のゲート電極と
蓄積容量電極20を交互に接続している。また、i+1
行目の走査線12は、後行の画素Bの蓄積容量電極20
に接続するとともに、前行の画素CのTFT18のゲー
ト電極に接続し、以下、行方向に沿って後行の画素の蓄
積容量電極20と前行の画素のTFT18のゲート電極
を交互に接続している。さらに、i+2行目の走査線1
3は、上述したi行目の走査線11と同じ要領で、画素
BのTFT18のゲート電極に接続するとともに、同じ
行の隣接する画素Dの蓄積容量電極20に接続し、以
下、行方向に沿って隣接する画素のTFT18のゲート
電極と蓄積容量電極20を交互に接続し、i+3行目の
走査線13は、上述したi+1行目の走査線12と同じ
要領で、行方向に沿って後行の画素の蓄積容量電極20
と前行の画素のTFT18のゲート電極を交互に接続し
ている。
TFT18のゲート電極に接続するとともに、同じ行の
隣接する画素Cの蓄積容量電極20に接続し、以下、行
方向に沿って隣接する画素のTFT18のゲート電極と
蓄積容量電極20を交互に接続している。また、i+1
行目の走査線12は、後行の画素Bの蓄積容量電極20
に接続するとともに、前行の画素CのTFT18のゲー
ト電極に接続し、以下、行方向に沿って後行の画素の蓄
積容量電極20と前行の画素のTFT18のゲート電極
を交互に接続している。さらに、i+2行目の走査線1
3は、上述したi行目の走査線11と同じ要領で、画素
BのTFT18のゲート電極に接続するとともに、同じ
行の隣接する画素Dの蓄積容量電極20に接続し、以
下、行方向に沿って隣接する画素のTFT18のゲート
電極と蓄積容量電極20を交互に接続し、i+3行目の
走査線13は、上述したi+1行目の走査線12と同じ
要領で、行方向に沿って後行の画素の蓄積容量電極20
と前行の画素のTFT18のゲート電極を交互に接続し
ている。
【0023】図2および図3は、このようなアクティブ
マトリクス型液晶表示パネルの具体的構成を示すもの
で、図2は、アレイ基板上における画素A、B、C、D
の平面図、図3は、図2をA−A線に沿って矢印方向に
見た断面図である。
マトリクス型液晶表示パネルの具体的構成を示すもの
で、図2は、アレイ基板上における画素A、B、C、D
の平面図、図3は、図2をA−A線に沿って矢印方向に
見た断面図である。
【0024】この場合、図2に示すように、i行目の走
査線11とj列目の信号線15の間に接続される画素
A、i+2行目の走査線13とj列目の信号線15の間
に接続される画素B、i+1行目の走査線12とj+1
列目の信号線16の間に接続される画素Cおよびi+3
行目の走査線14とj+1列目の信号線16の間に接続
される画素Dにより構成している。
査線11とj列目の信号線15の間に接続される画素
A、i+2行目の走査線13とj列目の信号線15の間
に接続される画素B、i+1行目の走査線12とj+1
列目の信号線16の間に接続される画素Cおよびi+3
行目の走査線14とj+1列目の信号線16の間に接続
される画素Dにより構成している。
【0025】そして、画素AのTFT18のゲート電極
に接続されるi行目の走査線11は、画素Cに対する蓄
積容量電極20を形成し、また、ゲート電極までの配線
111とゲート電極から蓄積容量電極20までの配線1
12を、それぞれj列目の信号線15とj+1列目の信
号線16の下部に配置するようにしている。同様に、画
素CのTFT18のゲート電極に接続されるi+1行目
の走査線12は、画素Bに対する蓄積容量電極20を形
成し、また、蓄積容量電極20までの配線121と蓄積
容量電極20からゲート電極までの配線122を、それ
ぞれj列目の信号線15とj+1列目の信号線16の下
部に配置し、さらに、画素BのTFT18のゲート電極
に接続されるi+2行目の走査線13は、画素Dに対す
る蓄積容量電極20を形成し、また、ゲート電極までの
配線131とゲート電極から蓄積容量電極20までの配
線132を、それぞれj列目の信号線15とj+1列目
の信号線16の下部に配置するようにしている。
に接続されるi行目の走査線11は、画素Cに対する蓄
積容量電極20を形成し、また、ゲート電極までの配線
111とゲート電極から蓄積容量電極20までの配線1
12を、それぞれj列目の信号線15とj+1列目の信
号線16の下部に配置するようにしている。同様に、画
素CのTFT18のゲート電極に接続されるi+1行目
の走査線12は、画素Bに対する蓄積容量電極20を形
成し、また、蓄積容量電極20までの配線121と蓄積
容量電極20からゲート電極までの配線122を、それ
ぞれj列目の信号線15とj+1列目の信号線16の下
部に配置し、さらに、画素BのTFT18のゲート電極
に接続されるi+2行目の走査線13は、画素Dに対す
る蓄積容量電極20を形成し、また、ゲート電極までの
配線131とゲート電極から蓄積容量電極20までの配
線132を、それぞれj列目の信号線15とj+1列目
の信号線16の下部に配置するようにしている。
【0026】次に、このようなアクティブマトリクス型
液晶表示パネルは、図3に示す手順により作成される。
まず、絶縁基板21上にスパッタリング法によりタンタ
ル酸を3000(オングストローム)成膜した後、所定
の形状のフォトエッジングにより上述した走査線11、
蓄積容量電極20、走査線11から蓄積容量電極20へ
の配線111、TFT18のゲート電極181を形成
し、次いで、基板21全体にSiOxからなる絶縁膜2
2を1000(オングストローム)成形する。
液晶表示パネルは、図3に示す手順により作成される。
まず、絶縁基板21上にスパッタリング法によりタンタ
ル酸を3000(オングストローム)成膜した後、所定
の形状のフォトエッジングにより上述した走査線11、
蓄積容量電極20、走査線11から蓄積容量電極20へ
の配線111、TFT18のゲート電極181を形成
し、次いで、基板21全体にSiOxからなる絶縁膜2
2を1000(オングストローム)成形する。
【0027】次に、TFT18のチャネル領域となるア
モルファスシリコン膜23をプラズマCVD法により5
00(オングストローム)被膜し、続けて、SiOx幕
を1000(オングストローム)被膜してフォトエッジ
ング法でエッジング保護膜24を形成する。そして、n
+型アモルファスシリコン膜25を500(オングスト
ローム)被膜し、フォトエッジング法でアモルファスシ
リコン膜23とともに所定の形状にし、さらに、インジ
ウム錫酸化物からなる表面画像電極26を同様なフォト
エッジング法で形成する。
モルファスシリコン膜23をプラズマCVD法により5
00(オングストローム)被膜し、続けて、SiOx幕
を1000(オングストローム)被膜してフォトエッジ
ング法でエッジング保護膜24を形成する。そして、n
+型アモルファスシリコン膜25を500(オングスト
ローム)被膜し、フォトエッジング法でアモルファスシ
リコン膜23とともに所定の形状にし、さらに、インジ
ウム錫酸化物からなる表面画像電極26を同様なフォト
エッジング法で形成する。
【0028】次に、アルミニウムをスパッタリング法で
500(オングストローム)被膜し、フォトエッジング
法で信号線15、16を形成するとともに、ドレイン電
極182、ソース電極183を形成し、基板21全体に
TFT18が形成される。
500(オングストローム)被膜し、フォトエッジング
法で信号線15、16を形成するとともに、ドレイン電
極182、ソース電極183を形成し、基板21全体に
TFT18が形成される。
【0029】次に、SiOxのパッシベーション膜27
を2000(オングストローム)被膜して、所定の形状
にフォトエッジングし、その後、従来と同様な方法によ
って対向電極を用意するとともに、液晶を注入してアク
ティブマトリクス型液晶表示パネルを完成している。
を2000(オングストローム)被膜して、所定の形状
にフォトエッジングし、その後、従来と同様な方法によ
って対向電極を用意するとともに、液晶を注入してアク
ティブマトリクス型液晶表示パネルを完成している。
【0030】なお、この場合の液晶表示パネルの1画素
サイズは240μm×80μm、走査信号線の幅16μ
m、補助容量線の幅16μm、表示信号線の幅12μ
m、透明画素電極と各信号線との距離を8μm、対向基
板との合わせ精度を6μmとしている。
サイズは240μm×80μm、走査信号線の幅16μ
m、補助容量線の幅16μm、表示信号線の幅12μ
m、透明画素電極と各信号線との距離を8μm、対向基
板との合わせ精度を6μmとしている。
【0031】しかして、このように構成したアクティブ
マトリクス型液晶表示パネルは、図4に示すタイミング
にしたがって駆動される。この場合、i行、i+1行、
i+2行、i+3行の各走査線11、12、13、14
には、同図(a)〜(d)に示すように時刻t1 、t2
、t3 、t4 のタイミングで順番に走査信号が与えら
れる。
マトリクス型液晶表示パネルは、図4に示すタイミング
にしたがって駆動される。この場合、i行、i+1行、
i+2行、i+3行の各走査線11、12、13、14
には、同図(a)〜(d)に示すように時刻t1 、t2
、t3 、t4 のタイミングで順番に走査信号が与えら
れる。
【0032】これに対して、j列、j+1列の信号線1
5、16では、同図(e)(f)に示すように、まず、
時刻t1 でj列の信号線15に正極性の信号電圧を印加
する。すると、画素Aに書き込みが行われ、画素Aの電
圧極性は、正に保持される。次に、時刻t2 でj+1列
の信号線16に負極性の信号電圧を印加する。すると、
画素Cに書き込みが行われ、画素Cの電圧極性は、負に
保持される。以下、時刻t3 でj列の信号線15に負極
性の信号電圧を印加すると、画素Bに書き込みが行わ
れ、画素Bの電圧極性は、負に保持され、さらに、時刻
t4 でj+1列の信号線16に正極性の信号電圧を印加
すると、画素Dに書き込みが行われ、画素Dの電圧極性
は、正に保持される。これにより、各画素A、B、C、
Dの画素電圧極性は、画素Aが正、画素Bが負、画素C
が正、画素Dが負となり、従来の画質反転駆動法を用い
たのと同様な画素電圧極性が得られることになる。
5、16では、同図(e)(f)に示すように、まず、
時刻t1 でj列の信号線15に正極性の信号電圧を印加
する。すると、画素Aに書き込みが行われ、画素Aの電
圧極性は、正に保持される。次に、時刻t2 でj+1列
の信号線16に負極性の信号電圧を印加する。すると、
画素Cに書き込みが行われ、画素Cの電圧極性は、負に
保持される。以下、時刻t3 でj列の信号線15に負極
性の信号電圧を印加すると、画素Bに書き込みが行わ
れ、画素Bの電圧極性は、負に保持され、さらに、時刻
t4 でj+1列の信号線16に正極性の信号電圧を印加
すると、画素Dに書き込みが行われ、画素Dの電圧極性
は、正に保持される。これにより、各画素A、B、C、
Dの画素電圧極性は、画素Aが正、画素Bが負、画素C
が正、画素Dが負となり、従来の画質反転駆動法を用い
たのと同様な画素電圧極性が得られることになる。
【0033】従って、このようなアクティブマトリクス
型液晶表示パネルによれば、i行、i+2行の奇数行の
各走査線11、13については、行方向に沿って隣接す
る画素のTFT18のゲート電極と蓄積容量電極20を
交互に接続し、i+1行、i+3行の偶数行の各走査線
12、14については、行方向に沿って後行の画素の蓄
積容量電極20と前行の画素のTFT18のゲート電極
を交互に接続するようにしたので、クロストークによる
画質低下を防止できることは勿論、ドライバーICの構
成が簡単で、価格的にも安価にでき、さらには低消費電
力による駆動を実現できる。
型液晶表示パネルによれば、i行、i+2行の奇数行の
各走査線11、13については、行方向に沿って隣接す
る画素のTFT18のゲート電極と蓄積容量電極20を
交互に接続し、i+1行、i+3行の偶数行の各走査線
12、14については、行方向に沿って後行の画素の蓄
積容量電極20と前行の画素のTFT18のゲート電極
を交互に接続するようにしたので、クロストークによる
画質低下を防止できることは勿論、ドライバーICの構
成が簡単で、価格的にも安価にでき、さらには低消費電
力による駆動を実現できる。
【0034】また、i、i+1、i+2、i+3行目の
走査線11、12、13、14は、各画素のTFT18
または蓄積容量電極20に接続される配線の一部をj、
j+1、j+2列目の信号線15、16、17の下部に
配置することで、信号線15、16、17と各画素との
間のカプリング容量をシールドすることができ、信号線
15、16、17側の電気的変動に対し画素側への影響
を防止できる。
走査線11、12、13、14は、各画素のTFT18
または蓄積容量電極20に接続される配線の一部をj、
j+1、j+2列目の信号線15、16、17の下部に
配置することで、信号線15、16、17と各画素との
間のカプリング容量をシールドすることができ、信号線
15、16、17側の電気的変動に対し画素側への影響
を防止できる。
【0035】さらに、このようなアクティブマトリクス
型液晶表示パネルの駆動方法として、アクティブマトリ
クス型液晶表示パネルの走査線11〜14に順に与えら
れる走査信号に対し、これら走査信号に対応する偶数列
および奇数列の信号線15、16の信号電圧を互いに逆
極性の関係で2走査信号ごとに反転させて印加するよう
な方法を採用したことで、クロストークによる画質低下
を防止できることは勿論、信号線側の極性反転を緩やか
に行うことができるようになり、これによりドライバー
ICの構成を簡単にでき、ドライバーーICの価格も安
価にでき、さらに極性反転が緩やかになることから消費
電力も低減できる。 (第2の実施の形態)この場合、かかる第2の実施の形
態のアクティブマトリクス型液晶表示パネルの電気的等
価回路、アクティブマトリクス型液晶表示パネルの具体
的構成は、上述した図1、図2および図3と同様であ
る。
型液晶表示パネルの駆動方法として、アクティブマトリ
クス型液晶表示パネルの走査線11〜14に順に与えら
れる走査信号に対し、これら走査信号に対応する偶数列
および奇数列の信号線15、16の信号電圧を互いに逆
極性の関係で2走査信号ごとに反転させて印加するよう
な方法を採用したことで、クロストークによる画質低下
を防止できることは勿論、信号線側の極性反転を緩やか
に行うことができるようになり、これによりドライバー
ICの構成を簡単にでき、ドライバーーICの価格も安
価にでき、さらに極性反転が緩やかになることから消費
電力も低減できる。 (第2の実施の形態)この場合、かかる第2の実施の形
態のアクティブマトリクス型液晶表示パネルの電気的等
価回路、アクティブマトリクス型液晶表示パネルの具体
的構成は、上述した図1、図2および図3と同様であ
る。
【0036】そして、このようにしたアクティブマトリ
クス型液晶表示パネルにおいて、図1の破線aで示すよ
うにj列目の信号線15とj+1列目の信号線16の
間、j+2列目の信号線17とj+3列目の信号線(図
示せず)の間、以下、奇数列と偶数列の信号線の間をそ
れぞれ接続している。
クス型液晶表示パネルにおいて、図1の破線aで示すよ
うにj列目の信号線15とj+1列目の信号線16の
間、j+2列目の信号線17とj+3列目の信号線(図
示せず)の間、以下、奇数列と偶数列の信号線の間をそ
れぞれ接続している。
【0037】この状態から、図5(a)〜(d)に示す
タイミングにしたがって駆動される。図5では、i行目
からi+3行目までの走査線11、12、13、14お
よびj列目とj+1列目の信号線15、16に印加され
る電圧波形、さらに画素AからDまでの画素電位波形を
示している。
タイミングにしたがって駆動される。図5では、i行目
からi+3行目までの走査線11、12、13、14お
よびj列目とj+1列目の信号線15、16に印加され
る電圧波形、さらに画素AからDまでの画素電位波形を
示している。
【0038】この場合、i行、i+1行、i+2行、i
+3行の各走査線11、12、13、14の走査信号
は、1/2H(1H:1水平走査時間)周期の2個の走
査パルスaからなっていて、このような走査信号をi
行、i+1行、i+2行、i+3行の各走査線11、1
2、13、14に対して、1/2H周期ずらすタイミン
グで与えるようにしている。また、このような走査線1
1、12、13、14に対し、j列目とj+1列目の信
号線15、16には、走査パルスaにほぼ同期した信号
電圧bを極性を反転させながら印加するようにしてい
る。
+3行の各走査線11、12、13、14の走査信号
は、1/2H(1H:1水平走査時間)周期の2個の走
査パルスaからなっていて、このような走査信号をi
行、i+1行、i+2行、i+3行の各走査線11、1
2、13、14に対して、1/2H周期ずらすタイミン
グで与えるようにしている。また、このような走査線1
1、12、13、14に対し、j列目とj+1列目の信
号線15、16には、走査パルスaにほぼ同期した信号
電圧bを極性を反転させながら印加するようにしてい
る。
【0039】これにより、まず、図5(a)に示すよう
にi行の走査線11について、走査信号として最初の走
査パルスaが与えられ、j列目とj+1列目の信号線1
5、16に信号電圧bが印加されると、この時、信号電
圧bは、正極性なので画素Aに正方向の信号電圧bが書
き込まれ、さらに次の走査パルスaが与えらると、画素
Aへさらに信号電圧bの書き込みが行われ、この2度目
の書き込みで、画素Aには、所定の正電位A′が保持さ
れる。この場合、信号電圧bの書き込み時間は、トータ
ルして1Hとなり、書き込み不足は起こらない。
にi行の走査線11について、走査信号として最初の走
査パルスaが与えられ、j列目とj+1列目の信号線1
5、16に信号電圧bが印加されると、この時、信号電
圧bは、正極性なので画素Aに正方向の信号電圧bが書
き込まれ、さらに次の走査パルスaが与えらると、画素
Aへさらに信号電圧bの書き込みが行われ、この2度目
の書き込みで、画素Aには、所定の正電位A′が保持さ
れる。この場合、信号電圧bの書き込み時間は、トータ
ルして1Hとなり、書き込み不足は起こらない。
【0040】次に、図5(b)に示すようにi行の走査
線11の走査信号に対して1/2H周期だけ遅れてi+
1行の走査線12に走査信号として最初の走査パルスa
が与えられると、この時、信号電圧bは、負極性なので
画素Cに負方向の信号電圧bが書き込まれ、さらに次の
走査パルスaが与えらると、画素Cへの信号電圧bの書
き込みがさらに行われ、この2度目の書き込みで、画素
Cには、所定の負電位C′が保持される。
線11の走査信号に対して1/2H周期だけ遅れてi+
1行の走査線12に走査信号として最初の走査パルスa
が与えられると、この時、信号電圧bは、負極性なので
画素Cに負方向の信号電圧bが書き込まれ、さらに次の
走査パルスaが与えらると、画素Cへの信号電圧bの書
き込みがさらに行われ、この2度目の書き込みで、画素
Cには、所定の負電位C′が保持される。
【0041】同様にして、図5(c)に示すようにi+
1行の走査線12の走査信号に対して1/2H周期だけ
遅れてi+2行の走査線13に走査信号として最初の走
査パルスaが与えられると、この時、信号電圧bは、正
極性なので画素Bに正方向の信号電圧bが書き込まれ、
さらに次の走査パルスaが与えらると、画素Bへの信号
電圧bの書き込みがさらに行われ、この2度目の書き込
みで画素Bには、所定の正電位B′が保持され、さらに
図5(d)に示すようにi+2行の走査線13の走査信
号に対して1/2H周期だけ遅れてi+3行の走査線1
4に走査信号として最初の走査パルスaが与えられる
と、この時、信号電圧bは、負極性なので画素Dに負方
向の信号電圧bが書き込まれ、さらに次の走査パルスa
が与えらると、画素Dへの信号電圧bの書き込みがさら
に行われ、この2度目の書き込みで画素Dには、所定の
負電位D′が保持される。
1行の走査線12の走査信号に対して1/2H周期だけ
遅れてi+2行の走査線13に走査信号として最初の走
査パルスaが与えられると、この時、信号電圧bは、正
極性なので画素Bに正方向の信号電圧bが書き込まれ、
さらに次の走査パルスaが与えらると、画素Bへの信号
電圧bの書き込みがさらに行われ、この2度目の書き込
みで画素Bには、所定の正電位B′が保持され、さらに
図5(d)に示すようにi+2行の走査線13の走査信
号に対して1/2H周期だけ遅れてi+3行の走査線1
4に走査信号として最初の走査パルスaが与えられる
と、この時、信号電圧bは、負極性なので画素Dに負方
向の信号電圧bが書き込まれ、さらに次の走査パルスa
が与えらると、画素Dへの信号電圧bの書き込みがさら
に行われ、この2度目の書き込みで画素Dには、所定の
負電位D′が保持される。
【0042】このようにして、画素AからDに、信号電
圧の書き込みが行われると、この時の画素電圧極性は、
画素Aおよ画素Bが正、画素Cおよび画素Dが負とな
る。この場合の画素電圧極性配置は、従来の偶数列と奇
数列で極性を反転するような駆動、いわゆるVライン反
転駆動と同じであり、クロストーク、フリッカを低減さ
せるなど効果が期待できる。
圧の書き込みが行われると、この時の画素電圧極性は、
画素Aおよ画素Bが正、画素Cおよび画素Dが負とな
る。この場合の画素電圧極性配置は、従来の偶数列と奇
数列で極性を反転するような駆動、いわゆるVライン反
転駆動と同じであり、クロストーク、フリッカを低減さ
せるなど効果が期待できる。
【0043】従って、このようなアクティブマトリクス
型液晶表示パネルの駆動方法では、i行目からi+3行
目までの走査線11、12、13、14に与えられる走
査信号を1/2H周期の2個の走査パルスから構成する
とともに、このような走査信号をi行、i+1行、i+
2行、i+3行の各走査線11、12、13、14に対
して、1/2H周期ずらすタイミングで与え、これら走
査信号に対応するj列目とj+1列目の信号線15、1
6には、走査パルスにほぼ同期した信号電圧を極性を反
転させながら印加するようにしたので、Vライン反転駆
動と同様なクロストーク、フリッカを低減などの効果が
期待でき、しかも、信号線を2本づつ共通にすることに
より、駆動するドライバICの出力数を半分にできるの
で、信号駆動に要するドライバーICの数も半分にで
き、価格的に安価にできるとともに、液晶表示パネルの
表示エリア以外の部分(額縁)もできるだけ小さくでき
ることで、液晶表示パネルの小形化も実現できる。
型液晶表示パネルの駆動方法では、i行目からi+3行
目までの走査線11、12、13、14に与えられる走
査信号を1/2H周期の2個の走査パルスから構成する
とともに、このような走査信号をi行、i+1行、i+
2行、i+3行の各走査線11、12、13、14に対
して、1/2H周期ずらすタイミングで与え、これら走
査信号に対応するj列目とj+1列目の信号線15、1
6には、走査パルスにほぼ同期した信号電圧を極性を反
転させながら印加するようにしたので、Vライン反転駆
動と同様なクロストーク、フリッカを低減などの効果が
期待でき、しかも、信号線を2本づつ共通にすることに
より、駆動するドライバICの出力数を半分にできるの
で、信号駆動に要するドライバーICの数も半分にで
き、価格的に安価にできるとともに、液晶表示パネルの
表示エリア以外の部分(額縁)もできるだけ小さくでき
ることで、液晶表示パネルの小形化も実現できる。
【0044】
【発明の効果】以上述べたように、本発明によればクロ
ストークによる画質低下を防止できることは勿論、信号
線側の極性反転を緩やかに行うことができるようにな
り、これによりドライバーICの構成を簡単にでき、ド
ライバーーICの価格も安価にでき、さらに極性反転が
緩やかになることから消費電力も低減できる。
ストークによる画質低下を防止できることは勿論、信号
線側の極性反転を緩やかに行うことができるようにな
り、これによりドライバーICの構成を簡単にでき、ド
ライバーーICの価格も安価にでき、さらに極性反転が
緩やかになることから消費電力も低減できる。
【0045】また、信号線駆動用のドライバICの出力
数を半分にできることから、信号駆動に要するドライバ
ーICの数も半分にでき、価格的に安価にでき、さら
に、液晶表示パネルの表示エリア以外の部分(額縁)も
できるだけ小さくできることから、液晶表示パネルの小
形化も実現できる。
数を半分にできることから、信号駆動に要するドライバ
ーICの数も半分にでき、価格的に安価にでき、さら
に、液晶表示パネルの表示エリア以外の部分(額縁)も
できるだけ小さくできることから、液晶表示パネルの小
形化も実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のアクティブマトリ
クス型液晶表示パネルの電気的等価回路を示す図。
クス型液晶表示パネルの電気的等価回路を示す図。
【図2】第1の実施の形態のアレイ基板上における各画
素の平面図。
素の平面図。
【図3】第1の実施の形態の図2をA−A線に沿って矢
印方向に見た断面図。
印方向に見た断面図。
【図4】第1の実施の形態の動作を説明するための図。
【図5】本発明の第2の実施の形態の動作を説明するた
めの図。
めの図。
【図6】従来の画質反転駆動法を説明するための図、
【図7】従来のアクティブマトリクス型液晶表示パネル
の電気的等価回路を示す図。
の電気的等価回路を示す図。
【図8】同従来のアクティブマトリクス型液晶表示パネ
ルの動作を説明するための図。
ルの動作を説明するための図。
11、12、13、14…走査線、 111、112、121、122、131、132…配
線、 15、16、17…信号線、 18…TFT、 181…ゲート電極、 182…ドレイン電極、 183…ソース電極、 19…液晶層、 20…蓄積容量電極、 21…絶縁基板、 22…絶縁膜、 23…アモルファスシリコン膜、 24…エッジング保護膜、 25…n+型アモルファスシリコン膜、 26…表面画像電極、 27…パッシベーション膜。
線、 15、16、17…信号線、 18…TFT、 181…ゲート電極、 182…ドレイン電極、 183…ソース電極、 19…液晶層、 20…蓄積容量電極、 21…絶縁基板、 22…絶縁膜、 23…アモルファスシリコン膜、 24…エッジング保護膜、 25…n+型アモルファスシリコン膜、 26…表面画像電極、 27…パッシベーション膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 哲也 神奈川県川崎市川崎区日進町7番地1 東 芝電子エンジニアリング株式会社内
Claims (5)
- 【請求項1】 少なくとも薄膜トランジスタ、液晶層お
よび蓄積容量電極を有する画素を行方向の走査線および
列方向の信号線に対してマトリクス状に配置したアクテ
ィブマトリクス型液晶表示パネルにおいて、 奇数行または偶数行の走査線を行方向に沿って隣接する
画素の薄膜トランジスタと蓄積容量電極に交互に接続
し、 偶数行または奇数行の走査線を行方向に沿って後行の画
素の蓄積容量電極と前行の画素の薄膜トランジスタに交
互に接続したことを特徴とするアクティブマトリクス型
液晶表示パネル。 - 【請求項2】 前記走査線の薄膜トランジスタまたは蓄
積容量電極に接続される配線の一部を列方向の信号線の
下部に配置したことを特徴とする請求項1記載のアクテ
ィブマトリクス型液晶表示パネル。 - 【請求項3】 請求項1または2記載のアクティブマト
リクス型液晶表示パネルの走査線に順に与えられる走査
信号に対し、これら走査信号に対応する偶数列および奇
数列の信号線の信号電圧を互いに逆極性の関係で2走査
信号ごとに反転させて印加することを特徴とするアクテ
ィブマトリクス型液晶表示パネルの駆動方法。 - 【請求項4】 請求項1または2記載のアクティブマト
リクス型液晶表示パネルの各走査線に与えられる走査信
号を所定周期の2個の走査パルスから構成するととも
に、該走査信号を各走査線に対して前記所定周期ずらす
タイミングで与え、これら走査信号に対応する偶数列お
よび奇数列の信号線を共通にして前記走査パルスに同期
した信号電圧を極性を反転させながら印加することを特
徴とするアクティブマトリクス型液晶表示パネルの駆動
方法。 - 【請求項5】 所定周期は、1水平走査時間の1/2周
期であることを特徴とする請求項4記載のアクティブマ
トリクス型液晶表示パネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111695A JPH0990423A (ja) | 1995-09-28 | 1995-09-28 | アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111695A JPH0990423A (ja) | 1995-09-28 | 1995-09-28 | アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0990423A true JPH0990423A (ja) | 1997-04-04 |
Family
ID=17217900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25111695A Pending JPH0990423A (ja) | 1995-09-28 | 1995-09-28 | アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0990423A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002122880A (ja) * | 2000-10-13 | 2002-04-26 | Advanced Display Inc | 液晶表示装置 |
KR101016734B1 (ko) * | 2003-12-26 | 2011-02-25 | 엘지디스플레이 주식회사 | 액정 표시 패널 및 그 구동 방법 |
WO2017047051A1 (ja) * | 2015-09-15 | 2017-03-23 | 凸版印刷株式会社 | 薄膜トランジスタアレイとその製造方法 |
KR20190030473A (ko) * | 2017-09-14 | 2019-03-22 | 엘지디스플레이 주식회사 | 표시 장치 |
-
1995
- 1995-09-28 JP JP25111695A patent/JPH0990423A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002122880A (ja) * | 2000-10-13 | 2002-04-26 | Advanced Display Inc | 液晶表示装置 |
KR101016734B1 (ko) * | 2003-12-26 | 2011-02-25 | 엘지디스플레이 주식회사 | 액정 표시 패널 및 그 구동 방법 |
WO2017047051A1 (ja) * | 2015-09-15 | 2017-03-23 | 凸版印刷株式会社 | 薄膜トランジスタアレイとその製造方法 |
US10634963B2 (en) | 2015-09-15 | 2020-04-28 | Toppan Printing Co., Ltd. | Thin-film transistor array and method for manufacturing the same |
KR20190030473A (ko) * | 2017-09-14 | 2019-03-22 | 엘지디스플레이 주식회사 | 표시 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6211851B1 (en) | Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays | |
JP3092537B2 (ja) | 液晶表示装置 | |
JP3734537B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
US7855706B2 (en) | Method of driving electro-optical element, pixel circuit, electro-optical device and electronic apparatus | |
JP3069930B2 (ja) | 液晶表示装置 | |
JPS647391B2 (ja) | ||
US20090262059A1 (en) | Timing controller, liquid crystal display, and method for driving the same | |
JP3063670B2 (ja) | マトリクス表示装置 | |
JPH07270754A (ja) | 液晶表示装置 | |
JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
EP0526076B1 (en) | Active matrix liquid crystal display apparatus | |
JP3346493B2 (ja) | 液晶表示装置 | |
JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
KR100559224B1 (ko) | 액정 표시 장치의 비순차 스캐닝 구동 방법 | |
JP2010096793A (ja) | 液晶表示装置 | |
US20070164958A1 (en) | Active matrix liquid crystal display device | |
JPH0990423A (ja) | アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法 | |
JP2604200B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
JP3193462B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
JPH0784239A (ja) | 液晶表示装置 | |
JP3533476B2 (ja) | 液晶表示装置 | |
JPH1164893A (ja) | 液晶表示パネルおよびその駆動方法 | |
JPS63172193A (ja) | アクテイブマトリクス型表示装置の駆動方法 | |
JP3532703B2 (ja) | 液晶表示装置およびその駆動方法 |