JP2011185963A - 液晶表示装置 - Google Patents

Abstract

【課題】階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させるライン反転駆動において、表示品質の低下を防止することが可能な液晶表示装置を提供することである。
【解決手段】
第１方向に延在し第２方向に並設されるドレイン線と、前記第２方向に延在し前記第１方向に並設されるゲート線と、画素の領域内に形成される画素電極と、前記画素電極に対向する共通電極とを有する液晶表示装置であって、前記第１方向に隣接されるＮ（Ｎ≧２）ライン目の画素毎に、各画素に出力する階調電圧の極性を反転させた映像信号が供給され、前記第１方向に隣接される画素の内で、前記階調電圧の極性の反転させた直後の映像信号の供給される少なくとも１ライン分の画素が有する第１画素電極と、前記第１画素電極と電極面積が異なる第２画素電極とを備え、前記第１画素電極の面積は、前記第２画素電極の面積よりも大きく形成される液晶表示装置である。
【選択図】 図２

Description

本発明は、液晶表示装置に係わり、特に、画素に印加する階調電圧を２本以上の複数ライン毎に極性反転駆動する液晶表示装置に関する。

液晶表示装置は、映像信号駆動回路（ドレインドライバ）から供給される階調電圧（映像信号、ドレイン信号）を、配線（引き出し線）を介し表示領域内の各映像信号線（ドレイン線）に供給している。このドレイン線に供給された映像信号は、薄膜トランジスタを介して各画素の保持容量に供給され、映像信号に応じた画像表示がなされる。このとき、各配線及びドレイン線は、ドライバＩＣからの経路によって寄生負荷をもつこととなる。この寄生負荷の大きさは、配線距離、配線幅及び配線材料の物性値に大きく依存する。また、従来の液晶表示装置では、物性値の異なる配線材料を用いて多層化し、狭額縁化を行なっている。映像信号駆動回路から出力された映像信号は、寄生負荷の影響を受け、負荷が大きい程立ち上り及び立ち下りの波形に歪みが生じたいわゆるなまった状態で薄膜トランジスタに供給される。薄膜トランジスタは、構造上、ゲートパルス（走査信号）の立ち上がり及び立ち下りにおいて書き込み不足が発生し、画素に書き込まれる電圧を映像信号電圧よりも低下させる。この書き込み不足に伴う電圧低下(電圧変動)は、配線及びドレイン線の寄生負荷が大きくなり映像信号の立ち上りがなまってくる程、書き込み電圧が不足し大きくなる。

一方、液晶表示装置の液晶を交流電圧駆動するために、共通電極（コモン電極）に印加される共通電圧を基準とし、各画素の電極（画素電極）に印加する映像信号を画素毎に交互に極性を反転させるドット反転駆動方法がある。このドット反転駆動方法では、画素毎に映像信号の極性を反転させる必要があるために、配線及びドレイン線の寄生負荷が大きくなった場合、全ての画素で書き込み不足が生じ、表示品質が低下してしまうことが懸念される。

この問題を解決する方法として、画素電極に印加する映像信号をＮ（Ｎ≧２）ライン毎に交互に反転させるＮライン反転駆動方法があるが、このＮライン反転駆動方法においても極性を反転させた直後のラインの画素では次のラインの画素よりも書き込み不足が発生してしまい、この書き込み不足に伴う電圧低下により生じるスジ状のムラやフリッカ等が生じ表示品質が大幅に低下しまうことが懸念される。この問題を解決する方法として、例えば特許文献１に記載の技術がある。特許文献１に記載の技術では、極性を反転させた直後のラインの画素に対して映像信号を出力する期間が、次のラインの画素に対して映像信号を出力する期間よりも長くする構成としている。

特開２００３−２０７７６０号公報

携帯電話小型携帯機器に搭載される中小型の液晶表示装置では、限られた筐体サイズ内での表示領域の大型化や高画質化への市場要求がますます強くなっている。このために、ドレイン線の長さや１本のドレイン線に接続される薄膜トランジスタ数は増大すると共に、ドレイン線と映像信号駆動回路とを接続する配線の配線長及び配線数も増大することが想定される。その結果、映像信号駆動回路から遠い遠端部分の画素では、配線やドレイン線の寄生負荷が大幅に増加してしまうことが懸念されている。特に、配線やドレイン線の寄生負荷が大幅に増加した場合、特許文献１に記載の技術では、映像信号駆動回路の駆動能力すなわち出力電圧供給能力を大幅に向上させる必要があり、映像信号駆動回路での消費電力が増加してしまう等の映像信号駆動回路での負担が大幅に増加してしまうことが懸念される。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させるライン反転駆動において、表示品質の低下を防止することが可能な液晶表示装置を提供することにある。

前記課題を解決すべく、第１方向に延在し第２方向に並設されるドレイン線と、前記第２方向に延在し前記第１方向に並設されるゲート線と、前記ドレイン線と前記ゲート線とに囲まれる画素の領域内に形成される画素電極と、少なくとも前記画素毎に前記画素電極に対向して形成される平面状の共通電極とを有する液晶表示装置であって、前記第２方向に隣接される画素毎に、各画素に出力する階調電圧の極性を反転させた映像信号が供給されると共に、前記第１方向に隣接されるＮ（Ｎ≧２）ライン目の画素毎に、各画素に出力する階調電圧の極性を反転させた映像信号が供給され、前記第１方向に隣接される画素の内で、前記階調電圧の極性の反転させた直後の映像信号の供給される少なくとも１ライン分の画素が有する第１画素電極と、前記第１画素電極と電極面積が異なる第２画素電極とを備え、前記第１画素電極の面積は、前記第２画素電極の面積よりも大きく形成される液晶表示装置である。

本発明によれば、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させるライン反転駆動の液晶表示装置であっても、表示品質の低下を防止できる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施形態１の液晶表示装置の全体構成を説明するための図である。 本発明の実施形態１の液晶表示装置における画素の駆動方式と画素の構成との関係を説明するための図である。 図３は液晶表示装置の画素に歪みのない映像信号が入力された場合の電圧低下を説明するための図である。 液晶表示装置の画素に歪みの生じた映像信号が入力された場合の電圧低下を説明するための図である。 ドット反転駆動時における画素の極性を説明するための図である。 ２ラインドット反転駆動時における画素の極性を説明するための図である。 ４ラインドット反転駆動時における画素の極性を説明するための図である。 本発明の実施形態２の液晶表示装置における画素電極の詳細構成を説明するための図である。 本発明の実施形態３の液晶表示装置における画素電極の詳細構成を説明するための図である。 本発明の実施形態４の液晶表示装置における画素電極の詳細構成を説明するための図である。 本発明の実施形態４の液晶表示装置における他の画素電極の詳細構成を説明するための図である。

以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。

〈実施形態１〉
〈全体構成〉
図１は本発明の実施形態１の液晶表示装置の全体構成を説明するための図であり、以下、図１に基づいて、実施形態１の液晶表示装置の全体構成を説明する。ただし、図中に示すＸ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。また、以下の説明では、ＩＰＳ方式の液晶表示装置に本願発明を適用した場合について説明するが、ＶＡ方式の液晶表示装置にも適用可能である。

図１に示すように、実施形態１の液晶表示装置は、画素電極等が形成される第１基板ＳＵＢ１と、カラーフィルタやブラックマトリクスが形成され、第１基板ＳＵＢ１に対向して配置される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される図示しない液晶層とで構成される液晶表示パネルＰＮＬを有し、この液晶表示パネルＰＮＬの光源となる図示しないバックライトユニットとを組み合わせることにより、液晶表示装置が構成されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及び液晶の封止は、第２基板の周辺部に環状に塗布されたシール材ＳＬで固定され、液晶も封止される構成となっている。なお、以下の説明では、液晶表示パネルＰＮＬの説明においても、液晶表示装置と記す。

第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が用いられるのが一般的であるが、ガラス基板に限定されることはなく、石英ガラスやプラスチック（樹脂）のような他の絶縁性基板であってもよい。例えば、石英ガラスを用いれば、プロセス温度を高くできるため、後述する薄膜トランジスタＴＦＴのゲート絶縁膜を緻密化できるので、信頼性を向上することができる。一方、プラスチック（樹脂）基板を用いる場合には、軽量で、耐衝撃性に優れた液晶表示装置を提供できる。

また、実施形態１の液晶表示装置では、液晶が封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域ＡＲとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ＡＲとはならない。

実施形態１の液晶表示装置では第１基板ＳＵＢ１の液晶側の面であって表示領域ＡＲ内には、図１中Ｘ方向に延在しＹ方向に並設される走査線（ゲート線）ＧＬが形成されている。また、図１中Ｙ方向に延在しＸ方向に並設される映像信号線（ドレイン線）ＤＬが形成されている。

ドレイン線ＤＬとゲート線ＧＬとで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は表示領域ＡＲ内においてマトリックス状に配置されている。各画素は、例えば図１中丸印Ａの部分において、その拡大図Ａ’に示すように、ゲート線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからの映像信号が供給される画素電極ＰＸと、コモン線ＣＬに接続され映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極ＣＴとを備えている。なお、拡大図Ａ’に示す共通電極ＣＴの構成では、画素毎に独立して形成される共通電極ＣＴにコモン線ＣＬを介して共通信号を入力する構成としたが、これに限定されることはなく、Ｘ方向に隣接配置される画素の共通電極ＣＴが直接に接続されるように共通電極ＣＴを形成し、Ｘ方向の左右（第１基板ＳＵＢ１の端部）の一端から、又は両側からコモン線ＣＬを介して共通信号を入力する構成でもよい。

各ドレイン線ＤＬ及び各ゲート線ＧＬはその端部においてシール材ＳＬを越えてそれぞれ延在され、駆動回路ＤＲに接続される。該駆動回路は半導体チップで形成されており、第２基板ＳＵＢ２よりも大きい第１基板ＳＵＢ１の液晶面側に搭載されている。ただし、実施形態１の液晶表示装置では、駆動回路ＤＲを半導体チップで形成し第１基板ＳＵＢ１に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に接続させる構成であってもよい。

また、実施形態１の駆動回路ＤＲはドレイン線ＤＬに階調電圧を映像信号として出力する際、Ｘ方向に対しては、隣り合うすなわち隣接する画素の極性が反転した階調電圧を映像信号として出力する。一方、Ｙ方向に対しては、駆動回路ＤＲは、Ｎ（ただし、Ｎは２以上の自然数である。）画素毎すなわちＮライン毎に画素の極性が反転した階調電圧を映像信号として出力する。さらには、駆動回路ＤＲはゲート線ＧＬに走査信号を出力する際、図１中の左下側のゲート線ＧＬから右上側のゲート線ＧＬ、すなわち液晶表示パネルＰＮＬの下側のゲート線ＧＬから上側のゲート線ＧＬに対して順次走査信号を出力することにより、液晶表示パネルＰＮＬの下側から上側方向に走査を行う。なお、液晶表示パネルＰＮＬの走査線の駆動方向はこれに限定されることはなく、上側から下側に向かって走査線を駆動する構成であってもよい。

〈画素の概略構成〉
図２は本発明の実施形態１の液晶表示装置における画素の駆動方式と画素の構成との関係を説明するための図であり、特に、図２（ａ）は実施形態１の液晶表示装置における画素の駆動方式を説明するための図であり、図２（ｂ）は実施形態１の液晶表示装置における画素の詳細構成を説明するための図である。ただし、図２（ａ）に示す「＋」は画素電極に印加される映像信号（階調電圧）が共通電極に印加される電圧以上となるプラス極性の画素を示し、「−」は画素電極に印加される映像信号が共通電極に印加される電圧以下となるマイナス極性の画素を示す。

なお、実施形態１の液晶表示装置は、画素電極の構成を除く他の構成は従来の画素構成と同様の構成となるので、以下の説明では、画素電極の構成について詳細に説明する。また、以下の説明では、Ｎ＝４ライン毎に画素の電極が反転した映像信号が印加される場合について説明するが、Ｎは２以上の任意の自然数でよい。また、画素電極ＰＸ１及び画素電極ＰＸ２は、画素電極ＰＸを形成する線状電極数すなわちスリット数が異なるのみで、その構成は同じである。従って、以下の説明では、画素電極ＰＸ１及び画素電極ＰＸ２の説明においても、適宜、画素電極ＰＸと記す。

図２（ｂ）に示すように、実施形態１の液晶表示装置では、第１基板上にＹ方向に延在しＸ方向に並設される複数のドレイン線ＤＬが形成されると共に、Ｘ方向に延在しＹ方向に並設される複数のゲート線ＧＬが形成されている。このゲート線ＧＬとドレイン線ＤＬとで囲まれる領域が画素の領域となっている。このような構成とすることにより、実施形態１の液晶表示装置では、画素をマトリクス状に形成する構成となっている。また、実施形態１の液晶表示装置では、第１基板ＳＵＢ１の液晶側の面（対向面）には、例えば、ＩＴＯ（Indium-Tin-Oxide）の透明導電材料からなる平面状の図示しない共通電極が形成されている。この共通電極は、第１基板の辺部において図示しないコモン線に重畳されて形成され、これによりコモン線と電気的に接続されている。なお、実施形態１では、ゲート線ＧＬ及びドレイン線ＤＬは金属薄膜で形成されるが、これに限定されない。

また、実施形態１の液晶表示装置では、画素毎に当該画素領域の図中下部に薄膜トランジスタＴＦＴが形成されており、Ｙ方向に伸張されるドレイン線ＤＬの一部において、薄膜トランジスタＴＦＴ側に延在する延在部を介して、該ドレイン線が薄膜トランジスタＴＦＴのドレイン電極に接続されている。また、実施形態１の薄膜トランジスタＴＦＴはゲート線ＧＬの上層に重畳されて半導体層が形成される構成となっており、ゲート線ＧＬが薄膜トランジスタＴＦＴのゲート電極としたいわゆる逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）構造となる。なお、ＭＩＳ構造のトランジスタは、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線ＤＬと接続される側をドレイン電極、画素電極ＰＸと接続される側をソース電極と称する。

また、第１基板の表面である液晶面側には、薄膜トランジスタＴＦＴを被う絶縁膜からなる図示しない保護膜が形成され、薄膜トランジスタＴＦＴと液晶との直接の接触を回避させると共に、薄膜トランジスタＴＦＴの形成に伴う第１基板の表面を平坦化させる。さらには、この保護膜の上部表面に共通電極が形成され、その上層に容量素子の誘電体膜として機能する容量絶縁膜が形成され、該容量絶縁膜を介してその上層に画素電極ＰＸが形成され、各画素の保持容量が形成されている。このとき、容量絶縁膜及び保護膜には、パッド部に至るコンタクトホールが形成され、該コンタクトホールを介して画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極とが電気的に接続されている。

〈画素の詳細構成〉
図２（ａ）に示すように、実施形態１の液晶表示装置では、液晶表示パネルの図中の下側から上側にＹ方向に沿って順次書き換えを行う構成となっている。よって、例えばＸ１で示す画素列の場合には、下側からマイナス極性の画素が４ライン（画素）分並んだ後に、境界線ＰＲＰで示すラインからプラス極性の画素が４ライン分並ぶこととなる。このとき、Ｘ方向に対しては、画素毎に映像信号の極性を反転させる構成となっている。従って、Ｘ１で示す画素列の場合には、下側からプラス極性の画素が４ライン（画素）分並んだ後に、マイナス極性の画素が４ライン分並ぶこととなる。この図２（ａ）では、Ｙ４で示すＸ方向の１行分の画素の書き換えが終了した後に、Ｙ１で示すＸ方向の１行分の画素の書き換えがなされることとなる。このとき、実施形態１の液晶表示装置では、４ラインドット反転駆動方式で液晶表示パネルが駆動されるので、Ｙ１で示す１行分の書き換えの際には、極性が反転された映像信号がＸ方向の各画素に供給され、当該画素行の書き換えが行われる。以降、Ｙ２及びＹ３で示す各画素行の書き換えが順次行われることにより、図２（ａ）に示す極性となる。他の画素についても、前述した配列と同様に、Ｙ方向に対しては４ライン毎すなわち４画素毎に極性が反転された映像信号が供給されると共に、Ｘ方向に対しては画素毎に極性が反転された映像信号が供給される。

このとき、実施形態１の液晶表示装置では、図２（ｂ）に示すように、前のラインと同一の極性の映像信号、すなわち極性が反転された直後の映像信号が入力されないＹ４で示すＸ方向の１行分の画素に対応する画素電極ＰＸは、電極幅がＷ、電極間隔がＳの３本の線状電極を用いて画素電極ＰＸ１が形成される。これに対して、極性が反転された直後の映像信号が入力されるＹ１で示すＸ方向の１行分の画素に対応する画素電極ＰＸは、電極幅がＷ、電極間隔がＳの４本の線状電極を用いて画素電極ＰＸ２が形成される。また、極性が反転された直後でない映像信号が入力されるＹ２、Ｙ３で示すＸ方向の１行分の画素に対応する画素電極ＰＸは、Ｙ４で示すＸ方向の１行分の画素に対応する画素電極ＰＸ１と同様に、電極幅がＷ、電極間隔がＳの３本の線状電極で形成される画素電極ＰＸ１となる。

このように、実施形態１の液晶表示装置では、同じゲート線ＧＬに薄膜トランジスタＴＦＴのゲート電極が接続される画素すなわちＸ方向に配列される１行分の画素は、同一の電極構造の画素電極ＰＸを有する構成となっている。このとき、画素の駆動において、極性が反転された直後の映像信号が入力される１行分の画素が有する画素電極ＰＸ２は、４本の線状電極により形成されている。一方、極性が反転された直後の映像信号が入力されない画素が有する画素電極ＰＸ１は、３本の線状電極により形成されている。このように、実施形態１の液晶表示装置では、前段のラインと同じ極性の映像信号が入力される第１〜３のラインの画素に対応する画素電極ＰＸ１は、当該画素電極ＰＸ１を形成する線状電極を３本で構成している。これに対して、前段のラインと異なる極性の映像信号が入力される第４のラインの画素に対応する画素電極ＰＸ２は、当該画素電極ＰＸ２を形成する線状電極を４本で構成している。このような構成とすることにより、実施形態１の液晶表示装置では、極性が反転された直後の映像信号が入力されるラインの画素電極ＰＸ２の面積が、極性が反転された直後でない映像信号が入力されるラインの画素電極ＰＸ１の面積よりも大きな面積とする。その結果、極性が反転された直後の映像信号が入力されるラインの画素における共通電極と画素電極とで形成される保持容量を、他のラインの画素における保持容量よりも大きくでき、極性が反転された直後の映像信号が入力されるラインの画素における電圧低下と、その他の画素における電圧低下との差を減少させ、映像信号の極性を４ライン毎に反転させるライン反転駆動においても、スジ状のムラやフリッカ等の発生を防止し、表示品質の低下を防止することを可能とする。

〈効果の説明〉
図３は液晶表示装置の画素に歪みのない映像信号が入力された場合における画素電極電圧の電圧低下を説明するための図であり、図４は液晶表示装置の画素に歪みの生じた映像信号が入力された場合における画素電極電圧の電圧低下を説明するための図である。

図３に示すように、時刻ｔ１において走査信号（ゲート信号）Ｖｇが入力されると共に、歪みのない映像信号Ｖｄが入力される場合には、時刻ｔ１〜時刻ｔ２の走査信号のハイ期間すなわち薄膜トランジスタのｏｎ期間に、保持容量には映像信号Ｖｄで予め設定された所望の画素電圧が書き込まれることとなる。従って、時刻ｔ２において、走査信号Ｖｇのハイ期間が終了し、薄膜トランジスタがｏｆｆされた期間においては、フィードスルー電圧分の電圧低下後の電圧Ｖ１と次のフレーム期間での走査信号入力時の時刻ｔ３での電圧Ｖ２との差が、歪みのない走査信号Ｖｄが入力された場合の電圧低下分Ｖｄｒｏｐ（以下、Ｖｄｒｏｐ１と記す）となる。

一方、図４に示すように、時刻ｔ５において走査信号（ゲート信号）Ｖｇが入力されると共に、歪みの生じたいわゆるなまった映像信号Ｖｄが入力される場合には、時刻ｔ５〜時刻ｔ６の走査信号のハイ期間すなわち薄膜トランジスタのｏｎ期間に、保持容量には映像信号Ｖｄによる画素電圧の書き込みが行われるが、書き込み不足となる。すなわち、時刻５の映像信号Ｖｄの立ち上がりがなまることによって、時刻ｔ６において薄膜トランジスタがｏｆｆされた場合、フィードスルー電圧分の電圧低下分と、次のフレーム期間で画素電圧の書き込みが行われる時刻ｔ７までの電圧低下分との合計であるＶ３−Ｖ４が、なまった映像信号Ｖｄが入力された場合の電圧低下分Ｖｄｒｏｐ（以下、Ｖｄｒｏｐ２と記す）となる。

従って、映像信号Ｖｄの立ち上がり又は立ち下がりエッジに歪みが生じたいわゆるなまった状態では、液晶の駆動に伴う電圧低下分に加えてフィードスルー電圧分も低下してしまうので、その電圧低下分Ｖｄｒｏｐ２はＶｄｒｏｐ１よりも大きくなる。

この場合、図５に示すように、Ｙ方向に画素毎に極性が反転するドット反転駆動の場合には、すべての画素において図４に示す電圧低下Ｖｄｒｏｐ２が生じることとなるので、書き込み不足に伴う電圧低下により生じるスジ状のムラ等の発生は防止できるが、電圧低下分Ｖｄｒｏｐ２が大きいので、全体の表示品質が低下する。また、Ｙ方向及びＸ方向共に画素毎に極性を反転させる構成となっているので、消費電極が大きくなってしまう。

一方、図６に示すように、２ライン毎に画素に印加する映像信号の極性を反転させる２ラインドット反転駆動の場合には、Ｙ方向の画素毎に図３に示す電圧低下Ｖｄｒｏｐ１と、図４に示す電圧低下Ｖｄｒｏｐ２との画素が隣接されることとなる。その結果、境界線ＰＲＰの位置にスジ状のムラが発生しまうこととなる。同様に、図７に示す４ラインドット反転駆動の場合には、境界線ＰＲＰの位置にスジ状のムラが発生しまうこととなる。しかしながら、ドット反転駆動に比較して極性を反転させる画素数（ライン数）を減少させることができるので、消費電極を小さくできる。特に、前のラインと同一の極性となるライン数が多いほど消費電力が小さくできるので、２ラインドット反転駆動よりも４ラインドット反転駆動の方が消費電極を低減できる。

本願発明の液晶表示装置では、極性が反転された直後の映像信号が入力される画素の線状電極の本数を、他の画素の線状電極の本数よりも多くする構成となっている。その結果、線状電極数が多い画素は、他の画素よりも保持容量を大きく形成できる。

ここで、薄膜トランジスタのゲート・ソース間容量をＣｇｓ、液晶容量をＣｌｃ、保持容量をＣｓｔｇ、ゲート信号（走査信号）の振幅幅をΔＶとした場合、液晶画素における電圧低下分Ｖｄｒｏｐは、Ｖｄｒｏｐ＝ΔＶｇ×Ｃｇｓ／（Ｃｇｓ＋Ｃｌｃ＋Ｃｓｔｇ）で表わされる。従って、本願発明の液晶表示装置では、映像信号の波形歪みに伴う波形なまりによって生じる電圧低下分Ｖｄｒｏｐの増加分、すなわちＶｄｒｏｐ２−Ｖｄｒｏｐ１を保持容量の増加分で抑えることが可能となり、その結果、映像信号の極性を複数ライン毎に反転させた場合であっても、境界線ＰＲＰの位置にスジ状のムラやフリッカ等が発生しまうことを防止でき、画像品質の低下を抑制することが可能となる。

なお、本実施形態１の液晶表示装置では、４ライン毎に極性の反転された直後の映像信号が入力される全ての画素の画素電極ＰＸ２を他の画素電極ＰＸ１よりも線状電極数を多く形成する構成としたが、これに限定されることはない。例えば、駆動回路（映像信号駆動回路）の出力から遠い領域の画素の内で、極性の反転された直後の映像信号が入力される画素電極のみを、他の画素電極ＰＸ１よりも線状電極の多い画素電極ＰＸ２とした構成であってもよい。

〈実施形態２〉
図８は本発明の実施形態２の液晶表示装置における画素電極の詳細構成を説明するための図である。ただし、実施形態２の液晶表示装置は、画素電極ＰＸ３の構造を除く他の構成は実施形態１と同様となるので、以下の説明では、画素電極ＰＸ３の構成について詳細に説明する。

図８から明らかなように、実施形態２の液晶表示装置では、画素電極ＰＸ３を構成する線状電極は電極幅がＷ１（ただし、Ｗ１＞Ｗ）、電極間隔がＳ、電極数は３本である。すなわち、実施形態２の液晶表示装置では、Ｙ方向に配列される画素の内で、電極数は変更しないで、境界線ＰＲＰの図中上方に位置するＹ１で示す極性の反転された直後の映像信号が入力される画素の画素電極ＰＸ３と、他のＹ２〜Ｙ４で示す行（ライン）の画素電極ＰＸ１とを異なる構成としている。特に、実施形態２においては、画素電極ＰＸ１と画素電極ＰＸ３とにおいて、線状電極の間隔すなわちスリット幅はＳで同一である。一方、画素電極ＰＸ１における線状電極幅はＷであり、画素電極ＰＸ３の線状電極幅は画素電極ＰＸ１の線状電極幅Ｗよりも大きい電極幅Ｗ１である。このような構成とすることにより、画素電極ＰＸ１を備える画素よりも画素電極ＰＸ３を備える画素における保持容量を大きくする構成としている。

従って、実施形態２の液晶表示装置においても、実施形態１と同様の効果を得ることが可能となる。このとき、実施形態２の液晶表示装置では、画素電極ＰＸ３を構成する線状電極の電極幅Ｗ１を変更させる構成となっているので、共通電極と画素電極とによって形成される保持容量の変化度合いを細かく調整することが可能となるという格別の効果を得ることができる。

その結果、例えば、同一の液晶表示パネル内において、極性の反転された直後の映像信号が入力される画素であっても、駆動回路から遠端に配置される画素と中心部分に配置される画素とでは画素電極ＰＸ３を形成する線状電極幅を異なる電極幅とすることにより、保持容量に保持される保持電荷の詳細な調整すなわち電圧低下の詳細な調整を行うことができる。

〈実施形態３〉
図９は本発明の実施形態３の液晶表示装置における画素電極の詳細構成を説明するための図である。ただし、実施形態３の液晶表示装置は、画素電極ＰＸ４の構造を除く他の構成は実施形態１と同様となるので、以下の説明では、画素電極ＰＸ４の構成について詳細に説明する。

図９から明らかなように、実施形態３の液晶表示装置では、画素電極ＰＸ４を構成する線状電極は電極幅がＷ、電極間隔がＳ１（ただし、Ｓ１＞Ｓ）、電極数が３本である。すなわち、実施形態３の液晶表示装置においても、電極数は変更しないで、Ｙ方向に配列される画素の内で、境界線ＰＲＰの図中上方に位置するＹ１で示す極性の反転された直後の映像信号が入力される画素の画素電極ＰＸ４と、他のＹ２〜Ｙ４で示す行（ライン）の画素電極ＰＸ１とを異なる構成としている。特に、実施形態３においては、画素電極ＰＸ１と画素電極ＰＸ３とにおいて、線状電極の幅はＷで同一である。一方、画素電極ＰＸ１における線状電極間隔すなわちスリット幅はＳであり、画素電極ＰＸ４の線状電極間隔すなわちスリット幅は画素電極ＰＸ１の線状電極間隔Ｓよりも大きい電極間隔Ｓ１である。このような構成とすることにより、画素電極ＰＸ１を備える画素よりも画素電極ＰＸ４を備える画素における保持容量を大きくする構成としている。

従って、実施形態３の液晶表示装置においても、実施形態１と同様の効果を得ることが可能となる。このとき、実施形態３の液晶表示装置では、画素電極ＰＸ４を構成する線状電極の電極間隔Ｓ１を変更させる構成となっているので、実施形態２と同様に、共通電極と画素電極とによって形成される保持容量の変化度合いを細かく調整することが可能となるという格別の効果を得ることができる。

その結果、例えば、同一の液晶表示パネル内において、極性の反転された直後の映像信号が入力される画素であっても、駆動回路から遠端に配置される画素と中心部分に配置される画素とでは画素電極ＰＸ４を形成する線状電極間隔を異なる電極間隔とすることにより、保持容量に保持される保持電荷の詳細な調整すなわち電圧低下の詳細な調整を行うことができる。

なお、実施形態２、３の液晶表示装置では、画素電極ＰＸ３、ＰＸ４を形成する線状電極の電極幅又は電極間隔の何れか一方を変更する構成としたが、これに限定されることはなく、線状電極の電極幅及び電極間隔の両方を変更する構成であってもよい。

〈実施形態４〉
図１０は本発明の実施形態４の液晶表示装置における画素電極の詳細構成を説明するための図である。ただし、実施形態４の液晶表示装置は、画素電極ＰＸ５の構造を除く他の構成は実施形態１と同様となるので、以下の説明では、画素電極ＰＸ５の構成について詳細に説明する。

図１０から明らかなように、実施形態４の液晶表示装置では、画素電極ＰＸ５を構成する線状電極は、電極幅がＷ２、Ｗ３（ただし、Ｗ２＞Ｗ３）、電極間隔がＳ、電極本数が４本である。すなわち、実施形態４の液晶表示装置では、Ｙ方向に配列される画素の内で、境界線ＰＲＰの図中上方に位置するＹ１で示す極性の反転された直後の映像信号が入力される画素の画素電極ＰＸ３と、他のＹ２〜Ｙ４で示す行（ライン）の画素電極ＰＸ１とを異なる構成としている。特に、実施形態４においては、画素電極ＰＸ１と画素電極ＰＸ５とにおいて、線状電極の間隔すなわちスリット幅はＳで同一である。一方、画素電極ＰＸ１における線状電極数は４本とすると共に、異なる電極幅Ｗ２、Ｗ３の線状電極により、画素電極ＰＸ５を形成している。このとき、図１０に示す実施形態４の画素電極ＰＸ５では、電極幅Ｗ３よりも大きい電極幅Ｗ２の線状電極をドレイン線ＤＬに近い側に配置し、電極幅Ｗ２の線状電極で電極幅Ｗ３の線状電極を挟むように配置している。このような構成とすることにより、画素電極ＰＸ１を備える画素よりも画素電極ＰＸ５を備える画素における保持容量を大きくする構成としている。

従って、実施形態４の液晶表示装置においても、実施形態１と同様の効果を得ることが可能となる。このとき、実施形態４の液晶表示装置においても、画素電極ＰＸ５を構成する線状電極の電極幅Ｗ２、Ｗ３を変更させる構成となっているので、実施形態２と同様に、共通電極と画素電極とによって形成される保持容量の変化度合いを細かく調整することができるという格別の効果を得ることができる。

その結果、例えば、同一の液晶表示パネル内において、極性の反転された直後の映像信号が入力される画素であっても、駆動回路から遠端に配置される画素と中心部分に配置される画素とでは画素電極ＰＸ４を形成する線状電極間隔を異なる電極間隔とすることにより、保持容量に保持される保持電荷の詳細な調整すなわち電圧低下の詳細な調整を行うことができる。

ただし、異なる電極幅Ｗ２、Ｗ３の線状電極の配置はこれに限定されることはなく、図１１に示すように、電極幅Ｗ２よりも小さい電極幅Ｗ３の線状電極をドレイン線ＤＬに近い側に配置し、電極幅Ｗ３の線状電極で電極幅Ｗ２の線状電極を挟むように配置する構成であってもよい。このような構成とすることにより、画素電極ＰＸ１を備える画素よりも画素電極ＰＸ６を備える画素における保持容量を大きくする構成としている。

なお、実施形態４の液晶表示装置では、画素電極ＰＸ５、ＰＸ６を形成する線状電極の電極間隔は間隔Ｓで一定の構成としたが、これに限定されることはなく、線状電極の電極間隔も変更可能である。

また、実施形態４においても、電極数を他の画素電極と同数の３本として、３本の内の１本の線状電極幅をＷ２とすると共に、他の２本の線状電極幅をＷ３とする、又はその逆とする構成であってもよい。

なお、本発明の実施形態１〜４の液晶表示装置では、画素電極を構成する線状電極が３本と４本の場合について説明したが、これに限定されることはなく、他の画素の形状や大きさに応じて適宜変更可能である。

以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

ＰＮＬ……液晶表示パネル、ＡＲ……表示領域、ＳＵＢ１……第１基板
ＳＵＢ２……第２基板、ＤＬ……ドレイン線、ＧＬ……ゲート線、ＣＬ……コモン線
ＴＦＴ……薄膜トランジスタ、ＣＴ……共通電極、ＳＬ……シール材、ＤＲ……駆動回路
ＦＰＣ……フレキシブルプリント基板、ＰＸ、ＰＸ１〜６……画素電極
ＰＲＰ……境界線、Ｖｇ……走査信号、Ｖｄ……映像信号（階調電圧）
Ｖｌｃ（ｔ）……画素電極電圧

Claims (8)

1. 第１方向に延在し第２方向に並設されるドレイン線と、前記第２方向に延在し前記第１方向に並設されるゲート線と、前記ドレイン線と前記ゲート線とに囲まれる画素の領域内に形成される画素電極と、少なくとも前記画素毎に前記画素電極に対向して形成される平面状の共通電極とを有する液晶表示装置であって、
   前記第２方向に隣接される画素毎に、各画素に出力する階調電圧の極性を反転させた映像信号が供給されると共に、前記第１方向に隣接されるＮ（Ｎ≧２）ライン目の画素毎に、各画素に出力する階調電圧の極性を反転させた映像信号が供給され、
   前記第１方向に隣接される画素の内で、前記階調電圧の極性の反転させた直後の映像信号の供給される少なくとも１ライン分の画素が有する第１画素電極と、前記第１画素電極と電極面積が異なる第２画素電極とを備え、
   前記第１画素電極の面積は、前記第２画素電極の面積よりも大きく形成されることを特徴とする液晶表示装置。
2. 前記第１画素電極及び第２画素電極は、それぞれの画素の領域内において前記共通電極の上層に形成される容量絶縁膜を介し、前記共通電極に重畳して形成される線状電極であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１画素電極及び前記第２画素電極は、複数の線状電極と端部が開口されないスリットとからなることを特徴とする請求項２に記載の液晶表示装置。
4. 前記第１画素電極の線状電極は、前記第２画素電極の線状電極よりも電極数が多いことを特徴とする請求項２又は３に記載の液晶表示装置。
5. 前記第１画素電極の線状電極は、前記第２画素電極の線状電極よりも電極幅が大きいことを特徴とする請求項２乃至４の内の何れかに記載の液晶表示装置。
6. 第１画素電極の線状電極は、前記第２画素電極の線状電極よりも当該線状電極間の間隔が大きいことを特徴とする請求項２乃至５の内の何れかに記載の液晶表示装置。
7. 前記第１画素電極の線状電極は、少なくとも第１の電極幅を有する第１線状電極と、第２の電極幅を有する第２線状電極とを備えることを特徴とする請求項２乃至６の内の何れかに記載の液晶表示装置。
8. 前記第１画素電極の線状電極は、少なくとも第１の電極間隔で配置される線状電極と、第２の電極間隔で配置される線状電極とを備えることを特徴とする請求項２乃至７の内の何れかに記載の液晶表示装置。

Images