KR101351373B1 - 액정표시장치 및 그 구동방법 - Google Patents

Abstract

본 발명은 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극을 구비하여 공통전압의 전위를 분할된 공통전극 단위로 변화시킴으로써 스캔펄스의 진폭을 줄여 피드 쓰로우 전압으로 인한 표시품질이 떨어지는 것을 방지하도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

본 발명에 따른 액정표시장치는 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극; 화소전극들과 상기 공통전극들의 전위차에 의해 구동되는 액정분자를 이용하여 화상을 표시하는 m×n(m 및 n은 양의 정수) 매트릭스의 액정셀들; 데이터 전압이 공급되는 상기 m 개의 데이터라인; 스캔펄스가 공급되는 상기 n 개의 게이트라인; 상기 액정셀의 화소전극과 상기 게이트라인 사이에 형성되어 상기 액정셀들의 전압을 유지시키는 m×n 개의 스토리지 커패시터; 상기 데이터전압의 극성을 n/k(k는 상기 공통전극의 분할 수, 2≤k≤n) 라인 단위로 반전시켜 상기 데이터라인들에 공급하는 데이터 구동부; 및 상기 공통전압의 전위를 상기 n/k 개의 공통전극 단위로 변화시키는 공통전압 제어부를 구비한다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Driving Method Thereof}

도 1은 종래의 액정표시패널에 포함된 화소셀을 개략적으로 나타내는 도면.

도 2는 종래 라인 인버젼 방법으로 구동되는 액정표시패널의 일부를 나타내는 도면.

도 3은 도 2의 액정표시패널에 공급되는 구동전압들을 나타내는 도면.

도 4는 종래 비 스캔 구간 동안의 화소전극의 전위 변동으로 인해 스캔펄스의 진폭이 증가하는 것을 설명하기 위한 도면.

도 5는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 6a는 본 발명의 실시예에 따른 수직 전계형 액정표시장치에서의 하부 기판의 일부에 대한 등가회로도.

도 6b는 본 발명의 실시예에 따른 수직 전계형 액정표시장치에서의 상부 기판에 다수로 분할된 공통전극라인을 나타내는 도면.

도 7a는 본 발명의 실시예에 따른 수평 전계형 액정표시장치에서의 하부 기판의 일부에 대한 등가회로도.

도 7b는 본 발명의 실시예에 따른 수평 전계형 액정표시장치에서의 하부 기 판에 다수로 분할된 공통전극라인을 나타내는 도면.

도 8은 도 6b 및 도 7b에 도시된 n 개로 분할된 공통전압라인들로 공급되는 공통전압들의 파형도.

도 9는 도 6a 내지 도 7b의 액정표시패널에 공급되는 구동전압들의 파형도.

도 10a 내지 도 10c는 비 스캔 구간 동안의 화소전극의 전위 유지를 통해 스캔펄스의 진폭이 감소하는 것을 설명하기 위한 도면.

<도면의 주요 부호에 대한 설명>

110 : 타이밍 콘트롤러 120 : 데이터 구동회로

130 : 게이트 구동회로 140 : 액정표시패널

150 : 공통전압 제어부

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극을 구비하여 공통전압의 전위를 분할된 공통전극 단위로 변화시킴으로써 스캔펄스의 진폭을 줄여 피드 쓰로우 전압으로 인한 표시품질이 떨어지는 것을 방지하도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로를 구비한다.

액정표시패널에는 도 1에서 보는 바와 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(DL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor : TFT)가 형성된다. 박막트랜지스터(TFT)는 게이트라인(GL)을 통해 공급되는 스캔펄스에 응답하여 데이터라인을 통해 공급되는 데이터전압(Vd)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 박막트랜지스터(TFT)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압(Vd)과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 공통전극(Ec)은 액정셀(Clc)에 전계를 인가하는 방식에 따라 액정표시패널의 상부기판 또는 하부기판에 형성되며, 공통전압(Vcom)이 공급되는 스토리지 라인과 액정셀(Clc)의 화소전극(Ep) 사이에는 액정셀(Clc)의 충전 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor : Cst)가 형성된다.

이러한 액정표시패널은 액정셀(Clc)의 열화를 방지하고 표시 품질을 향상시키기 위해 액정셀(Clc)의 극성을 일정 단위로 반전시키는 인버젼 방법으로 구동된다. 인버젼 방법에는 프레임 단위로 액정셀의 극성을 반전시키는 프레임 인버 젼(Frame Inversion), 수평 라인 단위로 액정셀의 극성을 반전시키는 라인 인버젼(Line Inversion), 수직 라인 단위로 액정셀의 극성을 반전시키는 칼럼 인버젼(Column Inversion), 그리고 액정셀 단위로 액정셀의 극성을 반전시키는 도트 인버젼(Dot Inversion) 등이 있다. 이들 중 라인 인버젼 방법은 칼럼 인버젼 및 도트 인버젼 방법에 비하여 소비 전력면에서 유리하다. 칼럼 및 도트 인버젼 방법이 데이터 신호만을 이용하여 극성을 반전시킴으로써 데이터 신호의 구동전압 범위가 상대적으로 큰 것에 비해, 라인 인버젼 방법은 데이터 신호와 함께 액정셀(Clc)에 기준 전압으로 공급되는 공통 전압(Vcom)을 교류 구동함으로써 데이터 신호의 구동 전압 범위를 낮출 수 있기 때문이다.

도 2는 종래 라인 인버젼 방법으로 구동되는 액정표시패널의 일부를 나타내는 도면이며, 도 3은 도 2의 액정표시패널에 공급되는 구동전압들을 나타내는 도면이다. 도 2에서 'Vcom2'는 제1 및 제2 공통전극(Ec1, Ec2)에 공통으로 공급되는 공통전압을 나타낸다. 또한, 도 3에서 'SP1, SP2'는 각각 제1 및 제2 게이트라인(GL1, GL2)에 공급되는 스캔펄스, 'Vcom1'은 스토리지 라인(SL)에 공급되는 공통전압, 'Vd'는 데이터라인(DL)에 공급되는 데이터전압, 'VEp1'은 제1 화소전극(Ep1)의 전위, 'VEp2'는 제2 화소전극(Ep2)의 전위를 나타낸다.

도 2 및 도 3에 도시된 바와 같이, 스캔펄스(SP)는 박막트랜지스터(TFT)를 턴-온(Turn-on)시키기 위한 전압으로 설정되는 게이트하이전압(VGH)과 박막트랜지스터(TFT)를 턴-오프(Turn-off)시키기 위한 전압으로 설정되는 게이트로우전압(VGL) 사이에서 스윙된다. 스토리지 라인(SL)에 공급되는 공통전압(Vcom1)은 1 수평기간(1H)을 주기로 그 전위(-Vcom,+Vcom)가 반전된다. 데이터라인(DL)에 공급되는 데이터전압(Vd)은 공통전압(Vcom1)을 기준으로 1 수평기간(1H)마다 그 극성(+Vd,-Vd)이 반전된다. 여기서, +Vd는 공통전압(Vcom1)보다 전위가 높은 정극성 데이터전압을 나타내고, -Vd는 공통전압(Vcom1)보다 전위가 낮은 부극성 데이터전압을 나타낸다. 데이터전압(Vd)은 스캔펄스(SP)가 게이트하이전압(VGH)을 유지하는 스캔 구간 동안 데이터라인(DL)을 경유하여 액정셀(Clc)의 화소전극(Ep)에 공급된다. 화소전극(Ep)과 대향되는 공통전극(Ec)에는 공통전압(Vcom2)이 공급된다. 공통전극(Ec)에 공급되는 공통전압(Vcom2)과 스토리지 라인(SL)에 공급되는 공통전압(Vcom1)은 그 값이 실질적으로 동일하다. 액정표시패널의 스토리지 라인(SL)은 하나로 연결되어 있으므로, 화소전극(Ep)의 전위(VEp)는 스캔펄스(SP)가 게이트로우전압(VGL)을 유지하는 비 스캔 구간 동안 공통전압(Vcom1)의 스윙에 영향받아 변동되게 된다. 예를 들어, 도 3에서 액정셀(Clc1,Clc2)들을 3 V로 충전하기 위해 공통전압(Vcom1)을 1 수평기간(1H)을 주기로 0 V, 5 V로 교번적으로 인가하고, 데이터전압(Vd)을 1 수평기간(1H)을 주기로 3 V, 2 V로 교번적으로 인가하는 경우, 제1 및 제2 화소전극의 전위(VEp1, VEp2)는 스캔펄스의 비 스캔 구간 동안에도 계속적으로 변동되게 된다. 즉, 제1 화소전극의 전위(VEp1)는 스캔 구간(1H) 동안 공급되는 데이터전압(+Vd)에 의해 3 V로 유지된 후, 비스캔 구간(2H,3H 등) 동안 공통전압(Vcom1)의 스윙에 영향받아 1 수평기간을 주기로 8V와 3V로 변동된다. 제2 화소전극의 전위(VEp2)는 스캔 구간(2H) 동안 공급되는 데이터전압(-Vd)에 의해 2 V로 유지된 후, 비스캔 구간(3H,4H 등) 동안 공통전압(Vcom1)의 스윙에 영향받아 1 수평기간을 주기로 -3V와 2V로 변동된다. 이러한, 비 스캔 구간 동안의 화소전극(Ep)의 전위(VEp) 변동은 필연적으로 스캔펄스의 진폭을 증가시키는 결과를 초래한다.

도 4는 종래 비 스캔 구간 동안의 화소전극(Ep)의 전위(VEp) 변동으로 인해 스캔펄스의 진폭이 증가하는 것을 설명하기 위한 도면이다.

도 4를 참조하면, 공통전압(Vcom)의 스윙을 이용한 라인 인버젼 구동의 경우, 각 화소전극의 전위(VEp1, VEp2)는 공통전압(Vcom)의 스윙에 의해 상하로 변동된다. 특히, 고전위 공통전압(Vcom-High)이 공급되는 스캔 기간 동안 충전된 화소전극의 전위(VEp2)는, 저전위 공통전압(Vcom-Low)이 공급되는 비 스캔 기간 동안 공통전압의 저전위(Vcom-Low)로부터 │Vcom-High - VEp2│만큼 더 내려가게 된다. 게이트 오프(Gate-Off) 전압은 이 낮아진 화소전극의 전위(VEp2)를 유지하기 위하여 낮아진 화소전극의 전위(VEp2)보다 더 낮은 전압을 필요로 하게 된다. 따라서, 스캔펄스의 진폭은 │(Vd-High + Gate-On) - (Vd-Low - Gate-Off - Vcom진폭)│이 된다. 이는 공통전압(Vcom)의 스윙을 이용한 라인 인버젼 구동의 경우, 스캔펄스의 진폭이 공통전압(Vcom)의 진폭만큼 더 커짐을 의미한다. 스캔펄스의 진폭증가는 피드 쓰로우 전압(Feed Through Voltage)을 증가시키는 요인이 된다. 일반적으로, 박막트랜지스터(TFT)의 게이트전극과 드레인전극 사이의 기생 커패시터(Cgd)로 인해 액정셀(Clc)의 충전전압은 ΔVp만큼의 전압 쉬프트(Voltage Shift)가 발생하게 된다. 이러한 ΔVp를 피드 쓰로우 전압(Feed Through Voltage)이라 하며, 피드 쓰로우 전압(ΔVp)의 크기는 스캔펄스의 진폭(VGH-VGL)에 비례한다. 피드 쓰로우 전압(ΔVp)으로 인해 액정셀(Clc)은 비디오 데이터에 대응하는 데이터전압(Vd)보다 ΔVp만큼 낮아진 전압으로 충전되게 되는데 즉, 정극성(+) 구동시에는 공통전압(Vcom)에 대하여 데이터전압(Vd)보다 ΔVp만큼 작은 전위차를 가지는 전압으로 충전되고, 부극성(-) 구동시에는 공통전압(Vcom)에 대하여 데이터전압(Vd)보다 ΔVp만큼 큰 전위차를 가지는 전압으로 충전되게 된다.

이와 같은 종래 공통전압(Vcom)의 스윙을 이용한 라인 인버젼 방식으로 구동되는 액정표시장치는 다음과 같은 문제점이 있다.

첫째, 종래에는 고전위와 저전위 사이에서 스윙되는 공통전압을 인가하기 위해 박막트랜지스터가 형성되는 하부 기판에 별도의 스토리지 라인을 필요로 함으로써, 이 스토리지 라인에 의해 개구율이 감소되는 문제점이 있다.

둘째, 종래에는 하나로 연결된 스토리지 라인을 통해 스윙되는 공통전압이 인가되게 함으로써, 이 스윙되는 공통전압의 영향에 의해 비 스캔 구간 동안의 화소전극의 전위가 변동되어 스캔펄스의 진폭이 증가되는 결과를 낳는다. 이에 따라, 종래 액정표시장치에서는 스캔펄스 진폭의 증가로 인해 피드 쓰로우 전압(ΔVp)이 증가하게 되어 액정표시패널의 화면에는 플리커(Flicker) 또는 잔상이 생겨 표시품질이 떨어지는 문제점이 있다.

따라서, 본 발명의 목적은 n 번째 라인의 화소전극과 n-1 번째 라인의 게이트라인 사이에 스토리지 커패시터가 배치되게 함으로써 별도의 스토리지 라인을 제 거하여 개구율이 증가되도록 한 액정표시장치 및 그 구동방법을 제공하는 데 있다.

본 발명의 다른 목적은 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극을 구비하여 공통전압의 전위를 분할된 공통전극 단위로 변화시킴으로써 스캔펄스의 진폭을 줄여 피드 쓰로우 전압으로 인한 표시품질이 떨어지는 것을 방지하도록 한 액정표시장치 및 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치는 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극; 화소전극들과 상기 공통전극들의 전위차에 의해 구동되는 액정분자를 이용하여 화상을 표시하는 m×n(m 및 n은 양의 정수) 매트릭스의 액정셀들; 데이터 전압이 공급되는 상기 m 개의 데이터라인; 스캔펄스가 공급되는 상기 n 개의 게이트라인; 상기 액정셀의 화소전극과 상기 게이트라인 사이에 형성되어 상기 액정셀들의 전압을 유지시키는 m×n 개의 스토리지 커패시터; 상기 데이터전압의 극성을 n/k(k는 상기 공통전극의 분할 수, 2≤k≤n) 라인 단위로 반전시켜 상기 데이터라인들에 공급하는 데이터 구동부; 및 상기 공통전압의 전위를 상기 n/k 개의 공통전극 단위로 변화시키고, 상기 n/k 개의 공통전극 각각에서 변화된 공통전압 전위는 한 프레임 동안 유지되게 하는 공통전압 제어부를 구비하고, 상기 스캔펄스의 진폭(VGH-VGL)은 │{(Vd-High) + (Gate-On)} - {(Vd-Low) - (Gate-Off)}│(여기서, VGH는 게이트하이전압, VGL은 게이트로우전압, Vd-High는 고전위 데이터전압, Gate-On은 게이트온전압, Vd-Low는 저전위 데이터전압, Gate-Off는 게이트오프전압이다)으로 설정된다.

상기 n 번째 라인의 액정셀에 접속된 상기 스토리지 커패시터는 상기 n 번째 라인의 화소전극과 상기 n-1 번째 라인의 게이트라인 사이에 형성된다.

상기 화소전극과 상기 공통전극은 동일 기판 상에 형성된다.

상기 화소전극과 상기 공통전극은 액정층을 사이에 두고 서로 대향하는 다른 기판들 상에 각각 형성된다.

상기 공통전압 제어부는, 상기 데이터전압의 극성이 정극성이면 제1 전위의 공통전압이 상기 공통전극에 공급되게 하고, 상기 데이터전압의 극성이 부극성이면 상기 제1 전위보다 높은 제2 전위의 공통전압이 상기 공통전극에 공급되게 한다.

본 발명의 실시예에 따라 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극, 화소전극들과 상기 공통전극들의 전위차에 의해 구동되는 액정분자를 이용하여 화상을 표시하는 m×n(m 및 n은 양의 정수) 매트릭스의 액정셀들, 데이터 전압이 공급되는 상기 m 개의 데이터라인, 스캔펄스가 공급되는 상기 n 개의 게이트라인을 가지는 액정표시장치의 구동방법은, 상기 데이터전압의 극성을 n/k(k는 상기 공통전극의 분할 수) 라인 단위로 반전시켜 상기 데이터라인들에 공급하는 단계; 상기 공통전압의 전위를 상기 n/k 개의 공통전극 단위로 변화시키는 단계; 및 상기 액정셀의 화소전극과 상기 게이트라인 사이에 형성된 m×n 개의 스토리지 커패시터를 이용하여 상기 액정셀들의 전압을 유지시키는 단계를 포함하고, 상기 n/k 개의 공통전극 각각에서 변화된 공통전압 전위는 한 프레임 동안 유지되고, 상기 스캔펄스의 진폭(VGH-VGL)은 │{(Vd-High) + (Gate-On)} - {(Vd-Low) - (Gate-Off)}│(여기서, VGH는 게이트하이전압, VGL은 게이트로우전압, Vd-High는 고전위 데이터전압, Gate-On은 게이트온전압, Vd-Low는 저전위 데이터전압, Gate-Off는 게이트오프전압이다)으로 설정된다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 10c를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블럭도이다.

도 5를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라 인들(GL1 내지 GLn ; n은 양의 정수)과 다수의 데이터라인들(DL1 내지 DLm ; m은 양의 정수)이 서로 교차하고, 그 교차로 정의되는 화소영역들에 형성된 액정셀들 및 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 각각의 액정셀들을 구동하는 박막트랜지스터들을 포함하는 액정표시패널(140)과, 데이터라인들(DL1 내지 DLm)에 비디오신호를 공급하는 데이터 구동회로(120)와, 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 타이밍 컨트롤러(110)와, 액정표시패널(140)의 2 이상으로 분할된 공통전극 라인에 고전위/저전위 공통전압(+Vcom, -Vcom)이 교번적으로 공급되도록 제어하는 공통전압 제어부(150)를 구비한다.

액정표시패널(140)은 상부기판과 하부기판이 합착된 구조로 형성된다. 액정표시패널(140)의 하부기판에는 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)이 서로 교차하도록 형성된다. 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막트랜지스터들은 각각 게이트라인들(GL1 내지 GLn)로부터의 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm)로부터의 데이터전압을 액정셀의 화소전극에 공급한다. 액정셀은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량이 조절되게 된다. 공통전극은 공통전압이 독립적으로 인가되도록 2 이상으로 분할되며, 액정셀에 전계를 인가하는 방식에 따라 상부기판 또는 하부기판에 형성된다. 액정셀의 화소전 극과 전단 게이트라인 사이에는 액정셀의 충전 전압을 유지시키기 위한 스토리지 커패시터가 형성된다. 이 공통전극 및 스토리지 커패시터에 대해서는 도 6a 내지 도 7b를 참조하여 상세히 설명하기로 한다. 액정표시패널(140)의 상부기판에는 색상을 구현하기 위한 컬러필터, 인접한 화소들간의 광간섭을 줄이기 위한 블랙매트릭스 등이 형성된다. 또한, 상부기판 및 하부기판에는 서로 광축이 직교하는 편광판이 각각 부착되고, 기판들의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(110)는 도시하지 않은 시스템 인터페이스회로로부터 디지털 비디오 데이터(RGB), 수직/수평 동기신호(Hsync, Vsync) 및 클럭신호(CLK) 등을 공급받아 데이터 구동회로(120)를 제어하기 위한 데이터 제어신호(DDC) 및 게이트 구동회로(130)를 제어하기 위한 게이트 제어신호(GDC)를 발생함과 아울러 디지털 비디오 데이터(RGB)를 클럭신호(CLK)에 맞춰 재정렬하여 데이터 구동회로(120)에 공급한다. 여기서, 데이터 제어신호(DDC)는 소스스타트펄스(SSP), 소스쉬프트클럭(SSC), 소스출력신호(SOE), 극성제어신호(POL) 등을 포함하며, 게이트 제어신호(GDC)는 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력신호(GOE) 등을 포함한다.

데이터 구동회로(120)는 타이밍 콘트롤러(110)로부터 공급되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압, 즉 데이터전압으로 변환하여 데이터전압의 극성을 n/k(k는 상기 공통전극의 분할 수, 2≤k≤n) 수평라인 단위로 반전시켜 데이터라인들(DL1 내지 DLm)에 공급한다. 이러한 데이터 구동회로(120)는 클럭신 호(CLK)를 샘플링하기 위한 쉬프트레지스터, 디지털 비디오 데이터(RGB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터(RGB)를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등을 포함한다.

게이트 구동회로(130)는 데이터전압이 공급될 액정표시패널(140)의 수평라인을 선택하는 스캔펄스를 게이트라인들(GL1 내지 GLn)에 순차적으로 공급한다. 이러한 게이트 구동회로(130)는 타이밍 콘트롤러(110)로부터의 게이트스타트펄스(GSP)를 순차적으로 쉬프트시켜 쉬프트출력신호를 발생하는 쉬프트 레지스터와, 쉬프트 레지스터로부터의 쉬프트출력신호를 박막트랜지스터 구동에 적합한 전압레벨의 스캔펄스로 변환하여 게이트라인들(GL1 내지 GLn)에 공급하는 레벨쉬프터들과, 레벨쉬프터들과 게이트라인들(GL1 내지 GLn) 사이에 배치되어 스캔펄스를 안정화시키는 출력버퍼등을 구비한다.

공통전압 제어부(150)는 액정표시패널(140)의 2 이상으로 분할된 공통전극 라인에 고전위/저전위 공통전압(+Vcom, -Vcom)이 교번적으로 공급되도록 제어한다. 즉, 공통전압 제어부(150)는 정극성 데이터전압이 공급되는 수평라인의 화소전극들에 대향되는 공통전극에는 저전위 공통전압(-Vcom)이 공급되도록 제어하고, 부극성 데이터전압이 공급되는 수평라인의 화소전극들에 대향되는 공통전극에는 고전위 공 통전압(+Vcom)이 공급되도록 제어한다.

도 6a는 본 발명의 실시예에 따른 수직 전계형 액정표시장치에서의 하부 기판의 일부에 대한 등가회로도이고, 도 6b는 본 발명의 실시예에 따른 수직 전계형 액정표시장치에서의 상부 기판에 다수로 분할된 공통전극라인을 나타내는 도면이다. 수직 전계형 액정표시장치에서는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동한다.

도 6a에 도시된 바와 같이, 본 발명의 실시예에 따른 수직 전계형 액정표시장치에서의 하부 기판에는 게이트라인(GL1,GL2)과 데이터라인(DL)이 교차되고 그 게이트라인(GL1,GL2)과 데이터라인(DL)의 교차부에 액정셀(Clc1,Clc2)을 구동하기 위한 박막트랜지스터(TFT)가 형성된다. 박막트랜지스터(TFT)는 게이트라인(GL1,GL2)을 통해 공급되는 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급되는 데이터전압을 액정셀(Clc1,Clc2)의 화소전극(Ep1,Ep2)에 공급한다. 이를 위하여 박막트랜지스터(TFT)의 게이트전극(G)은 게이트라인(GL1,GL2)에 접속되고, 소스전극(S)은 데이터라인(DL)에 접속되며, 드레인전극(D)은 액정셀(Clc1,Clc2)의 화소전극(Ep1,Ep2)에 접속된다. 제1 액정셀(Clc1)은 제1 화소전극(Ep1)에 공급되는 데이터전압과 제1 공통전극(Ec1)에 공급되는 제1 공통전압(Vcom1)의 전위차로 충전된다. 제1 공통전극(Ec1)은 도 6b에 도시된 바와 같이, 상부 기판에 다수로 분할된 공통전극라인들(VcomL1 내지 VcomLn) 중 제1 공통전극라인(VcomL1)에 접속되며, 이 제1 공통전극라인(VcomL1)을 통해 독립적으로 제1 공통전압(Vcom1)을 공급받는다. 그리고, 제2 액정셀(Clc2)은 제2 화소전극(Ep2)에 공급되는 데이터전압과 제2 공통전극(Ec2)에 공급되는 제2 공통전압(Vcom2)의 전위차로 충전된다. 제2 공통전극(Ec2)은 도 6b에 도시된 바와 같이, 상부 기판에 다수로 분할된 공통전극라인들(VcomL1 내지 VcomLn) 중 제2 공통전극라인(VcomL2)에 접속되며, 이 제2 공통전극라인(VcomL2)을 통해 독립적으로 제2 공통전압(Vcom2)을 공급받는다. 여기서, 제1 화소전극(Ep1)에 공급되는 데이터전압과 제2 화소전극(Ep2)에 공급되는 데이터전압은 공통전압을 기준으로 극성이 서로 반전되게 공급된다. 이 데이터전압의 극성 반전에 맞추어 공급되는 공통전압의 전위도 분할된 공통전극라인 단위로 반전되게 된다. 예를 들어, 제1 화소전극(Ep1)에 공급되는 데이터전압이 정극성이고 제2 화소전극(Ep2)에 공급되는 데이터전압이 부극성인 경우, 제1 공통전압(Vcom1)은 고전위로, 제2 공통전압(Vcom2)는 저전위로 공급되게 된다. 이를 통해 라인 인버젼이 구현된다.

한편, 상부 기판의 공통전극라인들은 n 개로 분할되는 대신 k(2≤k≤n)개로 분할될 수도 있다. 이 경우, 데이터전압의 극성은 n/k 수평라인 단위로 반전되며, 공통전압의 전위가 분할된 공통전극라인 단위로 반전되므로 n/k 라인 인버젼이 구현된다. 이하에서는 상부 기판의 공통전극라인들이 n 개로 분할된 경우를 가정하여 설명하기로 한다.

제1 스토리지 커패시터(Cst1)는 도 6a에 도시된 바와 같이, 제1 액정셀(Clc1)의 화소전극(Ep1)과 더미 게이트라인(미도시) 사이에 형성되며, 제2 스토리지 커패시터(Cst2)는 제2 액정셀(Clc2)의 화소전극(Ep2)과 제1 게이트라인(GL1) 사이에 형성된다. 제1 및 제2 스토리지 커패시터(Cst1, Cst2)는 각각 제1 및 제2 액정셀(Clc1, Clc2)의 충전 전압을 한 프레임 동안 유지시키는 역할을 한다. 이와 같이, 본 발명에서는 스토리지 커패시터를 형성하기 위해 별도의 스토리지 라인을 구비하는 종래와는 달리, 전단 게이트라인을 이용함으로써 개구율을 대폭적으로 향상시킬 수 있다.

도 7a는 본 발명의 실시예에 따른 수평 전계형 액정표시장치에서의 하부 기판의 일부에 대한 등가회로도이고, 도 7b는 본 발명의 실시예에 따른 수평 전계형 액정표시장치에서의 하부 기판에 다수로 분할된 공통전극라인을 나타내는 도면이다. 수평 전계형 액정표시장치에서는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; IPS) 모드의 액정을 구동한다.

도 7a에 도시된 바와 같이, 본 발명의 실시예에 따른 수평 전계형 액정표시장치에서의 하부 기판에는 게이트라인(GL1,GL2)과 데이터라인(DL)이 교차되고 그 게이트라인(GL1,GL2)과 데이터라인(DL)의 교차부에 액정셀(Clc1,Clc2)을 구동하기 위한 박막트랜지스터(TFT)가 형성된다. 박막트랜지스터(TFT)는 게이트라인(GL1,GL2)을 통해 공급되는 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급되는 데이터전압을 액정셀(Clc1,Clc2)의 화소전극(Ep1,Ep2)에 공급한다. 이를 위하여 박막트랜지스터(TFT)의 게이트전극(G)은 게이트라인(GL1,GL2)에 접속되고, 소스전극(S)은 데이터라인(DL)에 접속되며, 드레인전극(D)은 액정셀(Clc1,Clc2)의 화소전극(Ep1,Ep2)에 접속된다. 제1 액정셀(Clc1)은 제1 화소전극(Ep1)에 공급되는 데 이터전압과 제1 공통전극(Ec1)에 공급되는 제1 공통전압(Vcom1)의 전위차로 충전된다. 제1 공통전극(Ec1)은 도 7b에 도시된 바와 같이, 하부 기판에 다수로 분할된 공통전극라인들(VcomL1 내지 VcomLn) 중 제1 공통전극라인(VcomL1)에 접속되며, 이 제1 공통전극라인(VcomL1)을 통해 독립적으로 제1 공통전압(Vcom1)을 공급받는다. 그리고, 제2 액정셀(Clc2)은 제2 화소전극(Ep2)에 공급되는 데이터전압과 제2 공통전극(Ec2)에 공급되는 제2 공통전압(Vcom2)의 전위차로 충전된다. 제2 공통전극(Ec2)은 도 7b에 도시된 바와 같이, 하부 기판에 다수로 분할된 공통전극라인들(VcomL1 내지 VcomLn) 중 제2 공통전극라인(VcomL2)에 접속되며, 이 제2 공통전극라인(VcomL2)을 통해 독립적으로 제2 공통전압(Vcom2)을 공급받는다. 여기서, 제1 화소전극(Ep1)에 공급되는 데이터전압과 제2 화소전극(Ep2)에 공급되는 데이터전압은 공통전압을 기준으로 극성이 서로 반전되게 공급된다. 이 데이터전압의 극성 반전에 맞추어 공급되는 공통전압의 전위도 분할된 공통전극라인 단위로 반전되게 된다. 예를 들어, 제1 화소전극(Ep1)에 공급되는 데이터전압이 정극성이고 제2 화소전극(Ep2)에 공급되는 데이터전압이 부극성인 경우, 제1 공통전압(Vcom1)은 고전위로, 제2 공통전압(Vcom2)는 저전위로 공급되게 된다. 이를 통해 라인 인버젼이 구현된다.

한편, 하부 기판의 공통전극라인들은 n 개로 분할되는 대신 k(2≤k≤n)개로 분할될 수도 있다. 이 경우, 데이터전압의 극성은 n/k 수평라인 단위로 반전되며, 공통전압의 전위가 분할된 공통전극라인 단위로 반전되므로 n/k 라인 인버젼이 구현된다. 이하에서는 하부 기판의 공통전극라인들이 n 개로 분할된 경우를 가정하 여 설명하기로 한다.

제1 스토리지 커패시터(Cst1)는 도 7a에 도시된 바와 같이, 제1 액정셀(Clc1)의 화소전극(Ep1)과 더미 게이트라인(미도시) 사이에 형성되며, 제2 스토리지 커패시터(Cst2)는 제2 액정셀(Clc2)의 화소전극(Ep2)과 제1 게이트라인(GL1) 사이에 형성된다. 제1 및 제2 스토리지 커패시터(Cst1, Cst2)는 각각 제1 및 제2 액정셀(Clc1, Clc2)의 충전 전압을 한 프레임 동안 유지시키는 역할을 한다. 이와 같이, 본 발명에서는 스토리지 커패시터를 형성하기 위해 별도의 스토리지 라인을 구비하는 종래와는 달리, 전단 게이트라인을 이용함으로써 개구율을 대폭적으로 향상시킬 수 있다.

도 8은 도 6b 및 도 7b에 도시된 n 개로 분할된 공통전압라인들로 공급되는 공통전압들의 파형도이다.

도 8을 참조하면, 도 6b 및 도 7b의 제1 공통전압라인(VcomL1)으로 공급되는 제1 공통전압(Vcom1)의 전위는 블랭크 구간 동안 하이(High)논리 상태로 유지되며, 제1 게이트라인으로 제1 스캔펄스(SP1)가 공급되는 타이밍과 동기되어 로우(Low)논리 상태로 반전된다. 이 제1 공통전압(Vcom1)의 전위는 로우논리 상태로 한 프레임(Frame) 동안 유지된 후, 다음 프레임의 제1 스캔펄스(SP1)가 공급되는 타이밍에 동기되어 하이논리 상태로 반전된다. 제1 공통전압(Vcom1)이 로우논리 상태로 유지되는 첫번째 수평기간(1H) 동안 첫번째 수평라인의 화소전극들에는 제1 공통전압(Vcom1)보다 전위가 높은 정극성 데이터전압이 공급된다.

도 6b 및 도 7b의 제2 공통전압라인(VcomL2)으로 공급되는 제2 공통전 압(Vcom2)의 전위는 블랭크 구간 동안 로우논리 상태로 유지되며, 제2 게이트라인으로 제2 스캔펄스(SP2)가 공급되는 타이밍과 동기되어 하이논리 상태로 반전된다. 이 제2 공통전압(Vcom2)의 전위는 하이논리 상태로 한 프레임(Frame) 동안 유지된 후, 다음 프레임의 제2 스캔펄스(SP2)가 공급되는 타이밍에 동기되어 로우논리 상태로 반전된다. 제2 공통전압(Vcom2)이 하이논리 상태로 유지되는 두번째 수평기간(2H) 동안 두번째 수평라인의 화소전극들에는 제2 공통전압(Vcom2)보다 전위가 낮은 부극성 데이터전압이 공급된다.

도 6b 및 도 7b의 제3 공통전압라인(VcomL3)으로 공급되는 제3 공통전압(Vcom3)의 전위는 블랭크 구간 동안 하이논리 상태로 유지되며, 제3 게이트라인으로 제3 스캔펄스(SP3)가 공급되는 타이밍과 동기되어 로우논리 상태로 반전된다. 이 제3 공통전압(Vcom3)의 전위는 로우논리 상태로 한 프레임(Frame) 동안 유지된 후, 다음 프레임의 제3 스캔펄스(SP3)가 공급되는 타이밍에 동기되어 하이논리 상태로 반전된다. 제3 공통전압(Vcom3)이 로우논리 상태로 유지되는 세번째 수평기간(3H) 동안 세번째 수평라인의 화소전극들에는 제3 공통전압(Vcom3)보다 전위가 높은 정극성 데이터전압이 공급된다.

상술한 설명은 아래의 표 1을 참조하면 쉽게 알 수 있다.

블랭크 구간		1st 스캔 구간		2nd 스캔 구간		3rd 스캔 구간
Vcom1	High	Vcom1	Low	Vcom1	Low	Vcom1	Low
Vcom2	Low	Vcom2	Low	Vcom2	High	Vcom2	High
Vcom3	High	Vcom3	High	Vcom3	High	Vcom3	Low
Vcom4	Low	Vcom4	Low	Vcom4	Low	Vcom4	Low
···	···	···	···	···	···	···	···
Vcomn	Low	Vcomn	Low	Vcomn	Low	Vcomn	Low

이와 같이, n 개로 분할된 공통전압라인들로 공급되는 공통전압들의 전위는 분할된 공통전압라인 별로 독립적으로 반전됨과 아울러 각각 프레임 별로 반전된다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 공통전극을 수평라인 별로 독립적으로 스캐닝할 수 있게 됨으로써 화소전극의 전위를 변동시키지 않고서도 라인 인버젼 할 수 있다. 이에 대해서는 도 9 내지 도 10c를 참조하여 상세하게 설명한다.

도 9는 도 6a 내지 도 7b의 액정표시패널에 공급되는 구동전압들의 파형도이다. 도 9에서 'SP1, SP2'는 각각 제1 및 제2 게이트라인(GL1, GL2)에 공급되는 스캔펄스, 'Vcom1'은 제1 공통전극(Ec1)에 공급되는 제1 공통전압, 'Vcom2'는 제2 공통전극(Ec2)에 공급되는 제2 공통전압, 'Vd'는 데이터라인(DL)에 공급되는 데이터전압, 'VEp1'은 제1 화소전극(Ep1)의 전위, 'VEp2'는 제2 화소전극(Ep2)의 전위를 나타낸다.

도 9에 도시된 바와 같이, 제1 및 제2 스캔펄스(SP1,SP2)는 박막트랜지스터(TFT)를 턴-온(Turn-on)시키기 위한 전압으로 설정되는 게이트하이전압(VGH)과 박막트랜지스터(TFT)를 턴-오프(Turn-off)시키기 위한 전압으로 설정되는 게이트로우전압(VGL) 사이에서 스윙된다. 제1 공통전압(Vcom1)의 전위는 도 8에서 설명한 바와 같이 블랭크 구간 동안 하이논리 상태로 유지되며, 제1 게이트라인(GL1)으로 제1 스캔펄스(SP1)가 공급되는 타이밍과 동기되어 로우논리 상태로 반전되어 한 프레임 동안 유지된다. 제1 공통전압(Vcom1)이 로우논리 상태로 유지되는 첫번째 수평기간(1H) 동안 첫번째 수평라인에 배치된 제1 화소전극(Ep1)에는 제1 공통전압(Vcom1)보다 전위가 높은 정극성 데이터전압(+Vd)이 공급된다. 제1 화소전극(Ep1)에 충전된 데이터전압(+Vd)은 비 스캔 구간(두번째 수평기간(2H) ~ n번째 수평기간(nH)) 동안에도 이대로 유지된다. 왜냐하면, 제1 공통전압(Vcom1)이 비 스캔 구간 동안에도 변동없이 로우논리 상태로 유지되기 때문이다. 또한, 제2 공통전압(Vcom2)의 전위는 도 8에서 설명한 바와 같이 블랭크 구간 동안 로우논리 상태로 유지되며, 제2 게이트라인(GL2)으로 제2 스캔펄스(SP2)가 공급되는 타이밍과 동기되어 하이논리 상태로 반전되어 한 프레임 동안 유지된다. 제2 공통전압(Vcom2)이 하이논리 상태로 유지되는 두번째 수평기간(2H) 동안 두번째 수평라인에 배치된 제2 화소전극(Ep2)에는 제2 공통전압(Vcom2)보다 전위가 낮은 부극성 데이터전압(-Vd)이 공급된다. 제2 화소전극(Ep2)에 충전된 데이터전압(-Vd)은 비 스캔 구간(세번째 수평기간(3H) ~ n번째 수평기간(nH)) 동안에도 이대로 유지된다. 왜냐하면, 제2 공통전압(Vcom2)이 비 스캔 구간 동안에도 변동없이 하이논리 상태로 유지되기 때문이다.

예를 들어, 도 9에서 액정셀(Clc1,Clc2)들을 3 V로 충전하기 위해 한 프레임 동안 제1 공통전압(Vcom1)을 0 V로, 제2 공통전압(Vcom2)을 5 V로 인가하고, 데이터전압(Vd)을 1 수평기간을 주기로 3 V, 2 V로 교번적으로 인가하는 경우, 제1 화소전극의 전위(VEp1)는 한 프레임 동안 3 V로 유지되고, 제2 화소전극의 전위(VEp2)는 한 프레임 동안 2 V로 유지된다. 이를 통해 본 발명은 화소전극의 전위를 변동시키지 않고서도 라인 인버젼 할 수 있음을 알 수 있다.

도 10a 내지 도 10c는 비 스캔 구간 동안의 화소전극(Ep)의 전위(VEp) 유지를 통해 스캔펄스의 진폭이 감소하는 것을 설명하기 위한 도면이다.

도 10a 내지 도 10c를 참조하면, 제1 화소전극의 전위(VEp1)는 제1 스캔펄스(SP1)의 공급되는 시점에 동기되어 한 프레임 동안 로우논리 상태로 유지되는 제1 공통전압(Vcom1)에 의해 비 스캔 구간에서도 변동 없이 초기값(A)으로 유지된다. 초기값(A)은 제1 공통전압(Vcom1)보다 높은 전위를 띤다. 제2 화소전극의 전위(VEp2)는 제2 스캔펄스(SP2)의 공급되는 시점에 동기되어 한 프레임 동안 하이논리 상태로 유지되는 제2 공통전압(Vcom2)에 의해 비 스캔 구간에서도 변동 없이 초기값(B)으로 유지된다. 초기값(B)은 제2 공통전압(Vcom2)보다 낮은 전위를 띤다. 제3 화소전극의 전위(VEp3)는 제3 스캔펄스(SP3)의 공급되는 시점에 동기되어 한 프레임 동안 로우논리 상태로 유지되는 제3 공통전압(Vcom3)에 의해 비 스캔 구간에서도 변동 없이 초기값(C)으로 유지된다. 초기값(C)은 제3 공통전압(Vcom3)보다 높은 전위를 띤다.

따라서, 스캔펄스의 진폭(VGH-VGL)은 │(Vd-High + Gate-On) - (Vd-Low - Gate-Off)│이 된다. 여기서, VGH는 게이트하이전압, VGL은 게이트로우전압, Vd-High는 고전위 데이터전압, Gate-On은 게이트온전압, Vd-Low는 저전위 데이터전압, Gate-Off는 게이트오프전압이다. 이는 종래 라인 인버젼 구동에 비해 Vcom의 진폭만큼 스캔펄스의 진폭이 감소되었음을 의미한다. 예를 들어, -4 V 와 9 V 사이에서 스윙되는 스캔펄스의 경우에는 대략 (3.5 V + α), -3 V 와 6 V 사이에서 스윙되는 스캔펄스의 경우에는 (2.5 V + α) 만큼 스캔펄스의 진폭이 감소될 수 있다. 이러한 스캔펄스의 진폭감소에 의해 피드 쓰로우 전압(ΔVp)이 감소됨으로써, 잔상 및 플리커가 크게 억제되어 화질이 개선된다.

상술한 바와 같이 본 발명에 따른 액정표시장치와 그 구동방법은 종래 라인 인버젼 구동을 위해 유효표시 영역내의 별도의 스토리지 라인을 이용하여 스토리지 커패시터를 형성하던 것과는 달리, n 번째 라인의 화소전극과 n-1 번째 라인의 게이트라인 사이에 스토리지 커패시터를 형성함으로써 상기 스토리지 라인의 제거를 가능하게 하여 개구율 증가 면에서 큰 효과가 있다.

나아가, 본 발명에 따른 액정표시장치와 그 구동방법은 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극을 구비하여 공통전압의 전위를 분할된 공통전극 단위로 변화시킴으로써 스캔펄스의 진폭을 줄여 피드 쓰로우 전압(ΔVp)이 감소되게 함으로써, 잔상 및 플리커를 크게 줄여 표시품질을 대폭적으로 향상시키는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

1. 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극;

   화소전극들과 상기 공통전극들의 전위차에 의해 구동되는 액정분자를 이용하여 화상을 표시하는 m×n(m 및 n은 양의 정수) 매트릭스의 액정셀들;

   데이터 전압이 공급되는 m개의 데이터라인;

   스캔펄스가 공급되는 n개의 게이트라인;

   상기 액정셀의 화소전극과 상기 게이트라인들 중 이전 게이트 라인 사이에 형성되어 상기 액정셀들의 전압을 각각 유지시키는 m×n개의 스토리지 커패시터;

   상기 데이터전압의 극성을 n/k(k는 상기 공통전극의 분할 수, 2≤k≤n) 라인 단위로 반전시켜 상기 데이터라인들에 공급하는 데이터 구동부; 및

   상기 공통전압의 전위를 상기 n/k 개의 공통전극 단위로 변화시키고, 상기 n/k 개의 공통전극 각각에서 변화된 공통전압 전위는 한 프레임 동안 유지되게 하는 공통전압 제어부를 구비하고;

   상기 스캔펄스의 진폭(VGH-VGL)은 │{(Vd-High) + (Gate-On)} - {(Vd-Low) - (Gate-Off)}│(여기서, VGH는 게이트하이전압, VGL은 게이트로우전압, Vd-High는 고전위 데이터전압, Gate-On은 게이트온전압, Vd-Low는 저전위 데이터전압, Gate-Off는 게이트오프전압이다)으로 설정된 것을 특징으로 하는 액정표시장치.
2. 삭제
3. 제 1 항에 있어서,

   상기 화소전극과 상기 공통전극은 동일 기판 상에 형성되거나, 액정층을 사이에 두고 서로 대향하는 기판에 각각 형성되는 것을 특징으로 하는 액정표시장치.
4. 삭제
5. 제 1 항에 있어서,

   상기 공통전압 제어부는,

   상기 데이터전압의 극성이 정극성이면 제1 전위의 공통전압이 상기 공통전극에 공급되게 하고, 상기 데이터전압의 극성이 부극성이면 상기 제1 전위보다 높은 제2 전위의 공통전압이 상기 공통전극에 공급되게 하는 것을 특징으로 하는 액정표시장치.
6. 공통전압이 독립적으로 인가되는 2 이상으로 분할된 다수의 공통전극, 화소전극들과 상기 공통전극들의 전위차에 의해 구동되는 액정분자를 이용하여 화상을 표시하는 m×n(m 및 n은 양의 정수) 매트릭스의 액정셀들, 데이터 전압이 공급되는 상기 m 개의 데이터라인, 스캔펄스가 공급되는 상기 n 개의 게이트라인을 가지는 액정표시장치의 구동방법에 있어서,

   상기 데이터전압의 극성을 n/k(k는 상기 공통전극의 분할 수) 라인 단위로 반전시켜 상기 데이터라인들에 공급하는 단계;

   상기 공통전압의 전위를 상기 n/k 개의 공통전극 단위로 변화시키는 단계; 및

   상기 액정셀의 화소전극과 상기 게이트라인들 중 이전 게이트 라인 사이에 형성된 m×n 개의 스토리지 커패시터를 이용하여 상기 액정셀들의 전압을 유지시키는 단계를 포함하고,

   상기 n/k 개의 공통전극 각각에서 변화된 공통전압 전위는 한 프레임 동안 유지되고,

   상기 스캔펄스의 진폭(VGH-VGL)은 │{(Vd-High) + (Gate-On)} - {(Vd-Low) - (Gate-Off)}│(여기서, VGH는 게이트하이전압, VGL은 게이트로우전압, Vd-High는 고전위 데이터전압, Gate-On은 게이트온전압, Vd-Low는 저전위 데이터전압, Gate-Off는 게이트오프전압이다)으로 설정된 것을 특징으로 하는 액정표시장치의 구동방법.
7. 삭제
8. 삭제
9. 삭제
10. 제 6 항에 있어서,

    상기 공통전압의 전위를 변화시키는 단계에서,

    상기 데이터전압의 극성이 정극성이면 제1 전위의 공통전압이 상기 공통전극에 공급되게 하고, 상기 데이터전압의 극성이 부극성이면 상기 제1 전위보다 높은 제2 전위의 공통전압이 상기 공통전극에 공급되게 하는 것을 특징으로 하는 액정표시장치의 구동방법.

Images