JP2000323641A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JP2000323641A
JP2000323641A JP12663699A JP12663699A JP2000323641A JP 2000323641 A JP2000323641 A JP 2000323641A JP 12663699 A JP12663699 A JP 12663699A JP 12663699 A JP12663699 A JP 12663699A JP 2000323641 A JP2000323641 A JP 2000323641A
Authority
JP
Japan
Prior art keywords
frame
lead
lead portion
inner lead
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12663699A
Other languages
English (en)
Inventor
Atsuya Kawagishi
敦也 川岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP12663699A priority Critical patent/JP2000323641A/ja
Publication of JP2000323641A publication Critical patent/JP2000323641A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体素子が高集積化し、多ピンとなった場
合、インナーリード部の幅の形成には限界があり、また
インナーリード部の数が多くなるため、製造上の課題が
多かった。 【解決手段】 リードフレームは、少なくとも第1のイ
ンナーリード部13上に第2のインナーリード部17が
積層接着されたインナーリード部を有し、半導体素子を
支持、搭載するダイパッド部11と、第1のインナーリ
ード部13、第2のインナーリード部17とそれぞれ接
続し、外部端子を構成する屈曲部を有して互いに重なり
合わない第1のアウターリード部14と第2のアウター
リード部18とを有し、インナーリード部が2段構成で
接続パッドを有した多ピンのリードフレームを既存の設
備、リードフレームを用いて実現できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、無理な狭ピッチの
リードを用いずに、多ピン化に対応できるリードフレー
ムおよびその製造方法に関するものであり、特に既存品
種のリードフレームを用い、ワイヤボンドに好適な積層
型のリードフレームおよびその製造方法に関するもので
ある。
【0002】
【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
【0003】以下、従来の樹脂封止型半導体装置に使用
するリードフレームについて説明する。
【0004】図14は、従来のリードフレームの構成を
示す平面図である。図14に示すように、従来のリード
フレームは、フレーム枠1と、そのフレーム枠1内に、
半導体素子が載置される矩形状のダイパッド部2と、ダ
イパッド部2を支持する吊りリード部3と、半導体素子
を載置した場合、その載置した半導体素子と金属細線等
の接続手段により電気的接続するビーム状のインナーリ
ード部4と、そのインナーリード部4と連続して設けら
れ、外部端子との接続のためのアウターリード部5と、
アウターリード部5どうしを連結固定し、樹脂封止の際
の樹脂止めとなるタイバー部6とより構成されていた。
【0005】なお、リードフレームは、図14に示した
構成よりなるパターンが1つではなく、複数個、左右、
上下に連続して配列されたものである。
【0006】次に従来の樹脂封止型半導体装置について
説明する。図15は、図14に示したリードフレームを
用いた樹脂封止型半導体装置を示す断面図である。
【0007】図15に示すように、リードフレームのダ
イパッド部2上に半導体素子7が搭載され、その半導体
素子7とインナーリード部4とが金属細線8により電気
的に接続されている。そしてダイパッド部2上の半導体
素子7、インナーリード部4の外囲は封止樹脂9により
封止されている。封止樹脂9の側面からはアウターリー
ド部5が突出して設けられ、先端部はベンディングされ
ている。
【0008】従来の樹脂封止型半導体装置の製造方法
は、図16に示すように、リードフレームのダイパッド
部2上に半導体素子7を接着剤により接合した後(ダイ
ボンド工程)、半導体素子7とインナーリード部4の先
端部とを金属細線8により接続する(ワイヤーボンド工
程)。その後、半導体素子7の外囲を封止するが、封止
領域はリードフレームのタイバー部6で包囲された領域
内を封止樹脂9により封止し、アウターリード部5を外
部に突出させて封止する(樹脂封止工程)。そしてタイ
バー部6で封止樹脂9の境界部をカッティングし、各ア
ウターリード部5を分離し、フレーム枠1を除去すると
ともに、アウターリード部5の先端部をベンディングす
ることにより(タイバーカット・ベンド工程)、図15
に示した構造の樹脂封止型半導体装置を製造することが
できる。ここで図16において、破線で示した領域が封
止樹脂9で封止する領域である。
【0009】
【発明が解決しようとする課題】しかしながら従来のリ
ードフレームでは、半導体素子が高集積化し、多ピンと
なった場合、インナーリード部の幅の形成には限界があ
り、多ピンに対応しようとする場合は、インナーリード
部の数が多くなるため、リードフレーム自体が大きくな
り、結果として樹脂封止型半導体装置も大きくなり、要
望される小型、薄型の樹脂封止型半導体装置は実現でき
ないという課題があった。また、半導体素子の多ピン対
応としてリードフレームのサイズを変更せず、インナー
リード部を増加させる場合は、1本当たりのインナーリ
ード部の幅を細くしなければならず、リードフレーム形
成のエッチング等の加工で課題が多くなってしまう。
【0010】また最近は面実装タイプの半導体装置とし
て、底面に外部電極を設けたキャリア(配線基板)上に
半導体素子を搭載し、電気的接続を行った後、そのキャ
リアの上面を樹脂封止した半導体装置であるボール・グ
リッド・アレイ(BGA)タイプやランド・グリッド・
アレイ(LGA)タイプの半導体装置がある。このタイ
プの半導体装置はその底面側でマザー基板と実装する半
導体装置であり、今後、このような面実装タイプの半導
体装置が主流になりつつある。したがって、このような
動向に対応するには、従来のリードフレーム、そのリー
ドフレームを用いた樹脂封止型半導体装置では、対応で
きないという大きな課題が顕在化してきている。また、
BGAタイプ,LGAタイプの半導体装置は、配線基板
を用いているため、コスト的に高価となるという課題が
ある。
【0011】さらに近年では特開平02−209760
号公報に示されるようなインナーリード部を積層して多
重構成とし、アウターリード部を平面的に配列するよう
な発明が公表されているが、特開平02−209760
号公報に示される発明は、インナーリード部、ダムバー
を積層して配置する構成であり、またアウターリード部
は直線状のストレート形状である。そのためアウターリ
ード部のピッチは大きいものであり、結果としてアウタ
ーリード部1本当たりの幅を細くしなければならず、リ
ードフレーム形成のエッチング等の加工で課題は解決さ
れない。また、通常のリードフレームを用いて必要に応
じて多層のインナーリード部を有するリードフレームを
構成する発想はなく、汎用性が低い構成であり、既存の
リードフレーム等の部材、既存設備を利用することはで
きないため、設備投資、新規なリードフレーム設計の必
要性が生じ、コストが高くなってしまうという課題があ
る。
【0012】本発明は前記した従来の課題および今後の
半導体装置の動向に対応できるフレームタイプのパッケ
ージ材を用いた樹脂封止型半導体装置を提供するもので
あり、特にインナーリード部間のピッチを無理に狭ピッ
チとすることなく、多ピン化に対応でき、既存技術を利
用して低コストで実現できるリードフレームを実現する
ことを目的とするものである。
【0013】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明のリードフレームは、金属板よりなる
メインフレーム本体と、前記メインフレーム本体の領域
内の開口領域に配設され、その先端部で半導体素子を搭
載するダイパッド部を支持し、末端部で前記メインフレ
ーム枠に接続した吊りリード部と、前記ダイパッド部に
その先端部が延在して配置された第1のインナーリード
部と、前記第1のインナーリード部と接続し、末端部が
前記メインフレーム枠と接続した第1のアウターリード
部とよりなるメインリードフレームと、前記メインフレ
ーム本体と形状、寸法が一致した金属板よりなり、前記
メインフレーム本体と積層されたサブフレーム本体と、
前記サブフレーム本体の領域内の開口領域に配設され、
前記第1のインナーリード部上に積層配置され、その形
状、幅寸法を一致させ、長さ自体が前記第1のインナー
リード部よりも短い構成の第2のインナーリード部と、
前記第2のインナーリード部と接続し、末端部が前記サ
ブフレーム枠と接続した第2のアウターリード部を有す
るサブリードフレームとよりなるリードフレームであっ
て、前記第1、第2の両インナーリード部の先端部が、
距離的、面積的にワイヤーボンドに支障をきたさない配
置を有しているリードフレームである。
【0014】具体的には、第1のアウターリード部は屈
曲部を有し、第2のアウターリード部は前記第1のアウ
ターリード部と反対方向に引き回す屈曲部を有し、それ
らアウターリード部どうしが重なることなく、平面的に
並列で配置しているリードフレームである。
【0015】また、第1のインナーリード部の先端部と
第2のインナーリード部の先端との間は100[μm]
の距離を有して前記第1のインナーリード部の先端部を
露出させて、前記第1のインナーリード部上に第2のイ
ンナーリード部を積層配置されているリードフレームで
ある。
【0016】本発明のリードフレームの製造方法は、金
属板よりなるメインフレーム本体と、前記メインフレー
ム本体の領域内の開口領域に配設され、ダイパッド部を
支持し、末端部で前記メインフレーム枠に接続した吊り
リード部と、前記ダイパッド部にその先端部が延在して
配置された第1のインナーリード部と、前記インナーリ
ード部と接続し、末端部が前記メインフレーム枠と接続
した第1のアウターリード部とよりなるメインリードフ
レームを用意する工程と、前記メインフレーム本体と形
状、寸法が一致した金属板よりなるサブフレーム本体
と、前記サブフレーム本体の領域内の開口領域に配設さ
れ、前記第1のリードフレームの前記第1のインナーリ
ード部と形状、幅寸法を一致させて配置した第2のイン
ナーリード部と、前記第2のインナーリード部と接続
し、末端部が前記サブフレーム枠と接続した第2のアウ
ターリード部とよりなるサブリードフレームを用意する
工程と、用意した前記メインリードフレームと前記サブ
リードフレームとをそれぞれの第1のインナーリード部
と第2のインナーリード部とを一致させて積層し、少な
くとも第1のインナーリード部と第2のインナーリード
部とを絶縁性接着剤を介して接着して一体化し、金属板
よりなるメインフレーム本体と、前記メインフレーム本
体の領域内の開口領域に配設され、その先端部で半導体
素子を搭載するダイパッド部を支持し、末端部で前記メ
インフレーム枠に接続した吊りリード部と、前記ダイパ
ッド部にその先端部が延在して配置された第1のインナ
ーリード部と、前記第1のインナーリード部と接続し、
末端部が前記メインフレーム枠と接続した第1のアウタ
ーリード部とよりなるメインリードフレームと、前記メ
インフレーム本体と形状、寸法が一致した金属板よりな
り、前記メインフレーム本体と積層されたサブフレーム
本体と、前記サブフレーム本体の領域内の開口領域に配
設され、前記第1のインナーリード部上に積層配置さ
れ、その形状、幅寸法を一致させ、長さ自体が前記第1
のインナーリード部よりも短い構成の第2のインナーリ
ード部と、前記第2のインナーリード部と接続し、末端
部が前記サブフレーム枠と接続した第2のアウターリー
ド部を有し、前記第1、第2の両インナーリード部の先
端部が、距離的、面積的にワイヤーボンドに支障をきた
さない配置を有しているリードフレームを得る工程とよ
りなるリードフレームの製造方法である。
【0017】具体的には、メインリードフレームを用意
する工程は、第1のアウターリード部に屈曲部を有して
いるメインリードフレームを用意し、サブリードフレー
ムを用意する工程は、第2のアウターリード部に前記第
1のアウターリード部と反対方向に引き回す屈曲部を有
しているサブリードフレームを用意し、それらアウター
リード部どうしが重なることなく、平面的に並列で配置
されるリードフレームを得るリードフレームの製造方法
である。
【0018】前記構成の通り、本発明のリードフレーム
は、既存の品種のメインリードフレームに対して、メイ
ンリードフレームの形状、寸法に合致したもう1枚のサ
ブリードフレームを積層して2層のインナーリード部を
構成するリードフレームを構成するため、新規な設備投
資や開発設計投資を必要とせず、既存技術、設備を利用
して低コストで実現できるものである。そしてタイバー
に加えてフレーム枠をも共通とし、互いに重なり合う構
成のインナーリード部と、屈曲部を有して互いに重なり
合わないアウターリード部とを有した2種類のフレーム
体の積層構造により構成された多ピン対応のリードフレ
ームを実現できるものである。
【0019】また第1のインナーリード部の先端部と第
2のインナーリード部の先端との間は100[μm]の
距離を有して、第1のインナーリード部の先端部を露出
させて、前記第1のインナーリード部上に第2のインナ
ーリード部を積層配置されているので、ワイヤーボンド
時のワイヤー接触を防止し、また互いに邪魔にならない
ワイヤーボンドに最好適な配置を有する。
【0020】そのため本発明のリードフレームを用い
て、半導体素子を搭載し、ワイヤーボンド、樹脂封止し
て樹脂封止型半導体装置を構成する際、搭載する半導体
素子の電極パッド数が160以上の多ピンであっても、
ワイヤーボンドするインナーリード部が同一幅でも2段
構成で接続パッドを有するものであり、狭ピッチを避け
て樹脂封止型半導体装置を構成することができる。
【0021】また本発明のリードフレームは、従来のQ
FPタイプの樹脂封止型半導体装置で用いられるリード
フレームと、フレーム枠、タイバー、インナーリード部
の幅寸法、アウターリード部の各構成が共通するもので
ある。そのため、本発明のリードフレームを用いて樹脂
封止型半導体装置を製造する際には、既存の製造設備を
用いることができ、新規な設備導入、設備投資を必要と
せず、低コストで樹脂封止型半導体装置を製造できるも
のである。
【0022】
【発明の実施の形態】以下、本発明のリードフレームお
よびその製造方法の一実施形態について図面を参照しな
がら説明する。
【0023】図1は本実施形態のリードフレームを示す
平面図である。
【0024】図示するように本実施形態のリードフレー
ムは、銅材または、42−アロイ等の通常の汎用品種の
リードフレームに用いられている金属板よりなるフレー
ム本体10と、そのフレーム本体10の領域内の開口領
域に配設され、その先端部で半導体素子を搭載するダイ
パッド部11を支持し、末端部でフレーム枠10に接続
した吊りリード部12と、開口領域の略中央部に配置さ
れたダイパッド部11にその先端部が延在して配置され
た第1のインナーリード部13と、そのインナーリード
部13と接続し、末端部がフレーム枠10と接続した第
1のアウターリード部14と、インナーリード部13と
アウターリード部14との境界部であって、樹脂封止す
る境界部を構成する第1のタイバー15(第2のタイバ
ー16)とよりなるリードフレームであって、第1のイ
ンナーリード部13上には形状、幅寸法を一致させ、長
さ自体が第1のインナーリード部13よりも短い構成の
第2のインナーリード部17が絶縁性接着剤を介して配
置されているリードフレームである。また第2のインナ
ーリード部17と接続し、末端部がフレーム枠10と接
続した第2のアウターリード部18を有するものであ
り、第1のアウターリード部14と第2のアウターリー
ド部18とは、重なることなく、平面的に並列で配置さ
れているものである。勿論、第2のインナーリード部1
7と第2のアウターリード部18との境界部分には第2
のタイバー16が形成されている。なお、吊りリード部
12にはダイパッド部11をダウンセットするためのデ
ィプレス部(図示せず)が設けられている。
【0025】すなわち本実施形態のリードフレームは、
汎用品種のメインリードフレームに対して、その汎用品
種のインナーリード部配置を有したサブリードフレーム
との2枚の積層リードフレームであって、フレーム枠、
タイバーを共通とし、互いに重なり合う構成のインナー
リード部と、それ自身が有する屈曲部により互いに重な
り合わないで配置したアウターリード部とを有した2種
類のフレーム体の積層構造により構成された多ピン(多
インナーリード)のリードフレームである。
【0026】本実施形態のリードフレームについて、図
2、図3を参照してさらに詳細に説明する。図2は本実
施形態のリードフレームの一部分を示す平面図であり、
図3は本実施形態のリードフレームの一部分を示す断面
図であり、図2におけるA−A1箇所の断面を示してい
る。
【0027】図2、図3に示すように、本実施形態のリ
ードフレームは、メインリードフレームの第1のインナ
ーリード部13上に形状、幅寸法を一致させ、長さ自体
が第1のインナーリード部13よりも短い構成のサブリ
ードフレームの第2のインナーリード部17が絶縁性接
着剤19を介して配置されている。そして第1のインナ
ーリード部13はその先端部がワイヤーボンド可能な領
域を有して露出し、第2のインナーリード部17はワイ
ヤーボンドされる半導体素子より距離的に離れすぎない
ように第1のインナーリード部13上に積層接着されて
いるものである。すなわち第1のインナーリード部13
と第2のインナーリード部17との積層配置関係は、両
インナーリード部の先端部が、距離的、面積的にワイヤ
ーボンド(ツール押圧等)に支障をきたさない配置であ
り、第1のインナーリード部13の露出領域は、少なく
とも50[μm□]以上であって、好ましくは100
[μm□]程度の接続領域を有している。したがって少
なくとも第2のインナーリード部17の先端は、第1の
インナーリード部13よりも100[μm]タイバー側
に配置されるものであり、ワイヤー接触を防止し、また
互いに邪魔にならないワイヤーボンドに最好適な配置で
ある。さらに第1のアウターリード部14と第2のアウ
ターリード部18とは、重なることなく、平面的に並列
で配置できるように、屈曲部を有して平面的に引き回し
ているものである。アウターリード部の屈曲部について
は、両アウターリード部に設けてもよく、またはリード
幅、ピッチに応じて、どちらかのアウターリード部にの
み設けてもよい。
【0028】ここで第1のインナーリード部13と第2
のインナーリード部17とを接着する絶縁性接着剤19
は、絶縁性樹脂よりなる接着剤の他、絶縁性の熱硬化性
接着剤や、絶縁性を有した接着テープでもよく、また余
分なはみ出しを防止して両インナーリード部を接着でき
るものであればよい。また、インナーリード部間のみな
らず、他のタイバー、フレーム枠をも同時に接着するこ
とにより、リードフレームどうしのズレを確実に防止で
きる。
【0029】本実施形態のリードフレームにより、半導
体素子を搭載し、ワイヤーボンド、樹脂封止して樹脂封
止型半導体装置を構成する際、搭載する半導体素子の電
極パッド数が160以上の多ピンであっても、ワイヤー
ボンドするインナーリード部が同一幅でも2段構成で接
続パッドを有するものであり、狭ピッチを避けて樹脂封
止型半導体装置を構成することができる。
【0030】なお、本実施形態ではインナーリード部を
2層で積層した形態を示したが、2層以上の複数層でも
よい。
【0031】次に本発明のリードフレームの製造方法に
ついてその一実施形態を図面を参照しながら説明する。
図4、図5および図6は本実施形態のリードフレームの
製造方法を示す平面図である。
【0032】まず図4に示すように、銅材または、42
−アロイ等の通常のQFP等の汎用品種用のリードフレ
ームに用いられている金属板よりなるフレーム本体10
(メイン)と、そのフレーム本体10の領域内の開口領
域に配設され、その先端部で半導体素子を搭載するダイ
パッド部11を支持し、末端部でフレーム枠10に接続
した吊りリード部12と、開口領域の略中央部に配置さ
れたダイパッド部11にその先端部が延在して配置され
た第1のインナーリード部13と、そのインナーリード
部13と接続し、末端部がフレーム枠10と接続し、屈
曲部を有した第1のアウターリード部14と、第1のイ
ンナーリード部13と第1のアウターリード部14との
境界部であって、樹脂封止する境界部を構成する第1の
タイバー15とよりなる第1のリードフレーム(メイン
リードフレーム)を用意する。
【0033】次に図5に示すように、銅材または、42
−アロイ等の通常のリードフレームに用いられている金
属板よりなるフレーム本体10(サブ)と、そのフレー
ム本体10の領域内の開口領域に配設され、第1のリー
ドフレームの第1のインナーリード部と形状、幅寸法を
一致させて配置した第2のインナーリード部17と、第
2のインナーリード部17と接続し、末端部がフレーム
枠10と接続し、メインリードフレームの第1のアウタ
ーリード部と反対方向に引き回す屈曲部を有した第2の
アウターリード部18と、第2のインナーリード部17
と第2のアウターリード部18との境界部であって、樹
脂封止する境界部を構成する第2のタイバー16とより
なる第2のリードフレーム(サブリードフレーム)を用
意する。
【0034】そしてそれぞれ用意した第1のリードフレ
ームと、第2のリードフレームとを積層させて、それら
両者間に絶縁性接着剤を介して接着して一体化すること
により、図6に示すように、二重のフレーム本体10
と、そのフレーム本体10の領域内の開口領域に配設さ
れ、その先端部で半導体素子を搭載するダイパッド部1
1を支持し、末端部でフレーム枠10に接続した吊りリ
ード部12と、開口領域の略中央部に配置されたダイパ
ッド部11にその先端部が延在して配置された第1のイ
ンナーリード部13と、その第1のインナーリード部1
3と接続し、末端部がフレーム枠10と接続した第1の
アウターリード部14と、第1のインナーリード部13
と第1のアウターリード部14との境界部であって、樹
脂封止する境界部を構成する第1のタイバー15と第2
のタイバー16とによる二重のタイバーとよりなるリー
ドフレームであって、第1のインナーリード部13上に
は形状、幅寸法を一致させ、長さ自体が第1のインナー
リード部13よりも短い構成の第2のインナーリード部
17が絶縁性接着剤を介して配置されているリードフレ
ームを得ることができる。
【0035】本実施形態のリードフレームの製造方法で
は、第1のリードフレームであるメインリードフレーム
のフレーム枠、タイバーは、第2のリードフレームであ
るサブリードフレームのフレーム枠、タイバーと形状、
各寸法、周辺に設けた位置決め用孔などの諸構成を一致
させており、既存設備により、2枚のリードフレームを
積層させることができるため、低コストでかつ複雑な技
術を用いずに実現できる。すなわち、電極パッド数の多
い半導体素子を搭載する必要が生じた場合、メインリー
ドフレームに対して、サブリードフレームを積層接着す
るだけで、インナーリード部を積層させて2重として多
ピン化に対応できるものである。
【0036】なお、本実施形態のリードフレームの製造
方法では、インナーリード部、アウターリード部をはじ
め各リードフレーム構成は、コストを考慮して、エッチ
ングではなく、プレス工法により形成されるものである
が、コスト的に採算が合うのであればもちろんエッチン
グでも形成可能である。
【0037】次に本発明の樹脂封止型半導体装置の一実
施形態について図面を参照しながら説明する。図7、図
8は本実施形態の樹脂封止型半導体装置を示す図であ
り、図7は断面図、図8は側面図である。
【0038】図示するように、本実施形態の樹脂封止型
半導体装置は、リードフレームのダイパッド部11上に
導電性接着剤、または絶縁性接着剤により接合されて搭
載された半導体素子20と、半導体素子20の電極パッ
ド(図示せず)と第1のインナーリード部13とを電気
的に接続した金(Au)線等の金属細線21と、半導体
素子20の電極パッド(図示せず)と第2のインナーリ
ード部17とを電気的に接続した金(Au)線等の金属
細線21と、第1のインナーリード部13と第2のイン
ナーリード部17とを積層して接着した絶縁性接着剤1
9と、第1のインナーリード部13と接続し、外部端子
を構成する第1のアウターリード部14と、第1のアウ
ターリード部14と重なり合わずに段差を有して平面的
に配列し、第2のインナーリード部17と接続し、外部
端子を構成する第2のアウターリード部18と、第1の
アウターリード部14と第2のアウターリード部18と
を露出させ、ダイパッド部11、半導体素子20、金属
細線21および第1のインナーリード部13、第2のイ
ンナーリード部17の外囲を封止した封止樹脂22とよ
り構成されている。
【0039】本実施形態の樹脂封止型半導体装置は、搭
載した半導体素子20の電極パッド数が160以上の多
ピンであっても、金属細線21で接続するインナーリー
ド部が従来と同一幅でも、第1と第2とによる2段構成
の積層インナーリード部であり、2段で接続パッドを有
するものであるため、狭ピッチを避けて電気的に接続し
て樹脂封止型半導体装置を構成することができる。
【0040】次に本発明の樹脂封止型半導体装置の製造
方法の一実施形態について図面を参照しながら説明す
る。図9〜図13は本実施形態の樹脂封止型半導体装置
の製造方法を示す断面図である。
【0041】本実施形態の樹脂封止型半導体装置の製造
方法は、金属板よりなるフレーム本体と、そのフレーム
本体の領域内の開口領域に配設され、その先端部で半導
体素子を搭載するダイパッド部を支持し、末端部でフレ
ーム枠に接続した吊りリード部と、ダイパッド部にその
先端部が延在して配置された第1のインナーリード部
と、インナーリード部と接続し、末端部がフレーム枠と
接続した第1のアウターリード部と、第1のインナーリ
ード部上に積層配置され、その形状、幅寸法を一致さ
せ、長さ自体が第1のインナーリード部よりも短い構成
の第2のインナーリード部と、第2のインナーリード部
と接続し、末端部がフレーム枠と接続した第2のアウタ
ーリード部を有するリードフレームを用いた樹脂封止型
半導体装置の製造方法であり、QFPパッケージ等の既
存の樹脂封止型半導体装置の製造で用いる設備を用いて
製造できるものである。
【0042】具体的には、まず図9に示すように、少な
くとも第1のインナーリード部13上に絶縁性接着剤1
9を介して第2のインナーリード部17が積層接着され
たインナーリード部を有し、半導体素子を支持、搭載す
るダイパッド部11と、第1のインナーリード部13、
第2のインナーリード部17とそれぞれ接続し、外部端
子を構成するアウターリード部を有するリードフレーム
を用意する。
【0043】次に図10に示すように、用意したリード
フレームのダイパッド部11上に導電性接着剤または絶
縁性接着剤により半導体素子20を接合する。
【0044】次に図11に示すように、ダイパッド部1
1上に搭載した半導体素子20の主面の電極パッドと、
第1のインナーリード部13、第2のインナーリード部
17を金線等の金属細線21で電気的に接続する。
【0045】そして図12に示すように、アウターリー
ド部を露出させ、ダイパッド部11、半導体素子20、
金属細線21および第1のインナーリード部13、第2
のインナーリード部17の外囲を封止樹脂22によりト
ランスファーモールドにより封止する。
【0046】最後に図13に示すように、リードフレー
ムのタイバーカット、およびアウターリード部をリード
フレームのフレーム枠より切断し、封止樹脂22より露
出した第1のアウターリード部14、第2のアウターリ
ード部18をガルウィング状に成形して樹脂封止型半導
体装置を得る。またアウターリード部の形状はガルウィ
ング形状以外でもよい。
【0047】以上、本実施形態のリードフレームは、2
枚のリードフレームの積層接着によりインナーリード部
が第1のインナーリード部、第2のインナーリード部の
2段構成を有するリードフレームであって、インナーリ
ード部としては、外部端子を構成するアウターリードと
それぞれが接続し、2つの接続部分を有したインナーリ
ード部のため、多ピンに対応できるものである。
【0048】また本実施形態のリードフレームは、従来
のQFPタイプの樹脂封止型半導体装置で用いられるリ
ードフレームと、フレーム枠、タイバー、インナーリー
ド部の幅寸法、アウターリード部の各構成が共通するも
のである。そのため、本実施形態のリードフレームを用
いて樹脂封止型半導体装置を製造する際には、既存の製
造設備を用いることができ、新規な設備導入、設備投資
を必要とせず、低コストで樹脂封止型半導体装置を製造
できるものである。
【0049】さらにリードフレームの製造においても、
リード間ピッチが狭ピッチを実現するために、高コス
ト、高精度が要求されるエッチングによりリードフレー
ムを製造する必要がなく、2種類のリードフレームをそ
れぞれプレス工法により製造し、積層するだけでリード
フレームを製造できるため、低コストを実現できるもの
である。
【0050】
【発明の効果】以上、本発明のリードフレームにより、
半導体素子を搭載し、ワイヤーボンド、樹脂封止して樹
脂封止型半導体装置を構成する際、搭載する半導体素子
の電極パッド数が160以上の多ピンであっても、ワイ
ヤーボンドするインナーリード部が同一幅でも2段構成
で接続パッドを有するものであり、狭ピッチを避けて樹
脂封止型半導体装置を構成することができる。
【0051】また本発明のリードフレームは、従来のQ
FPタイプの樹脂封止型半導体装置で用いられるリード
フレームと、フレーム枠、タイバー、インナーリード部
の幅寸法、アウターリード部の各構成が共通するもので
ある。そのため、本実施形態のリードフレームを用いて
樹脂封止型半導体装置を製造する際には、既存の製造設
備を用いることができ、新規な設備導入、設備投資を必
要としないため、低コストを実現できるものである。
【図面の簡単な説明】
【図1】本発明の一実施形態のリードフレームを示す平
面図
【図2】本発明の一実施形態のリードフレームを示す部
分平面図
【図3】本発明の一実施形態のリードフレームを示す部
分断面図
【図4】本発明の一実施形態のリードフレームの製造方
法を示す平面図
【図5】本発明の一実施形態のリードフレームの製造方
法を示す平面図
【図6】本発明の一実施形態のリードフレームの製造方
法を示す平面図
【図7】本発明の一実施形態の樹脂封止型半導体装置を
示す断面図
【図8】本発明の一実施形態の樹脂封止型半導体装置を
示す側面図
【図9】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図10】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図11】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図12】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図13】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図14】従来のリードフレームを示す平面図
【図15】従来の樹脂封止型半導体装置を示す断面図
【図16】従来の樹脂封止型半導体装置の製造方法を示
す平面図
【符号の説明】
1 フレーム枠 2 ダイパッド部 3 吊りリード部 4 インナーリード部 5 アウターリード部 6 タイバー部 7 半導体素子 8 金属細線 9 封止樹脂 10 フレーム本体 11 ダイパッド部 12 吊りリード部 13 第1のインナーリード部 14 第1のアウターリード部 15 第1のタイバー 16 第2のタイバー 17 第2のインナーリード部 18 第2のアウターリード部 19 絶縁性接着剤 20 半導体素子 21 金属細線 22 封止樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 金属板よりなるメインフレーム本体と、
    前記メインフレーム本体の領域内の開口領域に配設さ
    れ、その先端部で半導体素子を搭載するダイパッド部を
    支持し、末端部で前記メインフレーム枠に接続した吊り
    リード部と、前記ダイパッド部にその先端部が延在して
    配置された第1のインナーリード部と、前記第1のイン
    ナーリード部と接続し、末端部が前記メインフレーム枠
    と接続した第1のアウターリード部とよりなるメインリ
    ードフレームと、前記メインフレーム本体と形状、寸法
    が一致した金属板よりなり、前記メインフレーム本体と
    積層されたサブフレーム本体と、前記サブフレーム本体
    の領域内の開口領域に配設され、前記第1のインナーリ
    ード部上に積層配置され、その形状、幅寸法を一致さ
    せ、長さ自体が前記第1のインナーリード部よりも短い
    構成の第2のインナーリード部と、前記第2のインナー
    リード部と接続し、末端部が前記サブフレーム枠と接続
    した第2のアウターリード部を有するサブリードフレー
    ムとよりなるリードフレームであって、前記第1、第2
    の両インナーリード部の先端部が、距離的、面積的にワ
    イヤーボンドに支障をきたさない配置を有していること
    を特徴とするリードフレーム。
  2. 【請求項2】 第1のアウターリード部は屈曲部を有
    し、第2のアウターリード部は前記第1のアウターリー
    ド部と反対方向に引き回す屈曲部を有し、それらアウタ
    ーリード部どうしが重なることなく、平面的に並列で配
    置していることを特徴とする請求項1に記載のリードフ
    レーム。
  3. 【請求項3】 第1のインナーリード部の先端部と第2
    のインナーリード部の先端との間は100[μm]の距
    離を有して前記第1のインナーリード部の先端部を露出
    させて、前記第1のインナーリード部上に第2のインナ
    ーリード部を積層配置されていることを特徴とする請求
    項1に記載のリードフレーム。
  4. 【請求項4】 金属板よりなるメインフレーム本体と、
    前記メインフレーム本体の領域内の開口領域に配設さ
    れ、ダイパッド部を支持し、末端部で前記メインフレー
    ム枠に接続した吊りリード部と、前記ダイパッド部にそ
    の先端部が延在して配置された第1のインナーリード部
    と、前記インナーリード部と接続し、末端部が前記メイ
    ンフレーム枠と接続した第1のアウターリード部とより
    なるメインリードフレームを用意する工程と、前記メイ
    ンフレーム本体と形状、寸法が一致した金属板よりなる
    サブフレーム本体と、前記サブフレーム本体の領域内の
    開口領域に配設され、前記第1のリードフレームの前記
    第1のインナーリード部と形状、幅寸法を一致させて配
    置した第2のインナーリード部と、前記第2のインナー
    リード部と接続し、末端部が前記サブフレーム枠と接続
    した第2のアウターリード部とよりなるサブリードフレ
    ームを用意する工程と、用意した前記メインリードフレ
    ームと前記サブリードフレームとをそれぞれの第1のイ
    ンナーリード部と第2のインナーリード部とを一致させ
    て積層し、少なくとも第1のインナーリード部と第2の
    インナーリード部とを絶縁性接着剤を介して接着して一
    体化し、金属板よりなるメインフレーム本体と、前記メ
    インフレーム本体の領域内の開口領域に配設され、その
    先端部で半導体素子を搭載するダイパッド部を支持し、
    末端部で前記メインフレーム枠に接続した吊りリード部
    と、前記ダイパッド部にその先端部が延在して配置され
    た第1のインナーリード部と、前記第1のインナーリー
    ド部と接続し、末端部が前記メインフレーム枠と接続し
    た第1のアウターリード部とよりなるメインリードフレ
    ームと、前記メインフレーム本体と形状、寸法が一致し
    た金属板よりなり、前記メインフレーム本体と積層され
    たサブフレーム本体と、前記サブフレーム本体の領域内
    の開口領域に配設され、前記第1のインナーリード部上
    に積層配置され、その形状、幅寸法を一致させ、長さ自
    体が前記第1のインナーリード部よりも短い構成の第2
    のインナーリード部と、前記第2のインナーリード部と
    接続し、末端部が前記サブフレーム枠と接続した第2の
    アウターリード部を有し、前記第1、第2の両インナー
    リード部の先端部が、距離的、面積的にワイヤーボンド
    に支障をきたさない配置を有しているリードフレームを
    得る工程とよりなることを特徴とするリードフレームの
    製造方法。
  5. 【請求項5】 メインリードフレームを用意する工程
    は、第1のアウターリード部に屈曲部を有しているメイ
    ンリードフレームを用意し、サブリードフレームを用意
    する工程は、第2のアウターリード部に前記第1のアウ
    ターリード部と反対方向に引き回す屈曲部を有している
    サブリードフレームを用意し、それらアウターリード部
    どうしが重なることなく、平面的に並列で配置されるリ
    ードフレームを得ることを特徴とする請求項4に記載の
    リードフレームの製造方法。
JP12663699A 1999-05-07 1999-05-07 リードフレームおよびその製造方法 Pending JP2000323641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12663699A JP2000323641A (ja) 1999-05-07 1999-05-07 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12663699A JP2000323641A (ja) 1999-05-07 1999-05-07 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2000323641A true JP2000323641A (ja) 2000-11-24

Family

ID=14940111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12663699A Pending JP2000323641A (ja) 1999-05-07 1999-05-07 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2000323641A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408291B2 (en) 2002-12-10 2008-08-05 Seiko Epson Corporation Piezoelectric oscillator, manufacturing method thereof, and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408291B2 (en) 2002-12-10 2008-08-05 Seiko Epson Corporation Piezoelectric oscillator, manufacturing method thereof, and electronic device

Similar Documents

Publication Publication Date Title
JP4388586B2 (ja) 半導体装置
US6228683B1 (en) High density leaded ball-grid array package
JP2001185651A (ja) 半導体装置およびその製造方法
JP2010267728A (ja) 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
JPH01183837A (ja) 半導体装置
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3851845B2 (ja) 半導体装置
JP2981194B2 (ja) 半導体チップパッケージ
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP2000323641A (ja) リードフレームおよびその製造方法
JP2542795B2 (ja) 樹脂封止型半導体装置
JP2954108B2 (ja) 半導体装置およびその製造方法
JP4764608B2 (ja) 半導体装置
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP2002164496A (ja) 半導体装置およびその製造方法
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JP2992408B2 (ja) Icパッケージとその実装構造
JPH1022329A (ja) 半導体装置
JPH02198147A (ja) Icパッケージ
KR19990003760U (ko) 반도체 패키지 및 인쇄회로기판과의 결합구조
US20090001533A1 (en) Multi-chip packaging in a tsop package