JP2992408B2 - Ｉｃパッケージとその実装構造 - Google Patents
Ｉｃパッケージとその実装構造Info
- Publication number
- JP2992408B2 JP2992408B2 JP4205232A JP20523292A JP2992408B2 JP 2992408 B2 JP2992408 B2 JP 2992408B2 JP 4205232 A JP4205232 A JP 4205232A JP 20523292 A JP20523292 A JP 20523292A JP 2992408 B2 JP2992408 B2 JP 2992408B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead frame
- lead
- wiring board
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置とその実装
構造に係り、特に狭ピッチ・多ピン半導体装置に好適な
ＩＣパッケ−ジ及びその実装構造に関する。
構造に係り、特に狭ピッチ・多ピン半導体装置に好適な
ＩＣパッケ−ジ及びその実装構造に関する。
【０００２】
【従来の技術】大型コンピューター、ワークステーショ
ン、パソコン、ワープロ等は今後、機器の高性能・多機
能化、製品拡大がさらに進むことから、ここに使用され
る半導体装置の需要も加速度的に増大していくものと予
想される。また、これらの機器の高性能化を図るため
に、ＬＳＩチップの高集積化が精力的に進められてお
り、１個のＬＳＩチップの入出力端子の数は増大する一
方であるが、チップの外形寸法はほとんど大きくならな
いということから、端子間のピッチをどんどん狭くせざ
るを得ない状況にある。
ン、パソコン、ワープロ等は今後、機器の高性能・多機
能化、製品拡大がさらに進むことから、ここに使用され
る半導体装置の需要も加速度的に増大していくものと予
想される。また、これらの機器の高性能化を図るため
に、ＬＳＩチップの高集積化が精力的に進められてお
り、１個のＬＳＩチップの入出力端子の数は増大する一
方であるが、チップの外形寸法はほとんど大きくならな
いということから、端子間のピッチをどんどん狭くせざ
るを得ない状況にある。
【０００３】これらの半導体装置は、そのほとんどがプ
リント配線板にはんだにて接続される実装方法で使用さ
れている。すなわち、プリント配線板の接続パタ−ンに
予めスクリーン印刷等によってはんだを供給しておき、
その上に上記の半導体装置を位置合わせして配置し、接
続部を加熱することによってはんだ接続を行なう方法で
ある。なお、この種の技術に関連するものとしては、例
えば雑誌「表面実装技術」創刊記念ＳＴＭ連続特集第３
弾、第１頁〜第３頁、１９９１−１２が挙げられる。
リント配線板にはんだにて接続される実装方法で使用さ
れている。すなわち、プリント配線板の接続パタ−ンに
予めスクリーン印刷等によってはんだを供給しておき、
その上に上記の半導体装置を位置合わせして配置し、接
続部を加熱することによってはんだ接続を行なう方法で
ある。なお、この種の技術に関連するものとしては、例
えば雑誌「表面実装技術」創刊記念ＳＴＭ連続特集第３
弾、第１頁〜第３頁、１９９１−１２が挙げられる。
【０００４】ところが上述のように、端子数の増大、端
子ピッチの狭小化、特に従来行われていた端子数２０
０、端子ピッチ０．６５ミリメートルというような製品
に代わり、端子数６００〜１０００、端子ピッチ０．３
ミリメートル〜０．２ミリメートルの製品が使われるよ
うになり、従来のはんだによる接続では、端子間のはん
だブリッジによる回路ショート不良が多発するという大
きな問題がある。また、多端子・狭ピッチ半導体装置の
実装法として、ＬＳＩチップを直接配線基板に搭載する
ベアチップ実装法の開発が進められているが、この方法
ではチップ単体でのエージング、特性検査が現状技術で
は困難なため実用化は難しい状況にある。
子ピッチの狭小化、特に従来行われていた端子数２０
０、端子ピッチ０．６５ミリメートルというような製品
に代わり、端子数６００〜１０００、端子ピッチ０．３
ミリメートル〜０．２ミリメートルの製品が使われるよ
うになり、従来のはんだによる接続では、端子間のはん
だブリッジによる回路ショート不良が多発するという大
きな問題がある。また、多端子・狭ピッチ半導体装置の
実装法として、ＬＳＩチップを直接配線基板に搭載する
ベアチップ実装法の開発が進められているが、この方法
ではチップ単体でのエージング、特性検査が現状技術で
は困難なため実用化は難しい状況にある。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記従来技術の問題点を解消することにあり、
第１の目的は、多端子、狭ピッチ半導体装置の実装を高
歩留り、高信頼に行うためのＩＣパッケージを、第２の
目的はそれを配線基板に搭載した実装構造を、それぞれ
提供することにある。
目的は、上記従来技術の問題点を解消することにあり、
第１の目的は、多端子、狭ピッチ半導体装置の実装を高
歩留り、高信頼に行うためのＩＣパッケージを、第２の
目的はそれを配線基板に搭載した実装構造を、それぞれ
提供することにある。
【０００６】
【課題を解決するための手段】上記第１の目的は、ベア
チップ状態のＩＣチップをリードフレームに搭載し、Ｉ
Ｃチップの電極と、リードフレームのインナ部とをワイ
ヤボンディングで接続すると共にＩＣチップ及び少なく
ともワイヤボンディングの接続部を含むリードフレーム
のインナ部までを樹脂封止し、リードフレームのアウタ
部の端部表面を樹脂封止部外周に設けた段差部の樹脂上
に露出せしめると共に、前記表面が露出したリードフレ
ームのアウタ部の端部を前記樹脂封止されたパッケージ
端面に一致させて切断することにより、樹脂封止部外周
の段差部上にリードフレームのアウタ部の端部を露出、
配列せしめたＩＣパッケージからなる第１の発明によ
り、達成される。また、上記第１の目的は、リードフレ
ームの代わりにＴＡＢテープを用いインナーリードをＩ
Ｃチップの電極に接続すると共にＩＣチップ及び少なく
ともインナーリードまでを樹脂封止し、アウタリードの
表面を封止部外周に設けた段差部の樹脂上に露出、配列
せしめたＩＣパッケージからなる第２の発明によって
も、達成される。なお、上記何れの発明の場合にも、樹
脂封止する代わりにセラミックパッケージを用いて封止
することもでき、この場合もリードフレームのアウタ
部、もしくはＴＡＢテープのアウタリード表面を封止部
外周に設けた段差部上に露出、配列せしめれば良い。
チップ状態のＩＣチップをリードフレームに搭載し、Ｉ
Ｃチップの電極と、リードフレームのインナ部とをワイ
ヤボンディングで接続すると共にＩＣチップ及び少なく
ともワイヤボンディングの接続部を含むリードフレーム
のインナ部までを樹脂封止し、リードフレームのアウタ
部の端部表面を樹脂封止部外周に設けた段差部の樹脂上
に露出せしめると共に、前記表面が露出したリードフレ
ームのアウタ部の端部を前記樹脂封止されたパッケージ
端面に一致させて切断することにより、樹脂封止部外周
の段差部上にリードフレームのアウタ部の端部を露出、
配列せしめたＩＣパッケージからなる第１の発明によ
り、達成される。また、上記第１の目的は、リードフレ
ームの代わりにＴＡＢテープを用いインナーリードをＩ
Ｃチップの電極に接続すると共にＩＣチップ及び少なく
ともインナーリードまでを樹脂封止し、アウタリードの
表面を封止部外周に設けた段差部の樹脂上に露出、配列
せしめたＩＣパッケージからなる第２の発明によって
も、達成される。なお、上記何れの発明の場合にも、樹
脂封止する代わりにセラミックパッケージを用いて封止
することもでき、この場合もリードフレームのアウタ
部、もしくはＴＡＢテープのアウタリード表面を封止部
外周に設けた段差部上に露出、配列せしめれば良い。
【０００７】上記第２の目的は、上記第１の発明にかか
るＩＣパッケージを配線基板に搭載し、前記ＩＣパッケ
ージのリードフレームのアウタ部と配線基板の接続端子
とをワイヤボンディングで接続すると共に、少なくとも
前記ＩＣパッケージのアウタ部、アウタワイヤボンディ
ング部及びその接続部を含む配線基板の接続端子までを
樹脂で被覆して成る実装構造により、達成される。ま
た、上記第２の目的は、上記第２の発明にかかるＩＣパ
ッケージを配線基板に搭載し、前記ＩＣパッケージのア
ウタリードと配線基板の接続端子とをワイヤボンディン
グで接続すると共に、少なくとも前記ＩＣパッケージの
アウタリード、アウタワイヤボンディング部及びその接
続部を含む配線基板の接続端子までを樹脂で被覆して成
る実装構造にっても、達成される。
るＩＣパッケージを配線基板に搭載し、前記ＩＣパッケ
ージのリードフレームのアウタ部と配線基板の接続端子
とをワイヤボンディングで接続すると共に、少なくとも
前記ＩＣパッケージのアウタ部、アウタワイヤボンディ
ング部及びその接続部を含む配線基板の接続端子までを
樹脂で被覆して成る実装構造により、達成される。ま
た、上記第２の目的は、上記第２の発明にかかるＩＣパ
ッケージを配線基板に搭載し、前記ＩＣパッケージのア
ウタリードと配線基板の接続端子とをワイヤボンディン
グで接続すると共に、少なくとも前記ＩＣパッケージの
アウタリード、アウタワイヤボンディング部及びその接
続部を含む配線基板の接続端子までを樹脂で被覆して成
る実装構造にっても、達成される。
【０００８】
【作用】ＩＣパッケージの外部接続端子を構成するリー
ドフレームのアウタ部もしくはＴＡＢテープのアウタリ
ードは、樹脂封止部の外周に設けられた段差部上に表面
を露出して配列されているが、この段差部は樹脂封止さ
れたパッケージの主表面よりも肉薄となる。そこで封止
部外周の強度を向上させるために段差部に隣接させて主
表面と同程度の肉厚部を、この封止部外周の所定の位
置、例えば各隅に設けることが望ましい。
ドフレームのアウタ部もしくはＴＡＢテープのアウタリ
ードは、樹脂封止部の外周に設けられた段差部上に表面
を露出して配列されているが、この段差部は樹脂封止さ
れたパッケージの主表面よりも肉薄となる。そこで封止
部外周の強度を向上させるために段差部に隣接させて主
表面と同程度の肉厚部を、この封止部外周の所定の位
置、例えば各隅に設けることが望ましい。
【０００９】このＩＣパッケージを配線板に搭載接続し
た実装構造体は、パッケージの外部接続端子、アウタワ
イヤボンディング部及びその接続部を含む配線基板の接
続端子までを樹脂で被覆しているが、この被覆層は、ワ
イヤボンディングによる接続部を外界から保護し実装構
造体の信頼性を向上させるものである。
た実装構造体は、パッケージの外部接続端子、アウタワ
イヤボンディング部及びその接続部を含む配線基板の接
続端子までを樹脂で被覆しているが、この被覆層は、ワ
イヤボンディングによる接続部を外界から保護し実装構
造体の信頼性を向上させるものである。
【００１０】
【実施例】以下、本発明の一実施例を図面によって説明
する。 〈実施例１〉（１）ＩＣパッケージの構成例 図１は、ＩＣパッケージの構造を示した断面図、図２は
図１の一部破断平面図である。図示するようにベアチッ
プ状態のＬＳＩチップ２の上面には電極４が形成されて
いる。ＬＳＩチップ２の周囲には、チップ２に近い位置
では電極４と相対する位置にあり、外周に向かうに従い
ピッチ及び幅を広くしたリードフレーム８が配置されて
いる。電極４とリードフレーム８のインナ部１０は、金
線６によってワイヤボンディング接続されている。ＩＣ
パッケージ１はアウタ部１６の上面を一部露出した状態
でその他はレジン１４によって封止されている。図３は
ＩＣパッケージ１の斜視図である。この図において、Ｉ
Ｃパッケージ１の隅部にはレジン１４による肉圧部１５
を形成している。
する。 〈実施例１〉（１）ＩＣパッケージの構成例 図１は、ＩＣパッケージの構造を示した断面図、図２は
図１の一部破断平面図である。図示するようにベアチッ
プ状態のＬＳＩチップ２の上面には電極４が形成されて
いる。ＬＳＩチップ２の周囲には、チップ２に近い位置
では電極４と相対する位置にあり、外周に向かうに従い
ピッチ及び幅を広くしたリードフレーム８が配置されて
いる。電極４とリードフレーム８のインナ部１０は、金
線６によってワイヤボンディング接続されている。ＩＣ
パッケージ１はアウタ部１６の上面を一部露出した状態
でその他はレジン１４によって封止されている。図３は
ＩＣパッケージ１の斜視図である。この図において、Ｉ
Ｃパッケージ１の隅部にはレジン１４による肉圧部１５
を形成している。
【００１１】このような構成において、まずＩＣパッケ
ージ１の構造について説明する。ＬＳＩチップ２の表面
には外部との信号の授受を行うための電極４が形成され
ており、リードフレーム８のインナ部１０とこの電極４
を金線６によってワイヤボンディングしている。このワ
イヤボンディング技術は、従来から広く行われているも
のである。ワイヤボンディングを行った後、ＬＳＩチッ
プ２とリードフレーム８のインナ部１０を含むワイヤボ
ンディング部をレジン１４によってモールド封止する。
ージ１の構造について説明する。ＬＳＩチップ２の表面
には外部との信号の授受を行うための電極４が形成され
ており、リードフレーム８のインナ部１０とこの電極４
を金線６によってワイヤボンディングしている。このワ
イヤボンディング技術は、従来から広く行われているも
のである。ワイヤボンディングを行った後、ＬＳＩチッ
プ２とリードフレーム８のインナ部１０を含むワイヤボ
ンディング部をレジン１４によってモールド封止する。
【００１２】このモールド工程においては、図示されて
いないモールド用金型の上型の一部を下型よりキャビテ
ィ内部に張り出すことによって、図１及び図３に示すよ
うにリードフレーム８のアウタ部１６の下面はモールド
レジン１４と固着し、アウタ部１６の上面は外部に露出
した段差構造とし、さらに隅部に肉圧部１５を有する構
造とする。
いないモールド用金型の上型の一部を下型よりキャビテ
ィ内部に張り出すことによって、図１及び図３に示すよ
うにリードフレーム８のアウタ部１６の下面はモールド
レジン１４と固着し、アウタ部１６の上面は外部に露出
した段差構造とし、さらに隅部に肉圧部１５を有する構
造とする。
【００１３】なお、肉圧部１５は補強用に設けたもの
で、図においてはＩＣパッケージ１の隅部に示している
が、特に隅に限定するものではなく、リードフレーム８
が配置される各辺の任意の位置であってよい。また、モ
ールド工程直後は、リードフレーム８はＩＣパッケージ
１の外側に張り出した状態であるが、その後の工程にお
いてリードフレーム８をＩＣパッケージ１の端部で切断
し、図１に示す形状に仕上げる。このことによって、従
来狭ピッチ半導体装置のパッケージにおいて加工が困難
とされていたリードフレームの各リード間をつないでい
るタイバの切断（個々のリードを独立せさるために切り
離す）を不要とすることができ、従来にない新しい構成
のＩＣパッケージの形成が可能となった。
で、図においてはＩＣパッケージ１の隅部に示している
が、特に隅に限定するものではなく、リードフレーム８
が配置される各辺の任意の位置であってよい。また、モ
ールド工程直後は、リードフレーム８はＩＣパッケージ
１の外側に張り出した状態であるが、その後の工程にお
いてリードフレーム８をＩＣパッケージ１の端部で切断
し、図１に示す形状に仕上げる。このことによって、従
来狭ピッチ半導体装置のパッケージにおいて加工が困難
とされていたリードフレームの各リード間をつないでい
るタイバの切断（個々のリードを独立せさるために切り
離す）を不要とすることができ、従来にない新しい構成
のＩＣパッケージの形成が可能となった。
【００１４】また、ＬＳＩチップ２は完全に樹脂封止さ
れた状態で、アウタ部１６からなる入出力ピンの一部の
み露出させており、半導体としての信頼性の保証は十分
であり、かつ、エージング、特性検査が容易に行なえる
構造である。
れた状態で、アウタ部１６からなる入出力ピンの一部の
み露出させており、半導体としての信頼性の保証は十分
であり、かつ、エージング、特性検査が容易に行なえる
構造である。
【００１５】本構造において、リードフレーム８のアウ
タ部１６の表面は、その後のワイヤボンディング性を考
慮して銀めっき処理を施してあるが、金、パラジュム等
ワイヤボンディングが出来るものであれば特に銀に限定
されるものではない。また、モールド工程後のリードフ
レーム８のアウタ部１６表面には、レジンが一部付着し
ている場合があり、この付着レジンを除去する目的で酸
素プラズマによるプラズマアッシャを行なっている。
タ部１６の表面は、その後のワイヤボンディング性を考
慮して銀めっき処理を施してあるが、金、パラジュム等
ワイヤボンディングが出来るものであれば特に銀に限定
されるものではない。また、モールド工程後のリードフ
レーム８のアウタ部１６表面には、レジンが一部付着し
ている場合があり、この付着レジンを除去する目的で酸
素プラズマによるプラズマアッシャを行なっている。
【００１６】（２）ＩＣパッケージの実装構造例 図４は、図１〜図３に示したＩＣパッケージ１をプリン
ト配線板１８に実装したＩＣパッケージの実装構造１２
の断面図、図５はその一部破断平面図である。これらの
図において、ＩＣパッケージ１はプリント配線板１８の
上面に接着材２０によって接着固定されている。プリン
ト配線板１８の上面には予め接続端子２２が形成されて
おり、この接続端子２２とＩＣパッケージ１の外部接続
リードとなるアウタ部１６はアウタ用金線２４によって
接続されている。コーティングレジン２６は、ＩＣパッ
ケージ１、接続端子２２及びアウタ用金線２４によって
接続されたアウタワイヤボンディング部を含む実装部全
体をコーティングしている。
ト配線板１８に実装したＩＣパッケージの実装構造１２
の断面図、図５はその一部破断平面図である。これらの
図において、ＩＣパッケージ１はプリント配線板１８の
上面に接着材２０によって接着固定されている。プリン
ト配線板１８の上面には予め接続端子２２が形成されて
おり、この接続端子２２とＩＣパッケージ１の外部接続
リードとなるアウタ部１６はアウタ用金線２４によって
接続されている。コーティングレジン２６は、ＩＣパッ
ケージ１、接続端子２２及びアウタ用金線２４によって
接続されたアウタワイヤボンディング部を含む実装部全
体をコーティングしている。
【００１７】この様な構成において、ＩＣパッケージ１
の具体的な実装方法について説明する。プリント配線板
１８は表面に従来から行われている方法にて接続端子２
２を形成したものである。このプリント配線板１８の上
面にエポキシ系の熱硬化性接着剤２０を介してＩＣパッ
ケージ１を位置合わせし、接着固定する。この状態にお
いて、リードフレーム８のアウタ部１６と接続端子２２
をアウタ用金線２４によってワイヤボンディングする。
ここで、接続端子２２の表面は、ワイヤボンディング性
を高めるために金めっきを施しているが、特に金めっき
に限定するものではない。また、ワイヤボンディングに
使用する線材は、銅線、金被覆銅線、絶縁被覆導線等電
気的導通が可能であり、かつＩＣパッケージ１の外部接
続リードとなるアウタ部１６と接続端子２２を接続出来
るものであれば特に金線に限定するものではない。
の具体的な実装方法について説明する。プリント配線板
１８は表面に従来から行われている方法にて接続端子２
２を形成したものである。このプリント配線板１８の上
面にエポキシ系の熱硬化性接着剤２０を介してＩＣパッ
ケージ１を位置合わせし、接着固定する。この状態にお
いて、リードフレーム８のアウタ部１６と接続端子２２
をアウタ用金線２４によってワイヤボンディングする。
ここで、接続端子２２の表面は、ワイヤボンディング性
を高めるために金めっきを施しているが、特に金めっき
に限定するものではない。また、ワイヤボンディングに
使用する線材は、銅線、金被覆銅線、絶縁被覆導線等電
気的導通が可能であり、かつＩＣパッケージ１の外部接
続リードとなるアウタ部１６と接続端子２２を接続出来
るものであれば特に金線に限定するものではない。
【００１８】ワイヤボンディング後、ＩＣパッケージ
１、接続端子２２及びアウタ用金線２４によって接続さ
れたアウタワイヤボンディング部を含む実装部全体にエ
ポキシ系のコーティングレジン２６を塗布し封止する。
１、接続端子２２及びアウタ用金線２４によって接続さ
れたアウタワイヤボンディング部を含む実装部全体にエ
ポキシ系のコーティングレジン２６を塗布し封止する。
【００１９】図４の実装構造１２において、プリント配
線板１８上に直接ＩＣパッケージ１を固定しているた
め、接続端子２２とアウタ部１６の間に段差を生じてい
るが、プリント配線板の一部をくり抜き、その個所にＩ
Ｃパッケージ１を埋込み固定することにより、接続端子
２２をアウタ部１６と同一の高さ平面にしてワイヤボン
ディングすることも可能である。
線板１８上に直接ＩＣパッケージ１を固定しているた
め、接続端子２２とアウタ部１６の間に段差を生じてい
るが、プリント配線板の一部をくり抜き、その個所にＩ
Ｃパッケージ１を埋込み固定することにより、接続端子
２２をアウタ部１６と同一の高さ平面にしてワイヤボン
ディングすることも可能である。
【００２０】（３）リードフレーム８のリード形状及び
プリント配線板１８の接続端子２２の形状変形例とそれ
らの接続例 以下、図６〜図８の平面図により説明する。図６は、Ｉ
Ｃパッケージ１（半導体装置）内のリードフレームの形
状について示した平面図で、半導体チップ２の表面には
電極４が配置されており、半導体チップ２の周辺部には
リードフレーム８が配置されている。リードフレーム８
はチップ２と接続されるインナ部１０と外部のプリント
配線板と接続されるアウタ部１６に分けられる。この様
な構成において、この例ではインナ部１０とアウタ部１
６を同じパタ−ン幅及び同じピッチとするものである。
このことにより、リードフレーム８の形状を単純にする
ことが出来るため、樹脂封止に際しては量産に適した金
型を用いたリードフレームの形成において寸法精度の向
上、製造歩留りの向上、金型及びリードフレームの製造
コストの大幅な低減が可能となる。
プリント配線板１８の接続端子２２の形状変形例とそれ
らの接続例 以下、図６〜図８の平面図により説明する。図６は、Ｉ
Ｃパッケージ１（半導体装置）内のリードフレームの形
状について示した平面図で、半導体チップ２の表面には
電極４が配置されており、半導体チップ２の周辺部には
リードフレーム８が配置されている。リードフレーム８
はチップ２と接続されるインナ部１０と外部のプリント
配線板と接続されるアウタ部１６に分けられる。この様
な構成において、この例ではインナ部１０とアウタ部１
６を同じパタ−ン幅及び同じピッチとするものである。
このことにより、リードフレーム８の形状を単純にする
ことが出来るため、樹脂封止に際しては量産に適した金
型を用いたリードフレームの形成において寸法精度の向
上、製造歩留りの向上、金型及びリードフレームの製造
コストの大幅な低減が可能となる。
【００２１】図７は、プリント配線板１８上の接続端子
２２の形状パターンを変形した例について示した平面図
で、接続端子２２を千鳥配置としたものである。このこ
とにより、狭ピッチなリードフレーム８に対しプリント
配線板側の接続パタ−ンを広く形成することが出来、プ
リント配線板のパターン設計、製造の簡易化、ワイヤボ
ンディング時の位置合わせの余裕度の向上が図れる。ま
た、この例では接続端子２２をリードフレーム８のピッ
チに合わせて等ピッチに配置しているが、リードフレー
ムと接続端子をワイヤボンディングで接続する本発明で
は、リードフレーム８のパターン配置に対し接続端子２
２の配置を任意に設定できることから、プリント配線板
のパターン設計の自由度を大きくできるという利点があ
る。
２２の形状パターンを変形した例について示した平面図
で、接続端子２２を千鳥配置としたものである。このこ
とにより、狭ピッチなリードフレーム８に対しプリント
配線板側の接続パタ−ンを広く形成することが出来、プ
リント配線板のパターン設計、製造の簡易化、ワイヤボ
ンディング時の位置合わせの余裕度の向上が図れる。ま
た、この例では接続端子２２をリードフレーム８のピッ
チに合わせて等ピッチに配置しているが、リードフレー
ムと接続端子をワイヤボンディングで接続する本発明で
は、リードフレーム８のパターン配置に対し接続端子２
２の配置を任意に設定できることから、プリント配線板
のパターン設計の自由度を大きくできるという利点があ
る。
【００２２】図８は、接続端子２２を信号用端子２７、
電源用端子２８、グランド用端子２９とし、電源用端子
２８、グランド用端子２９を信号用端子２７と異なる並
びに配置したものである。すなわち、狭ピッチ・多ピン
化の対象製品であるゲートアレイ等のＬＳＩチップでは
１チップに対し複数個の電源及びグランド端子を必要と
するが、これら個々の端子間は同電位であることからプ
リント配線板側では共通のパターンでよいことになり、
このためのパターン配置の一例を示したのが図８であ
る。このようなパターン配置とすることにより、電源、
グランドパターンの幅を広くすることが出来、電気特性
の大幅な向上が図れる。また、信号パターン配置に十分
な余裕をもたせることが出来、プリント配線板のパター
ン設計の自由度を大きくできるという利点がある。
電源用端子２８、グランド用端子２９とし、電源用端子
２８、グランド用端子２９を信号用端子２７と異なる並
びに配置したものである。すなわち、狭ピッチ・多ピン
化の対象製品であるゲートアレイ等のＬＳＩチップでは
１チップに対し複数個の電源及びグランド端子を必要と
するが、これら個々の端子間は同電位であることからプ
リント配線板側では共通のパターンでよいことになり、
このためのパターン配置の一例を示したのが図８であ
る。このようなパターン配置とすることにより、電源、
グランドパターンの幅を広くすることが出来、電気特性
の大幅な向上が図れる。また、信号パターン配置に十分
な余裕をもたせることが出来、プリント配線板のパター
ン設計の自由度を大きくできるという利点がある。
【００２３】なお、この例ではＩＣパッケージ１とし
て、樹脂封止（レジンモールド）の例を示したが、樹脂
封止の代わりに周知のガラス封止、さらにはセラミック
パッケージによる封止とすることもできることは云うま
でもない。
て、樹脂封止（レジンモールド）の例を示したが、樹脂
封止の代わりに周知のガラス封止、さらにはセラミック
パッケージによる封止とすることもできることは云うま
でもない。
【００２４】〈実施例２〉図９は、第２の実施例となる
ＩＣパッケージ１とその実装構造１２を示す断面図であ
る。この例では、実施例１のＩＣパッケージのリードフ
レーム８の代わりにＴＡＢテープを使用してテープキャ
リアパッケ−ジとしたものである。同図においてＬＳＩ
チップ２の表面にはバンプ３０が形成されており、ＴＡ
Ｂテープ３２のインナリード３４と接合され、ＴＡＢテ
ープ３２のアウターリード３６部にはフイルム３８が張
り合わされ、アウターリード３６部の表面を除くこれら
ＬＳＩチップ２及びＴＡＢテープ３２の全面が図示され
ていない薄い樹脂層で被覆されたテープキャリアパッケ
−ジ（以下ＴＣＰと略する）４０を形成している。ＴＣ
Ｐ４０は、アウターリード３６の上面を一部露出した状
態で、その他はレジン１４によって封止されてＩＣパッ
ケージ１を形成している。レジン１４による樹脂封止
は、実施例１と同様の金型を用いて成形される。成形後
は余分なテープをパッケージの壁面で切断し切り離す。
ＩＣパッケージ１とその実装構造１２を示す断面図であ
る。この例では、実施例１のＩＣパッケージのリードフ
レーム８の代わりにＴＡＢテープを使用してテープキャ
リアパッケ−ジとしたものである。同図においてＬＳＩ
チップ２の表面にはバンプ３０が形成されており、ＴＡ
Ｂテープ３２のインナリード３４と接合され、ＴＡＢテ
ープ３２のアウターリード３６部にはフイルム３８が張
り合わされ、アウターリード３６部の表面を除くこれら
ＬＳＩチップ２及びＴＡＢテープ３２の全面が図示され
ていない薄い樹脂層で被覆されたテープキャリアパッケ
−ジ（以下ＴＣＰと略する）４０を形成している。ＴＣ
Ｐ４０は、アウターリード３６の上面を一部露出した状
態で、その他はレジン１４によって封止されてＩＣパッ
ケージ１を形成している。レジン１４による樹脂封止
は、実施例１と同様の金型を用いて成形される。成形後
は余分なテープをパッケージの壁面で切断し切り離す。
【００２５】プリント配線板１８の上面には接続端子２
２が形成されており、ＩＣパッケージ１はプリント配線
板１８の上面に接着材２０によって接着固定されてい
る。この接続端子２２と前記アウターリード３６はアウ
タ用金線２４によって接続されている。コーティングレ
ジン２６はＩＣパッケージ１、接続端子２２及びアウタ
用金線２４によって接続されたアウタワイヤボンディン
グ部を含む実装部全体をコーティングしている。
２が形成されており、ＩＣパッケージ１はプリント配線
板１８の上面に接着材２０によって接着固定されてい
る。この接続端子２２と前記アウターリード３６はアウ
タ用金線２４によって接続されている。コーティングレ
ジン２６はＩＣパッケージ１、接続端子２２及びアウタ
用金線２４によって接続されたアウタワイヤボンディン
グ部を含む実装部全体をコーティングしている。
【００２６】実施例２では上記で構造を説明したよう
に、ＬＳＩチップ２をＴＡＢテープ３２に接続してＴＣ
Ｐ４０とし、このＴＣＰ４０のアウターリード３６表面
を一部露出するようにして、レジンモールドしたＩＣパ
ッケージ１をプリント配線板１８にワイヤボンディング
接続し、ボンディングエリアを含む実装個所全体を樹脂
２６でコーティングしたものである。本実施例ではＩＣ
パッケージ１の構成にＴＣＰを用いていることから、リ
ードフレームを使用した実施例１の構成よりも狭ピッチ
のインナリード及びアウターリードの形成が可能であ
り、さらに高密度実装を図ることが出来る。
に、ＬＳＩチップ２をＴＡＢテープ３２に接続してＴＣ
Ｐ４０とし、このＴＣＰ４０のアウターリード３６表面
を一部露出するようにして、レジンモールドしたＩＣパ
ッケージ１をプリント配線板１８にワイヤボンディング
接続し、ボンディングエリアを含む実装個所全体を樹脂
２６でコーティングしたものである。本実施例ではＩＣ
パッケージ１の構成にＴＣＰを用いていることから、リ
ードフレームを使用した実施例１の構成よりも狭ピッチ
のインナリード及びアウターリードの形成が可能であ
り、さらに高密度実装を図ることが出来る。
【００２７】なお、この例ではＩＣパッケージ１を構成
する際に、ＴＣＰを用いてアウターリード３６部の表面
を除くＬＳＩチップ２及びＴＡＢテープ３２の全面に薄
い樹脂被覆層を形成してＴＣＰ４０としたが、後の工程
で樹脂封止することからこの段階での樹脂被覆は必ずし
も必要でなく省略することができる。すなわち、実施例
１のリードフレームの代わりにＴＡＢテープ３２を用い
てＬＳＩチップ２のバンプ３０をインナリード３４と接
合させ、これをアウターリード３６部の表面を露出させ
て樹脂封止すれば良い。
する際に、ＴＣＰを用いてアウターリード３６部の表面
を除くＬＳＩチップ２及びＴＡＢテープ３２の全面に薄
い樹脂被覆層を形成してＴＣＰ４０としたが、後の工程
で樹脂封止することからこの段階での樹脂被覆は必ずし
も必要でなく省略することができる。すなわち、実施例
１のリードフレームの代わりにＴＡＢテープ３２を用い
てＬＳＩチップ２のバンプ３０をインナリード３４と接
合させ、これをアウターリード３６部の表面を露出させ
て樹脂封止すれば良い。
【００２８】〈実施例３〉次に第３の実施例について図
１０、図１１の断面図を用いて説明する。本実施例は実
施例２と同じようにＴＣＰを用いた構成である。まず、
図１０においてＬＳＩチップ２の表面にはバンプ３０が
形成されており、ＴＡＢテープ３２のインナリード３４
と接合されている。ＴＡＢテープ３２のアウターリード
３６部にはＬＳＩチップ２が配置される位置の反対面に
フイルム３８が張り合わされている。ＩＣパッケージ１
は、アウターリード３６の上面を一部露出した状態でそ
の他はレジン１４によって封止されている。
１０、図１１の断面図を用いて説明する。本実施例は実
施例２と同じようにＴＣＰを用いた構成である。まず、
図１０においてＬＳＩチップ２の表面にはバンプ３０が
形成されており、ＴＡＢテープ３２のインナリード３４
と接合されている。ＴＡＢテープ３２のアウターリード
３６部にはＬＳＩチップ２が配置される位置の反対面に
フイルム３８が張り合わされている。ＩＣパッケージ１
は、アウターリード３６の上面を一部露出した状態でそ
の他はレジン１４によって封止されている。
【００２９】プリント配線板１８の上面には接続端子２
２が形成されており、ＩＣパッケージ１はプリント配線
板１８の上面に接着材２０によってチップのインナリー
ド部を下方にして接着固定されている。プリント配線板
１８の接続端子２２と前記アウターリード３６はアウタ
用金線２４によって接続されている。コーティングレジ
ン２６はＩＣパッケージ１、接続端子２２及びアウタ用
金線２４によって接続されたアウタワイヤボンディング
部を含む実装部全体をコーティングしている。
２が形成されており、ＩＣパッケージ１はプリント配線
板１８の上面に接着材２０によってチップのインナリー
ド部を下方にして接着固定されている。プリント配線板
１８の接続端子２２と前記アウターリード３６はアウタ
用金線２４によって接続されている。コーティングレジ
ン２６はＩＣパッケージ１、接続端子２２及びアウタ用
金線２４によって接続されたアウタワイヤボンディング
部を含む実装部全体をコーティングしている。
【００３０】図１１は図１０に示すＴＣＰのフイルム３
８がチップが配置される位置と同一面に配置され、チッ
プ２のインナリード部を上方にして接着固定されたもの
で、プリント配線板１８との接続及びコーティングにつ
いては図１０に示すものと同じである。
８がチップが配置される位置と同一面に配置され、チッ
プ２のインナリード部を上方にして接着固定されたもの
で、プリント配線板１８との接続及びコーティングにつ
いては図１０に示すものと同じである。
【００３１】実施例３については、従来から用いられて
いるＴＣＰのアウターリード部のフイルムを直接プリン
ト配線板表面に接着固定し、そのフイルム上のアウター
リードとプリント配線板上の接続パターンをワイヤボン
ディングによって接続したものであるが実施例１及び実
施例２と同じ効果が得られる。
いるＴＣＰのアウターリード部のフイルムを直接プリン
ト配線板表面に接着固定し、そのフイルム上のアウター
リードとプリント配線板上の接続パターンをワイヤボン
ディングによって接続したものであるが実施例１及び実
施例２と同じ効果が得られる。
【００３２】
【発明の効果】以上説明したように、本発明により、所
期の目的を達成することができた。すなわち、半導体装
置のアウターリードの一面を封止樹脂に固着し、他面を
露出した構造とすることによって、タイバ切断加工が不
要となり、より狭ピッチ・多ピンのＩＣパッケージの形
成が可能となった。また、ＩＣパッケージのアウターリ
ードとプリント配線板の接続端子をワイヤボンディング
によって接続することにより、リードと端子を重ね合わ
せて位置合わせする必要がなく、位置合わせが非常に容
易になると同時に、従来位置合わせのずれによって発生
していた、隣接端子間のはんだブリッジによるショート
不良及び絶縁不良を完全になくすることが出来、大幅な
歩留り向上が可能となった。また、ＩＣパッケージのア
ウターリードの配置に対し、プリント配線板の接続端子
の配置を任意に設定できることから、プリント配線板の
パターン設計の自由度が大きくなり、より高性能、高機
能の製品設計が可能になる。
期の目的を達成することができた。すなわち、半導体装
置のアウターリードの一面を封止樹脂に固着し、他面を
露出した構造とすることによって、タイバ切断加工が不
要となり、より狭ピッチ・多ピンのＩＣパッケージの形
成が可能となった。また、ＩＣパッケージのアウターリ
ードとプリント配線板の接続端子をワイヤボンディング
によって接続することにより、リードと端子を重ね合わ
せて位置合わせする必要がなく、位置合わせが非常に容
易になると同時に、従来位置合わせのずれによって発生
していた、隣接端子間のはんだブリッジによるショート
不良及び絶縁不良を完全になくすることが出来、大幅な
歩留り向上が可能となった。また、ＩＣパッケージのア
ウターリードの配置に対し、プリント配線板の接続端子
の配置を任意に設定できることから、プリント配線板の
パターン設計の自由度が大きくなり、より高性能、高機
能の製品設計が可能になる。
【図１】本発明の一実施例となるＩＣパッケージの断面
構成図。
構成図。
【図２】同じくその一部を切欠いた平面図。
【図３】同じくその斜視図。
【図４】本発明の一実施例となるＩＣパッケージをプリ
ント配線板に実装した状態の断面構成図。
ント配線板に実装した状態の断面構成図。
【図５】同じくその一部を切欠いた平面図。
【図６】同じくリードフレームの形状を変えた他の実施
例となる平面図。
例となる平面図。
【図７】同じく他の実施例となる接続端子とリードフレ
ームの接続状態を示す平面図。
ームの接続状態を示す平面図。
【図８】同じく接続端子とリードフレームの接続状態を
示す平面図。
示す平面図。
【図９】同じく他の実施例となるＩＣパッケージ及び配
線板に実装した状態を示す断面図。
線板に実装した状態を示す断面図。
【図１０】同じく他の実施例となるＩＣパッケージ及び
配線板に実装した状態を示す断面図。
配線板に実装した状態を示す断面図。
【図１１】同じく他の実施例となるＩＣパッケージ及び
配線板に実装した状態を示す断面図。
配線板に実装した状態を示す断面図。
１…ＩＣパッケージ、 ２…ＬＳＩ
チップ、４…ＬＳＩチップ表面の電極、 ６
…金線、８…リードフレーム、 １０
…リードフレームのインナ部、１２…ＩＣパッケージの
実装構造、 １４…樹脂封止レジン、１５…樹脂封
止部の肉厚部、 １６…リードフレームのア
ウタ部、１８…プリント配線板、 ２０
…接着剤、２２…接続端子、 ２
４…アウタ用金線、２６…コーティングレジン、
２７…信号用端子、２８…電源用端子、
２９…グランド用端子、３０…ＬＳＩチッ
プ表面のバンプ、 ３２…ＴＡＢテープ、３４…イ
ンナーリード部、 ３６…アウターリード
部、３８…フイルム、 ４０…テ
ープキャリアパッケージ。
チップ、４…ＬＳＩチップ表面の電極、 ６
…金線、８…リードフレーム、 １０
…リードフレームのインナ部、１２…ＩＣパッケージの
実装構造、 １４…樹脂封止レジン、１５…樹脂封
止部の肉厚部、 １６…リードフレームのア
ウタ部、１８…プリント配線板、 ２０
…接着剤、２２…接続端子、 ２
４…アウタ用金線、２６…コーティングレジン、
２７…信号用端子、２８…電源用端子、
２９…グランド用端子、３０…ＬＳＩチッ
プ表面のバンプ、 ３２…ＴＡＢテープ、３４…イ
ンナーリード部、 ３６…アウターリード
部、３８…フイルム、 ４０…テ
ープキャリアパッケージ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 H01L 23/50
Claims (5)
- 【請求項１】ベアチップ状態のＩＣチップをリードフレ
ームに搭載し、ＩＣチップの電極と、リードフレームの
インナ部とをワイヤボンディングで接続すると共に、前
記ＩＣチップと、ワイヤボンディング部と、その接続部
を含むリードフレームのインナ部と、リードフレームの
アウタ部の少なくとも一面とを樹脂封止し、前記リード
フレームのアウタ部の端部表面を樹脂封止部外周に設け
た段差部上に露出せしめると共に、前記表面が露出した
リードフレームのアウタ部の端部を前記樹脂封止された
パッケージ端面に一致させて切断することにより、樹脂
封止部外周の段差部上にリードフレームのアウタ部の端
部を露出、配列せしめたことを特徴とするＩＣパッケー
ジ。 - 【請求項２】ベアチップ状態のＩＣチップをＴＡＢテー
プに搭載し、ＴＡＢテープのインナーリードをＩＣチッ
プの電極に接続すると共に、前記ＩＣチップと、インナ
ーリードと、ＴＡＢテープのアウタリードの少なくとも
一面とを樹脂封止し、前記アウタリードの表面を封止部
外周に設けた段差部上に露出、配列せしめたことを特徴
とするＩＣパッケージ。 - 【請求項３】請求項１もしくは２記載のＩＣパッケージ
を配線基板に搭載し、前記ＩＣパッケージのリードフレ
ームのアウタ部と、もしくはＴＡＢテープのアウタリー
ドと配線基板の接続端子とをワイヤボンディングで接続
すると共に、少なくとも前記ＩＣパッケージのアウタ部
もしくはアウタリード部と、アウタワイヤボンディング
部及びその接続部を含む配線基板の接続端子までを樹脂
で被覆して成るＩＣパッケージの実装構造。 - 【請求項４】リードフレームのインナ部とアウタ部との
ピッチ、もしくはＴＡＢテープのインナーリードとアウ
タリードとのピッチと配線基板の接続端子のピッチとを
異ならしめて配設して成る請求項３記載のＩＣパッケー
ジの実装構造。 - 【請求項５】前記配線基板の電源端子及びグランド端子
を同一の配置とし、信号端子を前記電源端子及びグラン
ド端子とは異なる並びに配置としたことを特徴とする請
求項３もしくは４記載のＩＣパッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4205232A JP2992408B2 (ja) | 1992-07-31 | 1992-07-31 | Ｉｃパッケージとその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4205232A JP2992408B2 (ja) | 1992-07-31 | 1992-07-31 | Ｉｃパッケージとその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653360A JPH0653360A (ja) | 1994-02-25 |
| JP2992408B2 true JP2992408B2 (ja) | 1999-12-20 |
Family
ID=16503598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4205232A Expired - Fee Related JP2992408B2 (ja) | 1992-07-31 | 1992-07-31 | Ｉｃパッケージとその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2992408B2 (ja) |
-
1992
- 1992-07-31 JP JP4205232A patent/JP2992408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653360A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115442B2 (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
| US6121070A (en) | Flip chip down-bond: method and apparatus | |
| US6849949B1 (en) | Thin stacked package | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100326822B1 (ko) | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2992408B2 (ja) | Ｉｃパッケージとその実装構造 | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JP2763234B2 (ja) | 半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH0851180A (ja) | 半導体装置 | |
| JPH07273275A (ja) | 半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2643898B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JP2001068582A (ja) | 半導体装置及びその製造方法 | |
| JPS59125642A (ja) | リ−ドレスチツプキヤリア | |
| JPH1022329A (ja) | 半導体装置 | |
| JP2004179300A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |