JP2000077588A - 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケ―ジとリ―ドフレ―ム - Google Patents
大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケ―ジとリ―ドフレ―ムInfo
- Publication number
- JP2000077588A JP2000077588A JP11161451A JP16145199A JP2000077588A JP 2000077588 A JP2000077588 A JP 2000077588A JP 11161451 A JP11161451 A JP 11161451A JP 16145199 A JP16145199 A JP 16145199A JP 2000077588 A JP2000077588 A JP 2000077588A
- Authority
- JP
- Japan
- Prior art keywords
- die
- housing
- conductors
- spaced
- outer conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 102
- 230000008878 coupling Effects 0.000 claims description 22
- 238000010168 coupling process Methods 0.000 claims description 22
- 238000005859 coupling reaction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/012—Semiconductor purity grades
- H01L2924/01204—4N purity grades, i.e. 99.99%
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
る高電流容量半導体装置パッケージとリードフレーム。 【解決手段】 ハイパワー半導体装置ダイ用のリードフ
レームは、3本の外部リード導体25,26,27を有
し、外部リード導体は、それぞれダイのゲート、ドレン
及びソース接点とすることができ、外方のリード導体2
本は、くぼみ状に曲げたベント30,31によって、リ
ード26の中心及びパッケージ20から離れるように曲
げられ、これにより面28に沿う沿面距離32,33を
増加させ、リード25及27と中心リード26の間のよ
り高い電圧の使用を可能にしている。
Description
体装置用リードフレーム及びパッケージに関し、該リー
ドフレーム及びパッケージは、大きい接続ポストと、新
規なリードシーケンスを備えかつ隣り合うリード間の誘
電沿面距離を増加した導体を有し、また、改良された外
形を有する。
ET及びIGBT等のMOSゲート装置などの半導体装
置は、普通、装置接合を有するシリコン半導体ダイに形
成される。このダイは、金属化された底部ドレン又は他
のパワー電極を有し、また、ソース及びゲート電極又は
その他のパワー電極をその上面に有する。ダイは、大き
い導電性リードフレームパッド上に取付けられ、ダイ上
面のパワー電極は、ダイの導電性電極の領域から平坦な
接続ポストの領域にかけて複数のワイヤでワイヤ結合さ
れる接続ワイヤを備え、そして、上記平坦な接続ポスト
の領域は、リードフレームの外部リード導体に接続され
る。これらの外部リード導体は、リードフレームとダイ
をモールド被覆するモールドハウジングを貫通する。リ
ードフレームは、複数の同一のセクション、例えば、2
0以上のセクションを含むことがあり、それらに対して
は、別個のダイのを取付け、ワイヤー結合及びモールド
被覆を受け入れるための加工が同時になされる。そして
個々の装置は、モールド加工の後分離される。最終的な
装置は、良く知られた工業規格パッケージ外形、例え
ば、広く知られたTO220又はTO247パケージ外
形を有する。
は、ダイパワー電極を、例えば、パワーMOSFETの
ソース電極又はダイオードのカソードを対応するリード
フレームポストに接続することのできる。並列配置され
る結合ワイヤの数によって制限される電流容量を有す
る。リードフレームを配置するにあっては、並列配置さ
れる結合ワイヤの数を増やすことによって、パッケージ
サイズを大きくすることなく、パーケージ抵抗を小さく
するようにすることが望ましい。
ート装置用の公知のパッケージ構造は、また、従来から
ゲート、ドレン及びソースのシーケンスにおいて平行な
外部リード導体を有している。これは、ゲートリードと
ソースリードの離間距離を広げている。ソースポストの
面積を最大にしながら、ゲートリードとソースリードを
互いに隣り合わせて配置することが極めて有益である。
また、ソースリード又はその他の長い外部リードの導通
断面積を増加させるが望ましい。
ジでは、リードフレーム導体は、高い誘電率のハウジン
グの内部からパッケージ外部の領域に延びている。パッ
ケージの表面に沿う「沿面」距離は、このため外部導体
の外側の離間距離に関係しており、また、それらリード
間に印加される最大電圧を制限している。リードフレー
ムのリードがパッケージから突出しているパッケージ表
面に沿う沿面距離を、パケージサイズを大きくすること
なく、大きくすることが望ましい。
からプラスティックハウジングの表面を通って外部へ延
在するリード導体を有している。これらのリード導体
は、従来、矩形又はV字形であり、プリント基板の金属
開口に適切に嵌まり込むように設計されている。これら
導体の断面積は、過剰な加熱を生じさせることなく、装
置電流を流すに充分な大きさでなければならない。しか
しながら、基板における開口の径は制限を受けている
が、それは、開口離間の距離が装置のリード導体及びそ
れらの導電性ブッシングの離間によって定められている
からである。こられリード導体の断面積を、導体を受け
入れるプリント基板に設けられた開口の径を過度に大き
くすることなく、大きくすることが望ましい。
ラスティック部分が薄手の部分に垂直の立ち上がり部で
もって連結されてなる。厚手の領域は、パッケージのリ
ード導体のエッジから、ダイの中央部上方に位置する垂
直立ち上がり部まで延びている。薄手の部分は、その出
力リード導体側と対向する側のパケージ端部まで延びて
いる。パッケージの厚手の部分への垂直立ち上がり部
は、厚手の部分の頂面と90度の角度を形成している。
この急な角度内の材料はモールド中にプラスチック内に
気泡を溜める傾向があり、これは、装置を不良なものに
し廃棄品とすることになる。
表面に取付けられ、そこで片持ちバネにより適所に保持
されるとき、バネは厚手のプラスティック領域の表面の
上を押圧する。従って、バネ圧は、ダイ中心の上部から
外れた位置に加わる。バネ圧が加わる位置を、パッケー
ジ内に取付けられるダイ中心の上部にすることが望まし
い。また、特別な道具を必要とすることがなく片持ちバ
ネの下にパッケージの取付けを簡単化することが望まし
い。
よれば、リードフレームのドレンポストとゲートポスト
の面積をソースポストの面積よりも小さくすることがで
き、そのとき利用可能な面積をソースポスト面積を増加
させるために使うことができる、ということが分かる。
これによって、ダイのソース電極をリードフレームのソ
ースポストに結合する結合ワイヤの数を増して使うこと
ができ、パッケージの電流容量を増大させる。
OSFETタイプのパッケージでは、リードフレームの
外部リードのシーケンスを、従来のゲート、ドレン、ソ
ースから、ゲート、ソース、ドレンの新規なシーケンス
に変更した新規なリードフレーム構造が提供される。こ
の新しいシーケンスは、ゲートとソースの接続部の離間
距離を小さくすることで、装置の適用を改善し、それゆ
え、ゲート回路の漏れインダクタンスを低下させること
になる。この新規なシーケンスは、さらにソースポスト
部の面積を増加させ、また(非常に大きな面積の底部ダ
イ接続面積を有する)ドレインポストの面積を減少させ
ることを可能にし、そして、また、ダイソースからリー
ドフレームソースパッドへの結合ワイヤの数を増加させ
て使うことができ、パッケージサイズを大きくすること
なく、パッケージ抵抗を小さくすることを可能にする。
も外側のリードが、リード導体がパッケージから出て行
くところで、リード導通の断面積を小さくすることな
く、最も中央のリードフレームリードから外方(リード
フレーム中心から)にくぼみ形(reentrant)
に曲げられることができる。このように外方にくぼみ形
(reentrant)に曲げることによって、外方リ
ードと中央リードとの間のパッケージ絶縁体の表面に沿
う沿面距離が増され、装置の降状ダウン電圧を増大する
ことになる。外方にくぼみ形(reentrant)に
曲げるということは、長い導体をパッケージの中心から
離れる方向の略々垂直な経路に向かわせ、その後再度、
その長い導体を元の経路とは平行であるが、しかしそれ
から離間した経路に向かわせるということである。
質的な増大を必要とすることなし、リードフレーム外部
導体の断面積を増加させることを含む。このため、第1
の実施例によれば、通常矩形をした導体の形状をより正
方形に近づけ、より大きな面積の銅導体を同一径の孔に
嵌入させることができることが判明した。更に、矩形の
導体のエッジを僅かに面取りすることで、最終導体の総
断面積を増加させることになる。
スチックパッケージの外形は改良され、それは均一な厚
さと、リード導体エッジから延びて実質的に内部ダイの
全面積の上に延在する平坦な頂部の外表面とを有する。
リード導体に対向する側のパッケージの端部壁は、パッ
ケージの底部及びエッジに向けてテーパーが施され、垂
直に対し約45度の角度となっている。
ちバネで取付けるときに、パッケージの頂面に対するバ
ネの押圧力の中心は、ダイの中心上方に向けることがで
き、これは、表面取付け装置に力を作用させるには最も
効率的な位置である。
とで、端部面と頂面との間の角度は約135度に増大さ
れ、これにより、モールド中に、ダイのこの頂部エッジ
領域から気泡を排除することがより容易とすることがで
きる。
端面は、パッケージを楔として使用することを可能に
し、それによって、特別な道具を必要とすることなく、
パッケージを片持ちバネの上に向いたリップの下にそし
てバネの下に押し込むことができる。
図において、この発明のある特徴を備えたTO220型
半導体装置パッケージ20が示されている。パッケージ
20は、移送成形することができる従来のプラスチック
モールドハウジンク21からなり、第2図の点線で示さ
れている半導体ダイ22を封止している。底部の主体と
なる導電性リードフレーム板23は、ダイ22の底部ド
レン電極を受け止める。3本のリード導体25、26及
び27は、プラスチックハウジング21の前壁28を通
って延びている。リード25、26及び27は、それぞ
れダイ22(それがパワーMOSFETダイとすれば)
のゲート、ドレン及びソース接点とすることができ、又
は、記載されるこの発明の態様に従って、それぞれ、ゲ
ート、ソース及びドレン接点とすることができる。
27は、前面28に隣接する領域で、それぞれくぼみ形
(reentrantly)に曲げた形状にしたベンド
30及び31によって、リード26の中心及びパッケー
ジ20から離れるように曲げられている。これにより、
面28に沿う沿面距離32及び33を増加させ、リード
25及び27と中心リード26の間のより高い電圧の使
用を可能にしている。
パッケージ20で使用することができるマルチセクショ
ンリードフレームの1つのセクション35を示してい
る。陰影部36は、第1図ないし第3図に示したように
ハウジング21の過モールドの後、通常の手法で切り落
とされるリードフレームのセクションを示している。板
部23は、適当な銅又は銅合金であり、例えば、1.2
7mmの厚さとすることができる。半導体ダイ22を受
止める板部23の頂面は、メッキをすることなく、(M
OSFETダイの底部ドレンなどの)ダイ22の底部電
極を板23に半田などにより結合するのを改良すること
ができる。リードフレーム35のその他の部分は、ニッ
ケルメッキとすることができる。
も、ニッケルメッキした銅とし、また0.8mmの厚さ
とすることができる。外部リード導体又は指部25及び
27は、それぞれゲート及びソースコネクタに対応する
半田ポスト40及び42までその末端がきている。ここ
で、半田ポスト40及び42は同一平面にあって、板2
3の上面の平面よりも上方の平面内にある。板23は、
また導体26に整列しかつそれと連続する延長部41を
有している。このように、ダイ22は、その頂部におい
てソース電極43及びゲート電極44を有している。ゲ
ート電極44は、ポスト部(パッド23の上方に位置し
てそれから絶縁されている)ポスト40にワイヤ結合さ
れ、またソース電極43はポスト42にワイヤ結合され
る。なおポスト42もパッド23の上方に位置してそれ
から絶縁されている。(第2図参照)。ポスト42の面
積が比較的小さいので、わずか20ミルの2本の結合ワ
イヤ45及び46を使ってソース電極43をポスト42
(そして、陰影で示された余剰の金属が切り取られたと
き、外部リード伝導体又は指部27)に結合する。
態様を示している。ソース電極43に対しての追加の結
合ワイヤの使用を可能にする。即ち、導体25、26及
び27は、それぞれゲート、ソース及びドレンの電極で
あり、第5図に示されているようにソースとゲート導体
を互いにより近づけている。さらに、ソースポスト50
は、ここでは中央に位置し、第4図のポスト42よりも
広い幅となっている。重要なことには、ポスト50を、
リードフレームの幅の約1/2倍よりも大きな幅とする
ことができる。これにより、第4図のソース電極43か
ら導体26から延びるポスト50までワイヤ45及び4
6と同一の20ミルの4本の結合ワイヤ51、52、5
3及び54を使用することを可能にする。2本に代えて
4本の結合ワイヤの使用は、パッケージ抵抗を十分に小
さくし、このためパッケージ又はダイのサイズを変更す
ることなく、パッケージの電流容量を増加させることが
できる。
は、好ましくは、不純粋の少ないアルミニュウムワイヤ
( .9999の純度)であって、その径は20ミルで
ある。一本のワイヤは、約1ミリオームの抵抗を有し、
2本並列のワイヤで約0.5ミリオームの抵抗を有し、
4本並列のワイヤで約0.25ミリオームの抵抗を有す
る。このように、ワイヤを追加して使うことは、パッケ
ージ抵抗を実質的に小さくさせる。
トポスト56は、その面積が小さくされており、パッド
23からのパッド延長部41は移動され、リード導体2
7に整列かつ接続されている。ここで、ドレイン導体2
7は、パッド23の電位にある。
SFETダイ22用ではなく、ダイオードダイ60用の
ものとして示している。即ち、第6図においては、ダイ
オードは、パッド23に結合された底部電極を有してい
る。ワイヤ結合ポストは改良され、第5図のポスト50
及び56を共に単一の大きな面積のポスト61として一
体化させている。ポスト61は、ダイオード頂部電極6
7から5本の結合ワイヤ62、63、64、65及び6
6の使用を可能にしている。中央部にある導体の金属
は、プラスチック封止の後の金属切取りの操作中に切り
離される。
ケンスを用いたリードフレーム(2つのセクションが示
されている)の他の実施例を示しており、第4図のポス
ト42は、改良され(大きくされ)、3本の結合ワイヤ
で、パッド23上のダイの上部電極をポスト70に結合
させている。重要なことには、ポスト70は、リードフ
レームの幅の約1/2倍に近い幅を有している。なお、
パッド23は、外部導体26(ドレン導体)に接続した
狭くなって湾曲した延在部71を有する。
図、第2図および第3図のパッケージ20の改良を示
し、表面取付け型パッケージとしている。即ち、プラス
チックパッケージ80は、前述の図面のものと同様に主
要ダイ支持パッド23及び3本の出力用延在リード導体
81、82及び83を有するリードフレームを備えてい
る。導体81、82及び83は、それぞれ、ゲート、ド
レン及びソース導体であり、第4図又は第7図に示した
基本構造を持っている。しかし、リード81及び83
は、第10図および第11図に示されているように、下
方に向けくぼみ形(reentrantly)に曲げら
れ、パッド23の底部露出面の平面と平行な平面に置か
れている。このため、第9図ないし第11図の装置は、
表面取付け用のものであるが、それ以外の点では第4図
ないし第7図のものに関して前述した種々の利点を持っ
ている。
リード導体25乃至27いずれかの断面を示している。
従来のTO220パッケージでは、導体25は、約0.
8ミリメートルの高さと約0.46ミリメートルの幅を
有し、約0.388平方ミリメートル2の断面積となっ
ていた。これは、定格約50アンペアRMSの装置とし
て用いられ、約0.92ミリメートル径のプリント基板
孔を必要としていた。
を増やして使用することで、装置電流を増加させること
ができることが分かった。即ち、第13図に示されてい
るように、接点25の断面は、064平方ミリメートル
の断面に対して0.8ミリメートル×0.8ミリメート
ルとすることができる。これは、基板の孔径を僅か1.
15ミリメートルまで増加させるだけを必要とするが、
温度上昇を加えずに或いはパッケージ抵抗を増すことな
く、電流容量を65アンペアRMSまで増加させること
ができる。
を1.27ミリメートルまで増すことで、0.8ミリメ
ートル×1.0ミリメートルの接点断面にすることがで
き、その電流容量を約80アンペアRMSまで増やす。
したエッジ90の使用を示している。これにより、プリ
ント基板の貫通孔91を変更することなく、導体25の
銅材断面を増加して使用することができる。
な、プラスティックハウジングに使われる外形を示す。
第1図ないし第10図のパッケージの場合のように、
(この発明のリードフレームと共に示されている)パッ
ケージ20は、平坦な棚200を有する比較的厚い領域
と、平坦な棚201を有する比較的薄い領域と、垂直又
は垂直に近い壁202及び203とを有している。壁2
02は、上面200と約90度で交差している。これ
は、エッジ領域204に気泡が取り込まれるというモー
ルド上の問題を生じさせた。また、パッケージ20は、
通例、その一端を支持面210に固定された片持ちバネ
211によってプリント基板210又はその他の面上に
表面取付けされる。バネ211は上方に向けた端縁21
2を持ち、この端線212はまたパッケージ20を支持
面に対して押圧するために頂面200に圧力を加えるた
めの圧力点を形成する。
15は、ダイ22のエッジの方に移されている。フレー
ム23と面210との間の接触抵抗を小さくし、またダ
イ22の領域の上方に応力をより良好に分散させるた
め、加圧点をダイ22の中心に向け移動させることが好
ましい。
は、壁202と面201とが交差する個所でのパッケー
ジのエッジが低く、リードワイヤ46の曲げにおける許
容誤差を減少させていることである。
特に第17図および第18図に示されているように変更
される。即ち、第17図および第18図において、平坦
な頂面220はダイ22の中心を十分に越えて延び、端
壁221は垂直面に対し約45度の角度を形成してい
る。従って、バネ211の圧力点はダイ22の中心の上
方に加えられ、パッケージ20の面210への取付け
を、電気的にも、また機械的にも改善している。
ジ20の端部が新規な楔形状をしているため、このパッ
ケージ20を図面において単に右方向に押すことで、即
ち、バネ211の端部212に近づけてパッケージ20
をバネ211の下のその所望の位置にまで移動させるこ
とで、パッケージをバネ211に対して取付けできる。
パッケージ20をその所望の最終位置に配置するため
(図示しない)、ノッチ又は位置決めポストをパッケー
ジ20内に形成することができる。
の更なる利点は、エッジ230は、モールドに際して空
気を取り込まないということである。また、第16図の
ようにリードが浅い棚段にあまり近づき過ぎるといった
恐れなしに、リード46及び他の同様なリードに対して
追加の場所が与えられる。なお、第1図ないし第10図
のパッケージで注目において第16図のエッジ202に
対応するエッジには、モールド中にそのエッジでの気泡
の発生を防ぐため短かい面取りがされているのが分か
る。
明されてきたが、その他多くの変形例と修正例及びその
他の用例は、当業者には明らかであろう。従って、この
発明は、ここでの特定の開示に制限されるのではなく、
特許請求の範囲の記載ってのみ制限されることが望まれ
る。
含む新規なパッケージの頂面図である。
る。
う沿面距離を増すため、大きくしし外方に曲げた新規な
リード導体を用い、またゲート、ドレン及びソースリー
ド導体という公知のシーケンスを用いた、第1図、第2
図および第3図のパッケージに封止することができるリ
ードフレームの単一のセクションの頂面図である。
ード導体配列順序と大きくした面積のソースポストをも
った第4図のリードフレームに類似するシーケンスリー
ドフレームの第2の実施例である。 (図5a)第5a図は、第5図の断面線5a―5aに沿
ってとった第5図の断面図である。
をダイオード用に改良したこの発明の第3の実施例であ
る。
のものを改良したこの発明の第4実施例を示す。
た第7図の断面図である。
た、この発明の別の実施例の頂面図である。
220パッケージのリードフレーム導体の断面図であ
る。
高い電流容量を持つ改良されたリードフレーム導体の断
面図である。
高い電流容量を持つ改良されたリードフレーム導体の断
面図である。
の導体のエッジが面取りされ、回路基板の孔径を過度に
大きくすることなく、より大きな導体断面の使用を可能
にした改良されたリードフレーム伝導体の断面図であ
る。
のパッケージ外形の側面図である。
よる新規なパッケージの外形の側面図である。
である。
Claims (30)
- 【請求項1】 サイズを大きくすることなく電流容量を
増加し半導体装置であって;該半導体装置は、リードフ
レームと、半導体装置ダイと、複数の結合ワイヤとを備
え;前記リードフレームは、ダイ取付けパッドと複数の
平行に離間した外部導体とを有する、薄く略々平坦な導
電性本体を備え;前記複数の平行に離間した外部導体の
少なくとも1つは、その一端に大きい結合ワイヤポスト
を有し、この結合ワイヤポストは前記ダイ取付けパッド
の近くに位置しているがこれと離間し;前記ダイの底部
は前記ダイ取付けパッドの頂面に固定され;複数の前記
リードワイヤは、それらの一端で前記ダイの頂面と結合
され、他の端で前記大きい結合ワイヤポストに結合さ
れ;前記大きい結合ワイヤポストは、前記リードフレー
ムの幅の少なくとも約1/2倍の幅を有することを特徴
とする半導体装置。 - 【請求項2】 前記外部導体の内の第2の外部導体は、
前記ダイの頂面の制御電極に接続するための大きい第2
の結合ワイヤポストを有し;前記大きい結合ワイヤポス
トは、前記大きい第2の結合ワイヤポストの面積よりも
実質的に大きい面積を有することを特徴とする特許請求
の範囲第1項に記載の装置。 - 【請求項3】 前記ダイ取付けパッドは、前記複数の外
部導体のうちの1つに電気的に接続されることを特徴と
する特許請求の範囲第1項に記載の装置。 - 【請求項4】 前記ダイ取付けパッドは、前記複数の外
部導体のうちの1つに電気的に接続されることを特徴と
する特許請求の範囲第2項に記載の装置。 - 【請求項5】 前記装置は、更に、前記ダイと前記リー
ドフレームの少なくともある複数の部分を取り囲むプラ
スティックハウジングを含み;前記複数の離間した導体
は、前記プラスティックハウジングの内部から延び、前
記ハウジングの側壁を通って前記ハウジングの外部に至
ることを特徴とする特許請求の範囲第1項に記載の装
置。 - 【請求項6】 前記装置は、更に、前記ダイと前記リー
ドフレームの少なくともある複数の部分とを取り囲むプ
ラスティックハウジングを含み;前記複数の離間した導
体は、プラスティックハウジングの内部から延び、前記
ハウジングの側壁を通ってハウジングの外部に至ること
を特徴とする特許請求の範囲第2項に記載の装置。 - 【請求項7】 前記装置は、更に、前記ダイと前記リー
ドフレームの少なくともある複数の部分とを取り囲むプ
ラスティックハウジングを含み;前記複数の離間した導
体は、前記プラスティックハウジングの内部から延び、
前記ハウジングの側壁を通って、前記ハウジングの外部
に至ることを特徴とする特許請求の範囲第3項に記載の
装置。 - 【請求項8】 前記装置は、更に、前記ダイと前記リー
ドフレームの少なくともある複数の部分を取り囲むプラ
スティックハウジングを含み;前記複数の離間した導体
は、前記プラスティックハウジングの内部から延び、前
記ハウジングの側壁を通って、前記ハウジングの外部に
至ることを特徴とする特許請求の範囲第4項に記載の装
置。 - 【請求項9】 前記複数の離間された外部導体の内の横
方向に最も外方にある2つの外部導体は、くぼみ形に
(reentrantly)曲げられ、前記導体の延在
自由端部の離線間距離を小さくしたことを特徴とする特
許請求の範囲第1項に記載の装置。 - 【請求項10】 サイズを大きくすることなく電流容量
を増加させた半導体装置であって;該半導体装置は、リ
ードフレームと、半導体装置ダイと、複数の結合ワイヤ
とを備え;前記リードフレームは、ダイ取付けパッドと
複数の平行に離間した外部導体とを有する、薄く略々平
坦な導電性本体を備え;前記複数の平行に離間した外部
導体のうちの少なくとも1つは、その一端に大きい結合
ワイヤポストを有し、該ポストは前記ダイ取付けパッド
の近くに位置するがこれと離間し;前記ダイの底部は、
前記ダイ取付けパッドの頂面に固定され;複数の前記リ
ードワイヤは、それらの一端で前記ダイの頂面に結合さ
れ、他端で前記大きい結合ワイヤポストに結合され;プ
ラスティックハウジングが前記ダイと前記リードフレー
ムの少なくともある複数の部分を取り囲み;前記複数の
離間した導体は、前記プラスティックハウジングの内部
から延び、前記ハウジングの側壁を通って、前記ハウジ
ングの外部に至り;前記複数の離間された外部導体のう
ちの横方向に最も外側の2つは、くぼみ形に曲げられ、
前記導体の延在自由端部の離間距離を小さくし;前記く
ぼみ形に曲げられた外部導体は、それらが最大の離間を
有する距離となる位置において前記ハウジングの側壁を
貫通し、それによって前記側壁の表面に沿う沿面距離を
増していることを特徴とする半導体装置。 - 【請求項11】 前記大きい結合ワイヤポストは、前記
リードフレームの幅の少なくとも約1/2倍の幅を有す
ることを特徴とする特許請求の範囲第10項に記載の装
置。 - 【請求項12】 前記ある複数の外部導体のうちの第2
の外部導体は、前記ダイの頂面の制御電極に接続するた
めの第2の大きい結合ワイヤポストを有し;前記大きい
結合ワイヤポストは、前記第2の大きい結合ワイヤポス
トの面積よりも実質的に大きい面積を有することを特徴
とする特許請求の範囲第11項に記載の装置。 - 【請求項13】 前記ダイ取付けパッドは、前記複数の
外部導体のうちの1つの外部導体に電気的に接続されて
いることを特徴とする特許請求の範囲第10項に記載の
装置。 - 【請求項14】 サイズを大きくすることなく電流容量
を増加させた半導体装置であって;該半導体装置は、リ
ードフレームと、半導体装置ダイと、複数の結合ワイヤ
とを備え;前記リードフレームは、ダイ取付けパッドと
複数の平行に離間した外部導体とを有する、薄く略々平
坦な導電性本体を備え;前記複数の平行に離間した外部
導体の少なくとも1つは、その一端に大きい結合ワイヤ
ポストを有し、該ポストは前記ダイ取付けパッドの近く
に位置するがこれと離間し;前記ダイの底部は、前記ダ
イ取付けパッドの頂面に固定され;複数の前記リードワ
イヤは、それらの一端で前記ダイの頂面と接続され、他
端で前記大きい結合ワイヤポストに接続され;前記複数
の離間した外部導体は、横方向に等間隔で離間した3つ
の導体を有し、これら3つの導体は、パワーMOSFE
T用のそれぞれゲート、ソース及びドレイン導体の配列
順序で配置され、前記ソース導体が中央導体となってい
ることを特徴とする半導体装置。 - 【請求項15】 前記大きい結合ワイヤポストは、前記
ソース導体に固定され、また前記リードフレームの幅の
少なくとも約1/2倍の幅を有していることを特徴とす
る特許請求の範囲第14項に記載の装置。 - 【請求項16】 前記外部導体のうちの第2の外部導体
は、前記ダイの頂面の制御電極に接続するための第2の
大きい結合ワイヤポストを有し;前記大きい結合ワイヤ
ポストは、前記第2の大きい結合ワイヤポストの面積よ
りも実質的に大きい面積を有することを特徴とする特許
請求の範囲第14項に記載の装置。 - 【請求項17】 前記ダイ取付けパッドは、前記複数の
外部導体のうちの1つの外部導体に電気的に接続される
ことを特徴とする特許請求の範囲第16項に記載の装
置。 - 【請求項18】 前記装置は、更に、前記ダイと前記リ
ードフレームの少なくとも複数の部分とを取り囲むプラ
スティックハウジングを含み;前記複数の離間した導体
は、前記プラスティックハウジングの内部から延び、前
記ハウジングの側壁を通って、前記ハウジングの外部に
至ることを特徴とする特許請求の範囲第15項に記載の
装置。 - 【請求項19】 前記複数の離間された外部導体のうち
の横方向に最も外側の2つの外部導体はくぼみ形に曲げ
られ、前記複数の導体の延在自由端部の離間距離を小さ
くさせていることを特徴とする特許請求の範囲第14項
に記載の装置。 - 【請求項20】 前記大きい結合ワイヤポストは、前記
ソース導体に固定され、前記リードフレームの幅の少な
くとも約1/2倍の幅を有していることを特徴とする特
許請求の範囲第10項に記載の装置。 - 【請求項21】前記大きい結合ワイヤポストは、前記リ
ードフレームの1つの外方エッジから延び、その中心に
向かうことを特徴とする特許請求の範囲第1項に記載の
装置。 - 【請求項22】 前記ダイ取付けパッドは、前記外部伝
導体の1つに電気的に接続されているもの。 - 【請求項23】 前記装置は、更に、前記ダイと前記リ
ードフレームの少なくともある複数の部分とを取り囲む
プラスティックハウジングを含み;前記複数の離間した
導体は、前記プラスティックハウジングの内部から延
び、前記ハウジングの側壁を通って、前記ハウジングの
外部に至ることを特徴とする特許請求の範囲第22項に
記載の装置。 - 【請求項24】 前記複数の離間された外部導体のうち
の横方向に最も外側の2つは、くぼみ形に曲げられ前記
複数の導体の延在自由端部の離間距離を小さくしている
ことを特徴とする特許請求の範囲第22項に記載の装
置。 - 【請求項25】 前記大きい結合ワイヤポストは、前記
リードフレームの1つの外方エッジから延び、その中心
に向かうことを特徴とする特許請求の範囲第15項に記
載の装置。 - 【請求項26】 前記装置は、更に、前記ダイと前記リ
ードフレームの少なくともある複数の部分とを取り囲む
プラスティックハウジングを含み;前記複数の離間した
導体は、前記プラスティックハウジングの内部から延
び、前記ハウジングの側壁を通って、前記ハウジングの
外部に至ることを特徴とする特許請求の範囲第25項に
記載の装置。 - 【請求項27】 前記プラスティックハウジングの形状
は矩形であり、略々平坦な頂面と、略々平坦な底面と、
前記頂面と底面及び前記側壁との間を延びる、一対の離
間した略々垂直かつ平行なエッジ壁と、前記側壁に対向
する前記パッケージの側の第2の側壁とを有し;前記略
々平坦な頂面は、実質的に前記ダイの全面積上方に位置
することを特徴とする特許請求の範囲第5項に記載の装
置。 - 【請求項28】 前記第2の側壁は、垂直に対し約45
度の角度をなし、前記頂面と約135度の内角で交差
し、前記ハウジングに対し片持ち支持取付けバネの下に
カム作用させるためのカム面を限定することを特徴とす
る特許請求の範囲第27項に記載の装置。 - 【請求項29】 片持ち取付けバネをカム作用で押し上
げるようにされた外形を有するプラスティック半導体ハ
ウジングであって;該ハウジングは、内部に取付けられ
た半導体ダイと、このダイから延び、前記ハウジングの
側壁を通って前記ハウジングの外部まで至る複数の電気
導体とを有し;前記プラスティックハウジングの形状
は、略々矩形であり、略々平坦な頂面と、略々平坦な底
面と、前記頂面と底面及び前記側壁との間を延びる、一
対の離間した略々垂直かつ平行なエッジ壁と、前記側壁
に対向する前記パッケージの側の第2の側壁とを有し;
前記略々平坦な頂面は、実質的に前記ダイの全面積上方
に位置し、前記第2の側壁は、垂直に対し約45度の角
度をなし、前記頂面と約135度の内角で交差し、前記
ハウジングに対し片持ち取付けバネの下にカム作用させ
るためのカム面を限定することを特徴とするプラスチッ
ク半導体ハウジング。 - 【請求項30】 前記複数の外部導体の各個は、同一の
矩形の形状を有し、前記複数の外部導体のエッジは、少
なくともその長さ部分に対して面取りされ、それによっ
て、面取りを行なわない導体を受入れるときの孔径より
も小さな径のプリント基板孔に挿入できるようにすると
共に、所定の径のプリント基板孔に対してはより大きな
断面積の使用を可能にしたことを特徴とする特許請求の
範囲第1項に記載の装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8422498P | 1998-05-05 | 1998-05-05 | |
US60/084,224 | 1998-06-23 | ||
US09/103,035 | 1998-06-23 | ||
US09/103,035 US6476481B2 (en) | 1998-05-05 | 1998-06-23 | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077588A true JP2000077588A (ja) | 2000-03-14 |
JP3646023B2 JP3646023B2 (ja) | 2005-05-11 |
Family
ID=26770721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16145199A Expired - Fee Related JP3646023B2 (ja) | 1998-05-05 | 1999-04-30 | 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム |
Country Status (3)
Country | Link |
---|---|
US (2) | US6476481B2 (ja) |
JP (1) | JP3646023B2 (ja) |
DE (1) | DE19920381A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936915B2 (en) * | 2000-11-01 | 2005-08-30 | Mitsui High-Tec, Inc. | Lead frame having chip mounting part and leads of different thicknesses |
US7084491B2 (en) | 2003-06-30 | 2006-08-01 | Renesas Technology Corporation | Semiconductor device |
KR100958422B1 (ko) * | 2003-01-21 | 2010-05-18 | 페어차일드코리아반도체 주식회사 | 고전압 응용에 적합한 구조를 갖는 반도체 패키지 |
JP2014027293A (ja) * | 2013-09-11 | 2014-02-06 | Renesas Electronics Corp | 半導体装置 |
JP2014165452A (ja) * | 2013-02-27 | 2014-09-08 | Denso Corp | 半導体装置 |
JP2016040839A (ja) * | 2015-10-27 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2016072376A (ja) * | 2014-09-29 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100246366B1 (ko) * | 1997-12-04 | 2000-03-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
GB0018643D0 (en) * | 2000-07-31 | 2000-09-13 | Koninkl Philips Electronics Nv | Semiconductor devices |
US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
US20040094828A1 (en) * | 2002-01-16 | 2004-05-20 | Delphi Technologies, Inc. | Double-sided multi-chip circuit component |
JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
JP3872001B2 (ja) * | 2002-11-18 | 2007-01-24 | シャープ株式会社 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
US7034385B2 (en) * | 2003-08-05 | 2006-04-25 | International Rectifier Corporation | Topless semiconductor package |
US8395253B2 (en) * | 2004-01-28 | 2013-03-12 | International Rectifier Corporation | Hermetic surface mounted power package |
US7154186B2 (en) * | 2004-03-18 | 2006-12-26 | Fairchild Semiconductor Corporation | Multi-flip chip on lead frame on over molded IC package and method of assembly |
US7208818B2 (en) * | 2004-07-20 | 2007-04-24 | Alpha And Omega Semiconductor Ltd. | Power semiconductor package |
US7759775B2 (en) * | 2004-07-20 | 2010-07-20 | Alpha And Omega Semiconductor Incorporated | High current semiconductor power device SOIC package |
US7268447B2 (en) * | 2004-09-01 | 2007-09-11 | Yazaki North America, Inc. | Power control center with solid state device for controlling power transmission |
US7268446B2 (en) | 2004-09-01 | 2007-09-11 | Yazaki North America, Inc. | Power control center with solid state device for controlling power transmission |
US7271473B1 (en) | 2005-02-08 | 2007-09-18 | Yazaki North America, Inc. | Semiconductor power transmission device |
DE102005018941B4 (de) * | 2005-04-22 | 2010-07-08 | Infineon Technologies Ag | Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben |
US8334583B2 (en) * | 2005-07-20 | 2012-12-18 | Infineon Technologies Ag | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component |
WO2007036757A1 (en) * | 2005-09-27 | 2007-04-05 | Infineon Technologies Ag | Wire-bonded semiconductor component and manufacturing method thereof |
US7786558B2 (en) * | 2005-10-20 | 2010-08-31 | Infineon Technologies Ag | Semiconductor component and methods to produce a semiconductor component |
US7663212B2 (en) * | 2006-03-21 | 2010-02-16 | Infineon Technologies Ag | Electronic component having exposed surfaces |
US7541681B2 (en) * | 2006-05-04 | 2009-06-02 | Infineon Technologies Ag | Interconnection structure, electronic component and method of manufacturing the same |
US8116862B2 (en) * | 2006-06-08 | 2012-02-14 | Greatbatch Ltd. | Tank filters placed in series with the lead wires or circuits of active medical devices to enhance MRI compatibility |
KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
US7447041B2 (en) * | 2007-03-01 | 2008-11-04 | Delphi Technologies, Inc. | Compression connection for vertical IC packages |
US7586179B2 (en) * | 2007-10-09 | 2009-09-08 | Fairchild Semiconductor Corporation | Wireless semiconductor package for efficient heat dissipation |
US8253225B2 (en) | 2008-02-22 | 2012-08-28 | Infineon Technologies Ag | Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof |
JP5543084B2 (ja) * | 2008-06-24 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
US7839004B2 (en) * | 2008-07-30 | 2010-11-23 | Sanyo Electric Co., Ltd. | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame |
US8324025B2 (en) * | 2010-04-22 | 2012-12-04 | Team Pacific Corporation | Power semiconductor device packaging |
JP5609298B2 (ja) * | 2010-06-18 | 2014-10-22 | 富士電機株式会社 | ラミネートブスバー |
US8314489B2 (en) | 2010-09-13 | 2012-11-20 | Infineon Technologies Ag | Semiconductor module and method for production thereof |
DE102012019391A1 (de) * | 2012-10-02 | 2014-04-03 | Infineon Technologies Ag | Leitungshalbleitergehäuse mit redundanter Funktionalität |
DE102012222679A1 (de) * | 2012-12-10 | 2014-06-12 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe |
US9041172B1 (en) * | 2013-12-13 | 2015-05-26 | Alpha & Omega Semiconductor, Inc. | Semiconductor device for restraining creep-age phenomenon and fabricating method thereof |
US9768087B2 (en) | 2014-10-08 | 2017-09-19 | Infineon Technologies Americas Corp. | Compact high-voltage semiconductor package |
US10787303B2 (en) | 2016-05-29 | 2020-09-29 | Cellulose Material Solutions, LLC | Packaging insulation products and methods of making and using same |
US11078007B2 (en) | 2016-06-27 | 2021-08-03 | Cellulose Material Solutions, LLC | Thermoplastic packaging insulation products and methods of making and using same |
US10249557B2 (en) | 2017-05-23 | 2019-04-02 | Nxp Usa, Inc. | Packaged integrated circuit device and methods |
JPWO2018235330A1 (ja) * | 2017-06-20 | 2020-04-16 | 住友電気工業株式会社 | 半導体装置 |
US11927431B1 (en) | 2018-12-11 | 2024-03-12 | Northrop Grumman Systems Corporation | Firing switch for compact capacitive discharge unit |
CN111341747A (zh) | 2018-12-19 | 2020-06-26 | 恩智浦美国有限公司 | 用以改进爬电距离的引线缩短 |
JP1646470S (ja) * | 2019-05-14 | 2019-11-25 | ||
CN110310940A (zh) * | 2019-07-16 | 2019-10-08 | 上海道之科技有限公司 | 一种新型封装的分立器件 |
US11581632B1 (en) | 2019-11-01 | 2023-02-14 | Northrop Grumman Systems Corporation | Flexline wrap antenna for projectile |
USD920264S1 (en) * | 2019-11-27 | 2021-05-25 | The Noco Company | Semiconductor device |
USD932452S1 (en) * | 2019-11-27 | 2021-10-05 | The Noco Company | Semiconductor device |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3781613A (en) * | 1972-10-10 | 1973-12-25 | Collins Radio Co | Rf transistor carrier |
US3784884A (en) * | 1972-11-03 | 1974-01-08 | Motorola Inc | Low parasitic microwave package |
US4346396A (en) * | 1979-03-12 | 1982-08-24 | Western Electric Co., Inc. | Electronic device assembly and methods of making same |
US4546374A (en) * | 1981-03-23 | 1985-10-08 | Motorola Inc. | Semiconductor device including plateless package |
JPS58209147A (ja) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS59130449A (ja) * | 1983-01-17 | 1984-07-27 | Nec Corp | 絶縁型半導体素子用リードフレーム |
JPS6116554A (ja) | 1984-07-03 | 1986-01-24 | Sony Corp | 半導体装置 |
DE3535605C1 (de) * | 1985-10-05 | 1986-12-04 | Telefunken electronic GmbH, 7100 Heilbronn | Halbleiteranordnung |
JPS62150755A (ja) | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 電子装置およびその製造方法 |
JPS6310548A (ja) | 1986-07-01 | 1988-01-18 | Mitsubishi Electric Corp | 半導体装置 |
JPH0750753B2 (ja) * | 1987-08-21 | 1995-05-31 | 株式会社東芝 | トランジスタ装置 |
JPH0815165B2 (ja) * | 1987-09-17 | 1996-02-14 | 株式会社東芝 | 樹脂絶縁型半導体装置の製造方法 |
JPH0770317B2 (ja) | 1987-11-27 | 1995-07-31 | 新神戸電機株式会社 | 鉛蓄電池用極板の製造法 |
JPH01216608A (ja) | 1988-02-24 | 1989-08-30 | Mitsubishi Electric Corp | 半導体装置用パッケージ |
JP2714037B2 (ja) | 1988-09-26 | 1998-02-16 | 株式会社日立製作所 | 半導体装置 |
JPH0691119B2 (ja) | 1989-07-31 | 1994-11-14 | 株式会社東芝 | 半導体装置 |
IT1239644B (it) * | 1990-02-22 | 1993-11-11 | Sgs Thomson Microelectronics | Struttura di supporto degli adduttori perfezionata per contenitori di dispositivi integrati di potenza |
JPH0760839B2 (ja) | 1990-03-15 | 1995-06-28 | 株式会社東芝 | 半導体装置 |
IT1250405B (it) * | 1991-01-31 | 1995-04-07 | Sgs Thomson Microelectronics | Piastrina metallica di dissipazione del calore di un dispositivo a semiconduttore di potenza incapsulato in resina fornita di rilievi per la saldatura dei fili di massa |
DE69220601T2 (de) * | 1991-04-10 | 1997-10-23 | Caddock Electronics Inc | Schichtwiderstand |
IT1249388B (it) | 1991-04-26 | 1995-02-23 | Cons Ric Microelettronica | Dispositivo a semiconduttore incapsulato in resina e completamente isolato per alte tensioni |
JPH0523563U (ja) * | 1991-07-17 | 1993-03-26 | ソニー株式会社 | 半導体レーザ装置 |
DE4141650C2 (de) | 1991-12-17 | 1997-03-13 | Vero Electronics Gmbh | Kühlkörper mit abnehmbarer Andruckklammer |
JPH05218233A (ja) * | 1992-02-06 | 1993-08-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5309027A (en) * | 1992-06-15 | 1994-05-03 | Motorola, Inc. | Encapsulated semiconductor package having protectant circular insulators |
JP2695736B2 (ja) * | 1992-12-11 | 1998-01-14 | 三菱電機株式会社 | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 |
JP2560974B2 (ja) * | 1993-06-04 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
JP3027512B2 (ja) * | 1994-08-23 | 2000-04-04 | 株式会社日立製作所 | パワーmosfet |
US5530284A (en) * | 1995-03-06 | 1996-06-25 | Motorola, Inc. | Semiconductor leadframe structure compatible with differing bond wire materials |
US5587608A (en) * | 1995-10-27 | 1996-12-24 | Meng; Ching-Ming | Structure heat sink for power semiconductors |
JPH09186390A (ja) * | 1995-12-28 | 1997-07-15 | Fuji Electric Co Ltd | 半導体レーザ装置 |
US5886397A (en) | 1996-09-05 | 1999-03-23 | International Rectifier Corporation | Crushable bead on lead finger side surface to improve moldability |
DE19736895A1 (de) | 1996-09-05 | 1998-04-16 | Int Rectifier Corp | Gehäuse für Halbleiterbauteile |
US5767567A (en) * | 1996-09-10 | 1998-06-16 | Magemos Corporation | Design of device layout for integration with power mosfet packaging to achieve better lead wire connections and lower on resistance |
US6114750A (en) | 1996-10-01 | 2000-09-05 | International Rectifier Corp. | Surface mount TO-220 package and process for the manufacture thereof |
US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
US5977630A (en) * | 1997-08-15 | 1999-11-02 | International Rectifier Corp. | Plural semiconductor die housed in common package with split heat sink |
US5917704A (en) * | 1997-10-06 | 1999-06-29 | Ford Motor Company | Laser-solderable electronic component |
US6144093A (en) * | 1998-04-27 | 2000-11-07 | International Rectifier Corp. | Commonly housed diverse semiconductor die with reduced inductance |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
US6335548B1 (en) * | 1999-03-15 | 2002-01-01 | Gentex Corporation | Semiconductor radiation emitter package |
JP2002124613A (ja) * | 2001-08-23 | 2002-04-26 | Hitachi Ltd | パワーmosfetの製造方法 |
-
1998
- 1998-06-23 US US09/103,035 patent/US6476481B2/en not_active Expired - Lifetime
-
1999
- 1999-04-30 JP JP16145199A patent/JP3646023B2/ja not_active Expired - Fee Related
- 1999-05-04 DE DE19920381A patent/DE19920381A1/de not_active Ceased
-
2002
- 2002-09-13 US US10/243,568 patent/US6667547B2/en not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936915B2 (en) * | 2000-11-01 | 2005-08-30 | Mitsui High-Tec, Inc. | Lead frame having chip mounting part and leads of different thicknesses |
KR100958422B1 (ko) * | 2003-01-21 | 2010-05-18 | 페어차일드코리아반도체 주식회사 | 고전압 응용에 적합한 구조를 갖는 반도체 패키지 |
US7084491B2 (en) | 2003-06-30 | 2006-08-01 | Renesas Technology Corporation | Semiconductor device |
US7541672B2 (en) | 2003-06-30 | 2009-06-02 | Renesas Technology Corp. | Semiconductor device |
US7800215B2 (en) | 2003-06-30 | 2010-09-21 | Renesas Electronics Corporation | Semiconductor device |
US8304890B2 (en) | 2003-06-30 | 2012-11-06 | Renesas Electronics Corporation | Semiconductor device |
US8796838B2 (en) | 2003-06-30 | 2014-08-05 | Renesas Electronics Corporation | Semiconductor device |
US9165901B2 (en) | 2003-06-30 | 2015-10-20 | Renesas Electronics Corporation | Semiconductor device |
JP2014165452A (ja) * | 2013-02-27 | 2014-09-08 | Denso Corp | 半導体装置 |
JP2014027293A (ja) * | 2013-09-11 | 2014-02-06 | Renesas Electronics Corp | 半導体装置 |
JP2016072376A (ja) * | 2014-09-29 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016040839A (ja) * | 2015-10-27 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3646023B2 (ja) | 2005-05-11 |
US20030011051A1 (en) | 2003-01-16 |
US20010054752A1 (en) | 2001-12-27 |
US6476481B2 (en) | 2002-11-05 |
DE19920381A1 (de) | 1999-12-09 |
US6667547B2 (en) | 2003-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000077588A (ja) | 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケ―ジとリ―ドフレ―ム | |
US9391006B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20120244697A1 (en) | Method for fabricating a semiconductor device | |
CN108573880B (zh) | 管芯嵌入 | |
EP2557633B1 (en) | Press fit terminal and semiconductor module | |
CN105981170A (zh) | 具有半导体芯片端子的dc-dc转换器 | |
CN101556946B (zh) | 形成半导体封装件的方法及其结构 | |
US11961790B2 (en) | Semiconductor module | |
CN102099919A (zh) | 具有用于栅极的贯通本体通路的纵型mosfet | |
US7851897B1 (en) | IC package structures for high power dissipation and low RDSon | |
US20240038612A1 (en) | Package with electrically insulated carrier and at least one step on encapsulant | |
US11955451B2 (en) | Semiconductor module | |
US5063434A (en) | Plastic molded type power semiconductor device | |
CN112349670A (zh) | 包括被电隔离的负载电极的电子装置 | |
US20230245956A1 (en) | Semiconductor module | |
US10396019B2 (en) | Molded intelligent power module and method of making the same | |
CN112216667A (zh) | 具有用于改善的阻挡条分隔的凹槽的封装引线设计 | |
JP2005051109A (ja) | パワー半導体モジュール | |
EP3933915B1 (en) | A semiconductor device package comprising a pin in the form of a drilling screw | |
EP4310906A1 (en) | Semiconductor package and method | |
US11404336B2 (en) | Power module with metal substrate | |
CN216749898U (zh) | 一种功率半导体的封装结构 | |
EP4369394A1 (en) | Power semiconductor package and method for fabricating the same | |
CN111199944A (zh) | 引线框架、半导体装置以及半导体装置的制造方法 | |
CN115223976A (zh) | 具有引脚配合引线的高电压半导体封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040727 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3646023 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |