JPH0691119B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0691119B2
JPH0691119B2 JP1198314A JP19831489A JPH0691119B2 JP H0691119 B2 JPH0691119 B2 JP H0691119B2 JP 1198314 A JP1198314 A JP 1198314A JP 19831489 A JP19831489 A JP 19831489A JP H0691119 B2 JPH0691119 B2 JP H0691119B2
Authority
JP
Japan
Prior art keywords
electrode
lead frame
pellet
wire
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1198314A
Other languages
English (en)
Other versions
JPH0362932A (ja
Inventor
吉昭 相沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1198314A priority Critical patent/JPH0691119B2/ja
Priority to KR1019900011372A priority patent/KR930010084B1/ko
Priority to US07/558,513 priority patent/US5075758A/en
Priority to DE69030411T priority patent/DE69030411T2/de
Priority to EP90114692A priority patent/EP0415106B1/en
Publication of JPH0362932A publication Critical patent/JPH0362932A/ja
Publication of JPH0691119B2 publication Critical patent/JPH0691119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置に係わり、特に同一半導体装置内
にて、一つの半導体ペレットと、他の半導体ペレットと
をワイヤボンディングにて互いに電気的に接続した半導
体装置に関する。
（従来の技術） 同一半導体装置内にて、半導体ペレットと、半導体ペレ
ットとをワイヤボンディングにてそれぞれ電気的に接続
した従来の半導体装置を第８図および第９図に示す。第
８図、および第９図の各参照符号はそれぞれ対応するも
のとする。
まず、第８図に示す従来装置について説明する。リード
フレーム１（11,12）上に、半導体ペレット２（21,22）
が固着されている。これらの半導体ペレット21、22に
は、それぞれアルミニウムからなる電極41、42が形成さ
れている。これらの半導体ペレット21と、22との電気的
接続の方法は、一旦、ダミーリード1aを介して、金から
なるワイヤ31、32の２本のワイヤによって行なわれてい
る。
このように、一旦、ダミーリード1aを介して、異なる半
導体ペレット41と、42とを、金ワイヤ31、32によって電
気的に接続する理由として以下に説明する点が上げられ
る。
すなわち、第９図に示す従来装置のように、アルミニウ
ム電極41と、42とを直接、金ワイヤ３で接続すると、ど
ちらか一方のアルミニウム電極に対して、金ワイヤ３が
ウェッジボンディングされる箇所が必ず生じる。同図で
は、アルミニウム電極42に対して金ワイヤ３がウェッジ
ボンディングされている。このウェッジボンディングさ
れている箇所を7bとし、また、これと対応させて、ボー
ルボンディングされている箇所を7aとして第８図、およ
び第９図に示す。このように、例えば金ワイヤ３と、ア
ルミニウム電極42、すなわち、金とアルミニウムの組み
合わせでウェッジボンディングされてしまうと、金と、
アルミニウムとが互いに反応しあって合金化が進行す
る。この合金化の進行と共に、金ワイヤ３には、クラッ
クが発生、成長し、最期には金ワイヤ３の断線に至ると
いう、半導体装置の信頼性に著しい悪影響を及ぼす欠点
がある。このため、従来の半導体装置では、第８図に示
したように、一旦、ダミーリード1aを介して、ここに対
して、ウェッジボンディングされる箇所7bがくるように
して、半導体ペレット41と、42とを、ワイヤボンディン
グにてそれぞれ電気的に接続を行なっているわけであ
る。ここで、ダミーリード1aを構成する材料としては、
例えばニッケルと鉄との合金等に銀メッキを施したもの
等が用いられる。例えば銀に対して、金がウェッジボン
ディングされている箇所7bにおける合金化は、上記のよ
うな金と、アルミニウムとの合金化に比較して、さほど
著しいものではない。
尚、ボールボンディングされている箇所7aにおいては、
金とアルミニウムとの合金化は制限され、クラックの発
生に至るまで、合金化が進行することはほとんどない。
しかしながら、第８図に示す従来装置では、ダミーリー
ド1aを必要とするために、半導体装置のピン数が増加
し、パッケージの大きさも増大するという不利益が生じ
ている。また、特にピン数、およびパッケージの大きさ
に制限のある半導体装置には、上記従来装置の使用が困
難であるという問題もある。
これらの点を解決する手段について、現在、様々な検討
がされている。例えばピン数、およびパッケージの大き
さを増加させずに、ダミーリードを使用する方法とし
て、ダミーリードを本来のピン位置以外の箇所に形成
し、モールド後、切断する方法が検討されている。とこ
ろがこの方法では、ダミーリードの一部が必ずモールド
外に露出して残ってしまう。このため、表面リークが増
大し、安全規格上問題になる場合が多々ある。そこで、
ダミーリードの切断箇所をモールド外に露出させない方
法として、切断後、再度モールドを行なうダブルモール
ドも考えられている。しかしながら、ダブルモールド
は、技術的に困難であり、フレーム設計の自由度も低下
し、コストアップになるという欠点を持っている。
また、ダミーリードを使用しない方法としては、半導体
ペレットに形成されている電極を構成する材料として、
金を用いる方法が検討されている。しかしながら、この
方法では、金と、半導体ペレット内のシリコンとが互い
に反応しあい、特にペレット内部の素子の特性の変動を
招くという問題がある。
（発明が解決しようとする課題） この発明は上記のような点に鑑みて為されたもので、半
導体ペレット同士をワイヤボンディングにて、互いに電
気的に接続することを、半導体装置のピン数増加、およ
びパッケージサイズ増大を招くことなく、かつ半導体装
置の信頼性を低下させることなく達成できる半導体装置
を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明では、少なくとも
１つの第１の半導体ペレットが固着されている第１のリ
ードフレームと、少なくとも１つの第２の半導体ペレッ
トが固着されている第２のリードフレームと、前記第
１、第２のリードフレームの間に配置され、所定電位が
供給される第３のリードフレームと、前記第１の半導体
ペレットに設けられている第１の電極と前記第３のリー
ドフレームとを互いに接続する、前記第１の電極にはボ
ールボンディング、前記第３のリードフレームにはウェ
ッジボンディングされている第１のワイヤと、前記第２
の半導体ペレットに設けられている第２の電極と前記第
３のリードフレームとを互いに接続する、前記第２の電
極にはボールボンディング、前記第３のリードフレーム
にはウェッジボンディングされている第２のワイヤと、
前記第１の半導体ペレットに設けられている第３の電極
と前記第２の半導体ペレットに設けられている第４の電
極とを互いに接続するためのダミーペレットと、前記第
３の電極と前記ダミーペレットに設けられている第５の
電極とを互いに接続する、前記第３の電極にはボールボ
ンディング、前記第５の電極にはウェッジボンディング
されている第３のワイヤと、前記第４の電極と前記第５
の電極とを互いに接続する、前記第４の電極にはボール
ボンディング、前記第５の電極にはウェッジボンディン
グされている第４のワイヤとを具備する。さらに、前記
ダミーペレットが前記第３のリードフレーム上に、少な
くとも前記ダミーペレットの第５の電極が前記第３のリ
ードフレームと電気的に絶縁された状態にて、固着され
ていることを特徴としている。
（作用） 上記構成の半導体装置であると、第１、第２の半導体ペ
レットに設けられている電極にはそれぞれ、ワイヤがボ
ールボンディングによって接続されるために、電極材料
とワイヤ材料との合金化の進行が軽減される。このた
め、合金化の進行によって発生するワイヤの信頼性の低
下、特にクラックの発生およびその成長によって引き起
こされる断線などの問題が改善されるようになり、半導
体装置の信頼性が低下しなくなる。
また、ダミーペレットを、所定電位が供給される第３の
リードフレーム上に固着することによって、半導体装置
に設けられている、限られたピンを有効に利用すること
ができ、例えばウェッジボンディングさせるためのダミ
ーリード等を、新たに設ける必要がなくなる。このため
に、半導体装置のピン数の増加が防がれ、パッケージサ
イズの増大が無い半導体装置を得ることができる。
また、上記構成によれば、ボールボンディングによって
半導体ペレットの電極材料とワイヤ材料との合金化の進
行が軽減されることから、半導体ペレットの電極材料
に、ワイヤ材料に関係なく半導体ペレット内に形成され
る素子の特性に影響を与えない材料を選択することがで
きる。このように上記の電極材料を選択すると、上記素
子の信頼性の低下が抑制される。
一方、ダミーペレットに設けられている電極には、ワイ
ヤが、ウェッジボンディングによって接続される。しか
し、このダミーペレットには、半導体装置の動作には関
係するような素子は形成されないため、ダミーペレット
の電極材料に、ワイヤ材料と合金化し難い材料、もしく
は同一の材料を、たとえ素子の特性に影響を与えるよう
な材料であっても選択することができる。このようにダ
ミーペレットの電極材料を選択すると、ワイヤとダミー
ペレットの電極との合金化の進行が防止される。
（実施例） 以下、図面を参照してこの発明の実施例に係わる半導体
装置について説明する。
第１図は、この発明の第１の実施例に係わる半導体装置
の、特にリードフレーム部分に着目して図示した平面図
である。
まず、第１図に示すように、リードフレーム１（11,
12）上には、半導体ペレット２（21,22）が固着されて
いる。リードフレーム１を構成する材料としては、例え
ばニッケルと鉄との合金等に銀メッキを施したものであ
る。上記半導体ペレット21、22には、それぞれ、例えば
アルミニウムからなる電極41、42が形成されている。さ
らに、リードフレーム11上には、ダミーペレット８が固
着されている。
上記半導体ペレット21と、22との電気的接続の方法は、
一旦、ダミーペレット８を介して、例えば金からなるワ
イヤ31、32の２本のワイヤによって行なわれている。こ
の時、例えば金ワイヤ31、32をワイヤボンディングする
際、半導体ペレット21、22上に存在する、例えばアルミ
ニウムからなる電極41、42に対しては、常にボールボン
ディングされるようにする（このボールボンディングさ
れる箇所には7aの参照符号を付し、図中に示す）。一
方、ダミーペレット８上に存在する電極（第１図では図
示ぜず）に対しては、常にウェッジボンディングされる
ようにする（このウェッジボンディングされる箇所には
7bの参照符号を付し、図中に示す）。
このように、本第１の実施例では、例えば金ワイヤ31、3
2のボンディングの状態を、半導体装置の動作に関係す
る素子を持つ半導体ペレット21、22の電極41、42にはボー
ルボンディング、また、半導体装置の動作に関係する素
子を持たないダミーペレット８の電極にはウェッジボン
ディングされるように限定する。この結果、半導体ペレ
ット21、22の電極41、42を構成する材料には、素子に対す
る影響の少ない材料を、ワイヤ31、32を構成する材料に
関係なく選択することができるようになる。例えば第１
の実施例中の電極材料はアルミニウムであることから、
半導体ペレット21、22内に、おのおの形成されている素
子の信頼性の低下を招くことはない。
一方、ダミーペレット８の電極を構成する材料には、ワ
イヤ31、32がウェッジボンディングされても、ワイヤ材
料との合金化の進行がそれ程でもない材料を選択するこ
とができるようになる。例えばダミーペレット８の電極
を構成する材料は、リードフレーム１を構成する材料、
すなわち銀、ニッケルと鉄との合金等に銀をメッキした
ものでも良い。また、ワイヤ31、32を構成する材料と同
一材料を選択しても良い。例えば第１の実施例中のワイ
ヤ材料は、通常使用されている金である。そこで、ダミ
ーペレット８の電極は金にて形成する。このように、ワ
イヤ31、32を構成する材料と、ダミーペレット８の電極
を構成する材料とを同一材料とすることで、ウェッジボ
ンディングにて生じるワイヤ材料と、電極材料との合金
化によるワイヤの信頼性の低下、特にクラックの発生お
よび成長によって引き起こされる断線に関する信頼性の
低下がいっそう回避され、ワイヤの信頼性がより向上す
る。
また、上記第１の実施例でのダミーペレット８の固着場
所としては、半導体ペレット21が固着されているリード
フレーム11が利用されている。このことから、従来のよ
うにダミーリードを設ける必要はなくなり、リードフレ
ームの増加、すなわち、ピン数の増加を招くことはな
く、半導体装置のパッケージサイズが増大することはな
い。
次に、第２図および第３図を参照して、上記ダミーペレ
ット８の構造例について説明する。
まず、第１の構造例としては、第２図に示すように、例
えばシリコンからなる基板8a上には、絶縁物として、例
えばシリコン酸化膜8bが形成され、このシリコン酸化膜
8b上には電極8cが形成されている。電極8cは、上記シリ
コン酸化膜8bによって、ダミーペレットが固着されるリ
ードフレームと、互いに電気的に絶縁される構造とな
る。この電極8c上には、ワイヤ３が、ウェッジボンディ
ングの状態（図中の7bに示す）にて接続されている。こ
こで、電極8cを構成する材料としては、ワイヤ材料との
合金化の進行がそれ程でもない材料、あるいは同一の材
料を選択する。例えばワイヤ３を構成する材料が金であ
ったとすると、電極8cを構成する材料には、銀、あるい
は金等を用いる。
このような、第１の構造例の製造方法としては、シリコ
ン基板8a上に、シリコン酸化膜8bを形成し、さらに、こ
の上部に電極8cとなる銀や金等を蒸着させれば良い。し
たがって、既存の半導体製造装置にて容易に形成するこ
とができ、新たな設備投資を行なう必要はない。しか
も、シリコンが主構成材料となっていることから、ダミ
ーペレット８の製造コストは、比較的安いものとなる。
さらに、上記シリコン基板8aは、例えば歩留り落ちした
シリコンウェーハから切り出されたもので形成すること
も可能であり、シリコンウェーハの無駄のない有効利用
も達成可能である。
また、この第１の構造例で、ワイヤ３の材料が金である
場合、電極8cを構成する材料としては、金を用いること
がより望ましい。なぜならば金は、銀に比較して加工性
に優れていること、ワイヤ３の材料が金であることか
ら、電極8cの材料と、ワイヤ３と同一材料とすることに
より、ワイヤの信頼性をいっそう向上させることができ
るためである。
次に、第２の構造例を第３図に示して説明する。第３図
に示すように、絶縁物からなる誘電体基板8d上に、直
接、電極8cを形成しても良い。このような構造であって
も、電極8cは、上記誘電体基板8dによって、ダミーペレ
ットが固着されるリードフレームと、互いに電気的に絶
縁されるようになる。また、この第２の構造例でも、こ
の電極8c上には、ワイヤ３が、ウェッジボンディングの
状態（図中の7bに示す）にて接続される。ここで、ワイ
ヤ３を構成する材料と、電極8cを構成する材料とは、上
記第１の構造例同様、ワイヤ材料との合金化の進行がそ
れ程でもない材料、あるいは同一の材料を選択する。例
えばワイヤ３を構成する材料が金であったとすると、電
極8cを構成する材料には、銀、あるいは金等を用いる。
この第２の構造例の場合でも、ワイヤ３の材料が金であ
る場合、電極8cを構成する材料には、金を用いることが
より望ましい。
次に、第４図を参照して、この発明の第２の実施例に係
わる半導体装置について説明する。
第４図は、この発明の第２の実施例に係わる半導体装置
の、特にリードフレーム部分に着目して図示した平面図
である。第４図において、各参照する符号は第１図と対
応するものとする。
第４図に示すように、リードフレーム１（11,12,13）上
に、半導体ペレット２（21,22,23）がそれぞれ固着され
ている。リードフレーム１を構成する材料としては、例
えばニッケルと鉄との合金等に銀メッキを施したもので
ある。上記半導体ペレット２には、それぞれ、例えばア
ルミニウムからなる電極４（41〜46）が形成されてい
る。さらに、リードフレーム13上には、ダミーペレット
８が、絶縁物５を介して固着されている。
上記半導体ペレット21と、22と、23の各相互間の電気的
接続は、一旦、ダミーペレット８を介して、例えば金か
らなるワイヤ31、32、33の３本のワイヤによって行なわれ
る第１の手段と、さらにもう一つリードフレーム13を介
して、例えば金からなるワイヤ34、35、36の３本のワイヤ
によって行なわれる第２の手段との２種の手段が用いら
れている。この時、上記第１の手段に係わる、例えば金
ワイヤ31〜33をワイヤボンディングする際、上記第１の
実施例同様、例えばアルミニウムからなる電極41、43、45
に対しては、常にボールボンディングされるようにする
（このボールボンディングされる箇所には7aの参照符号
を付し、図中に示す）。一方、ダミーペレット８上に存
在する電極（第４図では図示せず）に対しては、常にウ
ェッジボンディングされるようにする（このウェッジボ
ンディングされる箇所には7bの参照符号を付し、図中に
示す）。また、第２の手段に係わる、例えば金ワイヤ34
〜36をワイヤボンディングする際、例えばアルミニウム
からなる電極42、44、46に対しては、常にボールボンディ
ングされるようにする（このボールボンディングされる
箇所には7aの参照符号を付し、図中に示す）。一方、リ
ードフレーム13に対しては、常にウェッジボンディング
されるようにする（このウェッジボンディングされる箇
所には7bの参照符号を付し、図中に示す）。
このように、本第２の実施例においても、半導体装置の
動作に関係する素子を持つ半導体ペレット21〜23の電極
41〜46に対しては、常にワイヤ31〜36がボールボンディ
ング7aの状態にてボンディングされるようにする。ま
た、半導体装置の動作に関係する素子を持たないダミー
ペレット８の電極、およびリードフレーム13に対して
は、常にワイヤ31〜36がウェッジボンディング7bの状態
にてボンディングされるようにする。この結果、上記第
１の実施例同様、半導体ペレット21〜23内に、おのおの
形成されている素子の信頼性の低下は起こらず、ワイヤ
31〜36の信頼性が低下することもない。
また、本第２の実施例でのダミーペレット８の固着場所
としては、半導体ペレット23が固着されているリードフ
レーム13が利用されている。このことから、従来のよう
にダミーリードを設ける必要はない。さらに、上記リー
ドフレーム13を製作する際に、両隣に位置する他のリー
ドフレーム11、および12に対して、第４図に示すような
所定の切り欠き部を設けておく。そして、この切り欠き
部内部に、上記リードフレーム13の一部が入り込むよう
に製作すれば、平面から見たリードフレーム面積の有効
な利用、特にインナーリード領域にかかる面積が有効に
利用される。よって、半導体装置のパッケージサイズの
不用意なる増大を抑制することができ、しかも、リード
フレーム13と、リードフレーム11、および12上に固着さ
れている半導体ペレット21、および22とのワイヤボンデ
ィングが容易となる。
次に、第５図を参照して、上記ダミーペレット８の第３
の構造例について説明する。
第５図は、第４図に示したリードフレーム13のダミーペ
レット８が固着された領域の断面図である。第５図に示
すように、リードフレーム13上には、これの少なくと一
部が絶縁物５によって被覆された状態の領域が存在して
いる。この絶縁物５上には、例えば絶縁ペースト９によ
って、例えばシリコンからなる基板8aが接着されてい
る。このペースト９は、下地に絶縁物５のような絶縁体
が存在している場合、導電性であっても構わない。基板
8a上には、電極8cが形成されている。この場合、電極8c
と、基板8aとは同電位の状態である。これらによって構
成されたダミーペレット８は、上記絶縁物５、および絶
縁ペースト９によって、リードフレーム13と、互いに電
気的に絶縁される構造となる。この電極8c上には、ワイ
ヤ31、32が、ウェッジボンディングの状態（図中の7bに
示す）にて接続されている。ここで、電極8cを構成する
材料としては、ワイヤ材料との合金化の進行がそれ程で
もない材料、あるいは同一の材料を選択する。例えばワ
イヤ３を構成する材料が金であったとすると、電極8cを
構成する材料には、銀、あるいは金等を用いる。
このような第３の構造例の特徴としては、リードフレー
ム13と、ダミーペレット８とが、絶縁物５によって互い
に絶縁されている点から、基板8aと、電極8cとの絶縁を
考慮する必要がなくなり、基板8aを構成する材料の選択
性が高まる点が上げられる。
この第３の構造例の場合でも、ワイヤ３の材料が金であ
る場合、電極8cを構成する材料には金を用いることがよ
り望ましい。
次に、第６図を参照して、この発明の第３の実施例に係
わる半導体装置について説明する。
第６図は、この発明の第３の実施例に係わる半導体装置
の、特にリードフレーム部分に着目して図示した平面図
である。第６図において、各参照する符号は第１図と対
応するものとする。
第６図に示すように、第１のリードフレーム11上には、
半導体ペレット21が固着され、第２のリードフレーム12
上には、半導体ペレット22、23がそれぞれ固着されてい
る。これらの半導体ペレット２（21〜23）には、それぞ
れ、例えばアルミニウムからなる電極４（41〜45）が形
成されている。第３のリードフレーム13は、所定電位を
供給する電極として使用されるリードフレームである。
第３のリードフレーム13上には、ダミーペレット８が固
着されている。また、第１〜第３のリードフレーム11〜
13を構成する材料としては、第１、第２の実施例同様、
例えばニッケルと鉄との合金等に銀メッキを施したもの
である。
上記半導体ペレット22と、23との相互間の電気的接続
は、一旦、電極として使用されるリードフレーム13上に
固着されたダミーペレット８を介して、例えば金からな
るワイヤ31、32の２本のワイヤによって行なわれてい
る。また、例えば金からなるワイヤ33〜35は、第３のリ
ードフレーム13に直接ウェッジボンディングされ、第３
のリードフレーム13から、半導体ペレット21〜23に対し
て、所定電位を供給する配線として機能している。
このような場合でも、半導体ペレット22と、23とを電気
的に接続する、例えば金ワイヤ31〜32をワイヤボンディ
ングする際に、上記第１、第２の実施例同様、例えばア
ルミニウムからなる電極42、45に対しては、常にボール
ボンディングされるようにする（このボールボンディン
グされる箇所には7aの参照符号を付し、図中に示す）。
一方、ダミーペレット８上に存在する電極（第６図では
図示せず）に対しては、常にウェッジボンディングされ
るようにする（このウェッジボンディングされる箇所に
は7bの参照符号を付して、図中に示す）。また、半導体
ペレット21〜23に対して所定電位を供給する、例えば金
ワイヤ33〜35をワイヤボンディングする際に、例えばア
ルミニウムからなる電極41、43、45に対しては、常にボー
ルボンディングされるようにする（このボールボンディ
ングされる箇所には7aの参照符号を付し、図中に示
す）。一方、リードフレーム13に対しては、常にウェッ
ジボンディングされるようにする（このウェッジボンデ
ィングされる箇所には7bの参照符号を付し、図中に示
す）。
このように、本第３の実施例においても、半導体装置の
動作に関係する素子を持つ半導体ペレット21〜23の電極
41〜45に対しては、常にワイヤ31〜35がボールボンディ
ング7aの状態にてボンディングされるようにする。ま
た、半導体装置の動作に関係する素子を持たないダミー
ペレット８の電極、およびリードフレーム13に対して
は、常にワイヤ31〜35がウェッジボンディング7bの状態
にてボンディングされるようにする。この結果、上記第
１、第２の実施例同様、半導体ペレット21〜23内に、お
のおの形成されている素子の信頼性の低下は起こらず、
ワイヤ31〜35の信頼性が低下することもない。
また、本第３の実施例でのダミーペレット８の固着場所
としては、所定電位が印加され、電極として使用されて
いる第２のリードフレーム13が利用されている。つま
り、従来のように、新たにダミーリードを設ける必要は
ない。さらに、上記リードフレーム13を製作する際に、
両隣に位置する他のリードフレーム11、および12に対し
て、第６図に示すように、あらかじめ小さめにしてお
く。例えば、電極として使用されているリードフレーム
13に、図示するように装置内部の延長方向に半導体ペレ
ット23が配置できるスペースが設けられるように製作す
る。このように、リードフレーム13が小さめに製作する
ことにより、他のリードフレーム11、および12に比較し
て、余剰となっている領域に、上記リードフレーム12が
一部入り込むように製作でき、平面から見たリードフレ
ーム面積の有効な利用、特にインナーリード領域にかか
る面積が有効に利用される。よって、半導体装置のパッ
ケージサイズの不用意なる増大を抑制することができ、
しかも、リードフレーム13と、リードフレーム11、およ
び12上に固着されている半導体ペレット21〜23とのワイ
ヤボンディングも容易となる。
尚、この第３の実施例で説明した半導体ペレット同士の
電気的続手段は、同一半導体パッケージ中において、上
記第１、第２の実施例で説明した電気的接続手段と、混
用されても構わないことは勿論である。
さらに、ダミーペレット８の構造としては、例えば上述
した第１〜第３の構造例であって良い。このように、ダ
ミーペレット８の構造を、第１〜第３の構造例とするこ
とで、所定電位が印加されているリードフレーム13と、
ダミーペレット８上の電極とを電気的に分離することが
できる。この結果、リードフレーム13の電位に関係な
く、半導体ペレット22と、23とを、ダミーペレット８を
介したワイヤボンディングにて、それぞれ電気的に接続
することが可能となる。
次に、第７図を参照して、この発明の応用例に係わる半
導体装置について説明する。
第７図は、この発明の応用例に係わる半導体装置の、特
にリードフレーム部分に着目して図示した平面図であ
る。第７図において、各参照する符号は第１図と対応す
るものとする。
第７図に示すように、リードフレーム11、12、および13
の３本のリードフレームのうち、中央に位置するリード
フレーム12上に半導体ペレット２が固着されている。さ
らに、リードフレーム12上には、ダミーペレット８が固
着されている。また、このリードフレーム12には、所定
の第１の電位が印加されているものとする。リードフレ
ーム12の両隣には、リードフレーム11、および13が存在
しており、リードフレーム11には、上記第１の電位を異
なる所定の第２の電位が印加されているものとする。
このような状態でリードフレーム11〜13が配設され、リ
ードフレーム11の第２の電位を、第１の電位が印加され
ているリードフレーム12を挟んで存在しているリードフ
レーム13に対して伝えたい場合、一旦、ダミーペレット
８を介して、ワイヤ31、および32の２本のワイヤによっ
て、リードフレーム11と、リードフレーム12とを同電位
になるよう接続する。
このような応用例にかかる半導体装置であると、リード
フレーム12上に固着されているダミーペレット８を介し
て、リードフレーム12の両隣に存在しているリードフレ
ーム11と、13とを、ワイヤ31、32にて接続している。す
なわち、異なる電位が印加されているリードフレームを
ワイヤが跨ぐことはない。この結果、第２の電位が印加
されているリードフレーム11から、第１の電位が印加さ
れているリードフレーム12を挟んで存在しているリード
フレーム13に対して、短絡の恐れを低減させて電気的接
続を図ることができる。
また、この応用例に用いられるダミーペレット８の構造
は、上述した第１ないし第３の構造例と同様のものであ
って構わない。ただし、ダミーペレット８の電極を構成
する材料は、ワイヤ３を構成する材料との合金化がそれ
程でもない材料に限定してやる必要は。必ずしもない。
これは、第７図に示すように、ワイヤ31、32がウェッジ
ボンディングされる部分7bを、リードフレーム11、およ
び13側にくるようにし、ボールボンディングされる部分
7aを、ダミーペレット８の電極側にくるようにもできる
ためである。
以上、この発明の実施例かかる半導体装置、および応用
例にかかる半導体装置を説明してきたが、ワイヤの材
料、電極の材料等は、上述した金、銀、アルミニウム等
に限定されることはなく、種々変更して実施することが
可能である。この場合、第１〜第３の実施例にあって
は、ダミーペレットの電極の材料は、ワイヤの材料との
合金化がそれ程でもない材料が選択されることは言うま
でもない。
また、ダミーペレットを構成する基板の材料も、シリコ
ン等に限定されるものではなく、シリコン以外の良導
体、あるいは絶縁物を用いても良いことは言うまでもな
い。
［発明の効果］ 以上説明したようにこの発明によれば、同一半導体装置
内にて、半導体ペレット同士をワイヤボンディングに
て、互いに電気的に接続することを，半導体装置のピン
数増加、およびパッケージサイズ増大を招くことなく、
かつ半導体装置の信頼性を低下させることなく達成でき
る半導体装置が提供される。
【図面の簡単な説明】
第１図はこの発明の第１の実施例に係わる半導体装置の
平面図、第２図および第３図はダミーペレットの第１お
よび第２の構造例を示す断面図、第４図はこの発明の第
２の実施例に係わる半導体装置の平面図、第５図はダミ
ーペレットの第３の構造例、第６図はこの発明の第３の
実施例に係わる半導体装置の平面図、第７図はこの発明
の応用例に係わる半導体装置の平面図、第８図および第
９図は従来の半導体装置の平面図である。 11〜13……リードフレーム、2,21〜23……半導体ペレッ
ト、3,31〜36……ワイヤ、41〜46……電極、５……絶縁
物、7a……ボールボンディング箇所、7b……ウェッジボ
ンディング箇所、8a……基板、8b……絶縁物、8c……電
極、8d……誘電体基板、９……絶縁ペースト。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つの第１の半導体ペレットが
    固着されている第１のリードフレームと、 少なくとも１つの第２の半導体ペレットが固着されてい
    る第２のリードフレームと、 前記第１、第２のリードフレームの間に配置され、所定
    電位が供給される第３のリードフレームと、 前記第１の半導体ペレットに設けられている第１の電極
    と前記第３のリードフレームとを互いに接続する、前記
    第１の電極にはボールボンディング、前記第３のリード
    フレームにはウェッジボンディングされている第１のワ
    イヤと、 前記第２の半導体ペレットに設けられている第２の電極
    と前記第３のリードフレームとを互いに接続する、前記
    第２の電極にはボールボンディング、前記第３のリード
    フレームにはウェッジボンディングされている第２のワ
    イヤと、 前記第１の半導体ペレットに設けられている第３の電極
    と前記第２の半導体ペレットに設けられている第４の電
    極とを互いに接続するためのダミーペレットと、 前記第３の電極と前記ダミーペレットに設けられている
    第５の電極とを互いに接続する、前記第３の電極にはボ
    ールボンディング、前記第５の電極にはウェッジボンデ
    ィングされている第３のワイヤと、 前記第４の電極と前記第５の電極とを互いに接続する、
    前記第４の電極にはボールボンディング、前記第５の電
    極にはウェッジボンディングされている第４のワイヤと
    を具備し、 前記ダミーペレットが前記第３のリードフレーム上に、
    少なくとも前記ダミーペレットの第５の電極が前記第３
    のリードフレームと電気的に絶縁された状態にて、固着
    されていることを特徴とする半導体装置。
  2. 【請求項２】前記第３の半導体ペレットに設けられてい
    る第６の電極と前記ダミーペレットに設けられている第
    ５の電極とを互いに接続する、前記第６の電極にはボー
    ルボンディング、前記第５の電極にはウェッジボンディ
    ングされている第５のワイヤをさらに具備することを特
    徴とする請求項（１）に記載の半導体装置。
  3. 【請求項３】前記第３のフレーム上に固着された少なく
    とも１つの第３の半導体ペレットと、 前記第３の半導体ペレットに設けられている第７の電極
    と前記第３のリードフレームとを互いに接続する、前記
    第７の電極にはボールボンディング、前記第３のリード
    フレームにはウェッジボンディングされている第６のワ
    イヤとをさらに具備することを特徴とする請求項（２）
    に記載の半導体装置。
  4. 【請求項４】前記ダミーペレットは、シリコン基板と、
    この基板上に形成された第５の電極とから構成され、前
    記シリコン基板と前記第３のリードフレームとの間に絶
    縁物を設けることによって、前記第５の電極を前記第３
    のリードフレームと電気的に絶縁することを特徴とする
    請求項（１）乃至請求項（３）いずれか一項に記載の半
    導体装置。
  5. 【請求項５】前記ダミーペレットに設けられている第５
    の電極を構成する材料が、少なくともこの第５の電極に
    ウェッジボンディングされるワイヤの材料と合金化し難
    い材料もしくは同一の材料であることを特徴とする請求
    項（１）乃至請求項（４）いずれか一項に記載の半導体
    装置。
  6. 【請求項６】前記第５の電極にウェッジボンディングさ
    れるワイヤが金である時、前記ダミーペレットに設けら
    れている第５の電極を構成する材料が金および銀のいず
    れかから選ばれることを特徴とする請求項（５）に記載
    の半導体装置。
  7. 【請求項７】前記第１、第２の半導体ペレットに形成さ
    れる電極の材料が、アルミニウムであることを特徴とす
    る請求項（６）に記載の半導体装置。
  8. 【請求項８】第１のリードフレームと、 第２のリードフレームと、 前記第１、第２のリードフレームの間に配置され、所定
    電位が供給される第３のリードフレームと、 前記第１のリードフレームと前記第２のリードフレーム
    とを互いに接続するためのダミーペレットと、 前記第１のリードフレームと前記ダミーペレットに設け
    られている電極とを互いに接続する、前記第１のリード
    フレームにはウェッジボンディング、前記電極にはボー
    ルボンディングされている第１のワイヤと、 前記第２のリードフレームと前記電極とを互いに接続す
    る、前記第２のリードフレームにはウェッジボンディン
    グ、前記電極にはボールボンディングされている第２の
    ワイヤとを具備し、 前記ダミーペレットが前記第３のリードフレーム上に、
    少なくとも前記ダミーペレットの電極が前記第３のリー
    ドフレームと電気的に絶縁された状態にて、固着されて
    いることを特徴とする半導体装置。
JP1198314A 1989-07-31 1989-07-31 半導体装置 Expired - Lifetime JPH0691119B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1198314A JPH0691119B2 (ja) 1989-07-31 1989-07-31 半導体装置
KR1019900011372A KR930010084B1 (ko) 1989-07-31 1990-07-26 반도체장치
US07/558,513 US5075758A (en) 1989-07-31 1990-07-27 Semiconductor device
DE69030411T DE69030411T2 (de) 1989-07-31 1990-07-31 Leiterrahmen für Halbleiteranordnung
EP90114692A EP0415106B1 (en) 1989-07-31 1990-07-31 Lead frames for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198314A JPH0691119B2 (ja) 1989-07-31 1989-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH0362932A JPH0362932A (ja) 1991-03-19
JPH0691119B2 true JPH0691119B2 (ja) 1994-11-14

Family

ID=16389066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198314A Expired - Lifetime JPH0691119B2 (ja) 1989-07-31 1989-07-31 半導体装置

Country Status (5)

Country Link
US (1) US5075758A (ja)
EP (1) EP0415106B1 (ja)
JP (1) JPH0691119B2 (ja)
KR (1) KR930010084B1 (ja)
DE (1) DE69030411T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
JP2010010653A (ja) * 2008-05-26 2010-01-14 Panasonic Corp 回路基板、リードフレーム、半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1196452A (en) * 1967-01-19 1970-06-24 Lucas Industries Ltd Semiconductor Circuits
US3736475A (en) * 1969-10-02 1973-05-29 Gen Electric Substrate supported semiconductive stack
US3896473A (en) * 1973-12-04 1975-07-22 Bell Telephone Labor Inc Gallium arsenide schottky barrier avalance diode array
US4303935A (en) * 1977-12-13 1981-12-01 Robert Bosch Gmbh Semiconductor apparatus with electrically insulated heat sink
JPS59172271A (ja) * 1983-03-19 1984-09-28 Fujitsu Ltd 半導体装置
JPS60167449A (ja) * 1984-02-10 1985-08-30 Mitsubishi Electric Corp 半導体装置
JPS61237459A (ja) * 1985-04-12 1986-10-22 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
JPS62183133A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 半導体装置
JPS62190734A (ja) * 1986-02-17 1987-08-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JPS62196839A (ja) * 1986-02-24 1987-08-31 Toshiba Corp ハイブリツド型半導体装置
JPH0225043A (ja) * 1988-07-14 1990-01-26 Sanken Electric Co Ltd リード細線の垂下防止構造を有する電子部品
JPH02109344A (ja) * 1988-10-18 1990-04-23 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR910003797A (ko) 1991-02-28
EP0415106B1 (en) 1997-04-09
US5075758A (en) 1991-12-24
KR930010084B1 (ko) 1993-10-14
DE69030411D1 (de) 1997-05-15
EP0415106A2 (en) 1991-03-06
DE69030411T2 (de) 1997-08-14
EP0415106A3 (en) 1992-04-15
JPH0362932A (ja) 1991-03-19

Similar Documents

Publication Publication Date Title
US9824996B2 (en) Semiconductor device having low on resistance
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
US8404980B2 (en) Relay board and semiconductor device having the relay board
US6441484B2 (en) Semiconductor device having switching elements around a central control circuit
JPH06105721B2 (ja) 半導体装置
US7508060B2 (en) Multi-chip semiconductor connector assemblies
JPH05198612A (ja) 半導体装置及びその製造方法
JPH0455341B2 (ja)
JPH0691119B2 (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPS63255953A (ja) 絶縁物封止型回路装置
JPH0666354B2 (ja) 半導体装置
JP3063847B2 (ja) リードフレーム及びそれを用いた半導体装置
JP2810626B2 (ja) 半導体装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP2869596B2 (ja) 樹脂封止型半導体装置
JPS61241954A (ja) 半導体装置
JP2755032B2 (ja) 半導体装置
JP2022078697A (ja) 半導体装置
JPS63107126A (ja) 半導体装置
JP2002016210A (ja) 半導体装置
JPH08316361A (ja) 半導体装置
JPH05226559A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 15