JPS60167449A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60167449A
JPS60167449A JP59023275A JP2327584A JPS60167449A JP S60167449 A JPS60167449 A JP S60167449A JP 59023275 A JP59023275 A JP 59023275A JP 2327584 A JP2327584 A JP 2327584A JP S60167449 A JPS60167449 A JP S60167449A
Authority
JP
Japan
Prior art keywords
solder
chip
plate
semiconductor device
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59023275A
Other languages
English (en)
Other versions
JPH051617B2 (ja
Inventor
Koichi Nakagawa
中川　興一
Shunichi Kamimura
上村　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59023275A priority Critical patent/JPS60167449A/ja
Publication of JPS60167449A publication Critical patent/JPS60167449A/ja
Publication of JPH051617B2 publication Critical patent/JPH051617B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この光切は、半導体装置に係り、半導体素子、特に半導
体集積回路素子を低融点ガラスにより気密封止するサー
ディツプ型パッケージの構造に関するものである。
〔従来技術〕
従来、半導体素子を実装するサーディツプ型パッケージ
（ガラス封止型バッグージ）の構造に関しては、次のよ
うなものが用いられてきた。これを第１図〜第４図面の
簡単な説明する。
マス、第１図のようにセラミックベース１上に半導体素
子をダイポンド実装する凹部（ダイポンドエリア）２を
加工して成型後焼成する。次Ｋ、ダイポンドエリア２に
金ペーストまたは銀ペースト３をスクリーン印刷後焼成
する。次に、セラミックベース１上のダイポンドエリア
２以外に低融点ガラス４を印刷後仮焼成する。次に、ワ
イヤポンド部はアルミクラッド加工した鉄・ニッケルな
どの集材からなるリードフンーム５を低融点ガラス４に
押圧して第２図のように取り付ける。
次Ｋ、ダイポンドエリア２に第２図に示す半導体素子（
ＩＣチップ）６を金・シリコンろう材Ｉを用いて第３図
のようにダイボンドする。次Ｋ、ダイボンドエリア２に
鉄・ニッケルなどの素材の−主面に金ケ、他の主面にア
ルミニウムをクラッドしたターミナルチップ８を金かク
ラッドされた主面が、ダイポンドエリア２に面するよう
にして金・シリコンろう材７を用いて接着する。次に、
ＩＣチップ６のアルミ電極とり−ドフＶ−ム５の間をア
ルミニウムが主成分である金属側Ｉｗ１７Ｙ用いてワイ
ヤボンド方式で結線する。さらに、ターミナルチップ８
のアルミニウムをクラッドした面とり一ドフＶ−ム５と
を金属細線１８ケ用いてワイヤボンド方式で結線する。
次に、セラミックからなる蓋板９の一主面に低融点ガラ
ス１０を印刷後仮焼成［７、この蓋板９を、ＩＣチップ
６を実装後ワイヤボンドの完了したセラミックベース１
の低融点ガラス４の印刷面に、蓋板９の低融点ガラス１
０の印刷面が合うようにしてセラミックベース１を取り
付け、低融点ガラス４．１０の融点以上の温度を加える
と、セラミックベース１が密着し、気密封止される。
その後、ガラス面より外部へ突出しているり−ドフンー
ム５に外装メッキなどを施した後にダイパ一部を切断す
ると、第４図に示すように半導体装置か完成する。なお
、１１は前記蓋板９の中央に形成された紫外線透過ガラ
スである。
しか［７なから、上記従来の半導体装置においては、ダ
イポンドエリア２に金ペーストまたは銀ペースト３を用
い、また、ダイホントろう材と（、て金・シリコンろう
材Ｔを用いているので高価となる欠点があり、さらに、
ターミナルチップ８を用いてリードフンーム５との間に
ワイヤボンドを行っていたので、製造工程か複雑化する
等の欠点があった。
そこで、上記欠点を除去するために第５図に示すような
半導体装置を提案した。以下、この従来例について簡単
に説明する。
第５図の従来例では、セラミックベース１に形成された
ダイポンドエリア２に低融点ガラス１２を塗布後、鉄・
ニッケルまたはコバールの素材の両生面に銀メッキを施
した銀メツキ金属板（以下、これＹＡｇ板と称する）１
３乞載置する。このＡｇ板１３は、低融点ガラス１２に
よりセラミックベース１と強固に接着する。そして、リ
ード７ノーム５のうちの１本の先端を折り曲げ、Ａｇ板
１３のダイスバット部に接触させ、前記先端とＡｇ板１
３とｔ金・シリコンろう材１６により接着する（以下、
このリードフＶ−ム５′Ｉｋアース・リード１５と称す
る）。
次に、ＩＣチップ６ケノ・ンダ１４ケ用いてＡｇ板１３
に接着させる。なお、その他の工程は、第１図〜第４図
と同様に行われる。
この第５図の従来例によれば、金ペース）ＹＡｇＡｇ板
に変更し、ダイボンド用ろう材を金・シリコンからハン
ダ１４に変更したため、価格ケ低下することができる。
また、ターミナルチップ８を用いず７−ス・リード１５
としたことにより、材料の価格および製造工程の短縮を
図ることができる。
しかしながら、第５図の従来例においても、なお次のよ
うな欠点を有していた。
■　アース・リード１５の折り曲げ加工が技術的に困難
であること。竹に、先端の曲げ長さは極めて寸法精度の
要求か晶いものであり、この長さが不均一であると、リ
ードフンーム５とアース・リード１５との電気的短絡ヲ
発生させる恐れがあること。
■　ＩＣチップ６とアース・リード１５と欠結蘇する金
・シリコンろう材１６の量の管理が困難であること。ま
た、ＩＣチップ６を接着させる目的で使用されるろう材
であるハンダ１４か、金・シリコンろう材１６と反応し
、ダイスバット部とアース・リード１５の電気的結線の
信頼性を低下させる恐れがあること。
〔発明の概要〕
この発明は、上記の欠点を改善するためになされたもの
で、ターミナルチップの両生面にアルミニウム、ハンダ
をそれぞれクラッドし、前記ハンダ面をセラミックベー
スのダイホントエリアに固層されたＡｇ板に固着するこ
とにより、安価で信軸性を向上させた半導体装置を提供
するものである。以下、この発明について説明する。
〔発明の実施例〕
第６図はこの発明の一実施例を示す拡大断面図である。
なお、第１図〜第５図と同一符号は同一部分ケ示す。
第６図において、両面にＡｇメッキ部１９が流されたＡ
ｇ板１３’％：、セラミックベース１のタイポンドエリ
ア２に低融点ガラス１２を用いて接着させ、そのＡｇ板
１３上にＩＣチップ６を接着し、ＩＣチップ６上の電極
とり−ドフＶ−ム５とに金属細線１７でワイヤポンドす
る。
次Ｋ、第７図（ａ）、（ｂ）に示すように、鉄・ニッケ
ルまたはコバールを素材とし、その−主面にはアルミニ
ウム２１をクラッドし、それに対向する他の主面にはハ
ンダ２２をクラッドした、例えば円形状のターミナルチ
ップ２０を、ノ１ンダ２２ケクランドした面ＹＡｇ板１
３のダイスバット部に、ハンダ２３Ｙ用いて第６図のよ
うに接着する。
なお、ターミナルチップ２０の形状は、円形に限らず矩
形等任意のものでよい。
その後、ターミナルチップ２０のアルミニウム２１欠ク
ラツドした面に、金属細線１Ｂをワイヤボンドする。こ
れ以降の装造工程は、従来例と同じである。
なお、上記実施例におけるＡｇ板１３は、素材の両主面
にＡｇヶメッキしているが、素材の片面にのみＡｇＹメ
ッキ、またはクラッドすることも可能であり、これによ
りＡｇ板１３の価格も半減することができる。
また、第３図の金ペーストヲダイポンド面に塗布した従
来例であっても、ノ）ンダ、ダイポンド方式が可能と思
われるが、笑除は、銀ペーストの場合は、ハンダとの濡
れ性が悪く、濡れ性を改善するためにはフラックスを使
用するか、または環元性雰囲気でダイポンドしなければ
ならないなどの難点か生じ、実質は不可能である。
第８図（ａ）、（ｂ）はターミナルチップ２０の取り付
けの際の方向性７刊別するための判別部である、例えは
切り欠き部ＡＶ設けた場合を示したものである。この切
り欠き部Ａにより、ターミナルチップ２０の表裏判別が
光学的または機械的に可能となる。ターミナルチップ２
０の表裏判別を誤判定【、たときは、夕〜ミナルチップ
２０はダイポンド面へ接着不可能であるので、この判別
部の形成は有効である。
〔発明の効果〕
以上説明したようＫ、この発明の半導体装置は、セラミ
ックペースのダイポンドエリアに両面に銀メッキを施し
た銀メツキ金属板を固着し、この銀メツキ金属板上に・
・ンダｌ介して半導体素子ケ固着し、前記銀メツキ金属
板の所要位置に、−主面にハンダをクラッドし、他主面
にアルミニウムをクラッドしたターミナルチップを前記
ハンダをクラッドした面をハンダを介して固着し、ター
ミナルチップのアルミニウム欠クラッドした面にワイヤ
ボンドを施すようＫしたので、安価で性能向上が図れる
。
また、ターミナルチップに、これな取り付ける除の方向
性を判別する判別部ケ形成したものは、確実な取り付け
ができるので、性能向上とともに能率の向上を図ること
ができる半導体装置ケ提供できる利点がある。
【図面の簡単な説明】
第１図は従来の半導体装置のリードフ／−ムとセラミッ
クペースを示す斜視図、第２図は従来の半導体装置の分
解斜視図、第３図は蓋板にて蓋付けする前の半導体装置
の断面図、第４図は完成り。 た半導体装置の斜視図、第５図は従来の他の半導体装置
を示す断面図、第６図はこの発明の一実施例ケ示す半導
体装置の断面図、第７図（ａ）、（ｂ）はこの発明に使
用する夕〜ミナルチップの平面図および側面図、第８図
（ａ）、（ｂ）はターミナルチップの取り付けの際の方
向性を判別するための判別部を形成したターミナルチッ
プの平面図および側面図である。 図中、１はセラミックベース、２はダイポンドエリア、
４．１０．１２は低融点ガラス、５はリードフＶ−ム、
６はＩＣチップ、９は蓋板、１１は紫外線透過ガラス、
１３は欽メッキ金属板、１４゜２２．２３はハンダ、１
７．１８は金属細線、２゜はターミナルチップ、２１は
アルミニウムである。 なお、図中の同一符号は同一または相当部分を示す。 代理人　大君増雄　（外２名） 第１図 第２図 第４図 第３図 第５図 第６図 第７図 ■ ：　１ ■ 第８図 手続補正書（自発） 昭和　５．１　８月１８日 １、事件の表示　特願昭５９−０２３２７５号２、発明
の名称　半導体装置 ３、補正をする者 事件との関係　特許出願人 住　所　東京都千代田区丸の内二丁目２番３号名　称　
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住　所　東京都千代田区丸の内二丁目２番３号５　補正
の対象 明細書の発明の詳細な説明の欄 ６　補正の内容 明細書第６頁６行の１電気的短絡」を、「電気的開放（
オーブン）」と補正する。 以上

Claims (2)

    【特許請求の範囲】
  1. （１）セラミックベース上のダイポンドエリアに両面に
    銀メッキを施した銀メツキ金属板を低融点ガラスを介し
    て固着し、前記銀メッキ金鵜板上にハンダを介して半導
    体素子を固着し、リードフＶ−ムとの間に所要のワイヤ
    ポンドを施した後、封止してなる半導体装置において、
    前記銀メツキ金属板の所定位置に、〜主面にハンダがク
    ラッドされ、他主面にアルミニウムがクラッドされたタ
    ーミナルチップケ前記ハンダがクラッドされた面をハン
    ダを介して固着［７、前記ターミナルチップのアルミニ
    ウムがクラッドされた面に所要のワイヤボンドを施した
    ことを特徴とする半導体装置。
  2. （２）　ターミナルチップは、取り付けの際の方向性を
    判別するための判別部か形成されたことを特徴とする特
    許請求の範囲第（］）項記載の半導体装置。
JP59023275A 1984-02-10 1984-02-10 半導体装置 Granted JPS60167449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59023275A JPS60167449A (ja) 1984-02-10 1984-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023275A JPS60167449A (ja) 1984-02-10 1984-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS60167449A true JPS60167449A (ja) 1985-08-30
JPH051617B2 JPH051617B2 (ja) 1993-01-08

Family

ID=12106048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023275A Granted JPS60167449A (ja) 1984-02-10 1984-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS60167449A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415106A2 (en) * 1989-07-31 1991-03-06 Kabushiki Kaisha Toshiba Lead frames for semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575341A (en) * 1980-06-12 1982-01-12 Mitsubishi Electric Corp Semiconductor device
JPS58429U (ja) * 1981-06-25 1983-01-05 日本電気株式会社 半導体装置
JPS5858749A (ja) * 1981-10-05 1983-04-07 Nec Corp 半導体チツプ塔載用支持体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58429B2 (ja) * 1974-08-07 1983-01-06 ヒサミツセイヤク カブシキガイシヤ シンキナ ２− オキソ −１，２，３，４− テトラヒドロピリド （ ２，３−ｄ ） ピリミジンユウドウタイ オヨビ ソノサンフカエンノ セイゾウホウ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575341A (en) * 1980-06-12 1982-01-12 Mitsubishi Electric Corp Semiconductor device
JPS58429U (ja) * 1981-06-25 1983-01-05 日本電気株式会社 半導体装置
JPS5858749A (ja) * 1981-10-05 1983-04-07 Nec Corp 半導体チツプ塔載用支持体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415106A2 (en) * 1989-07-31 1991-03-06 Kabushiki Kaisha Toshiba Lead frames for semiconductor device

Also Published As

Publication number Publication date
JPH051617B2 (ja) 1993-01-08

Similar Documents

Publication Publication Date Title
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6495773B1 (en) Wire bonded device with ball-shaped bonds
JP2569939B2 (ja) 樹脂封止型半導体装置
JP3663295B2 (ja) チップスケールパッケージ
JPH0691296B2 (ja) 半導体レ−ザの組立方法
JP2000003988A (ja) リードフレームおよび半導体装置
JP2007150045A (ja) 半導体装置
JP3129169B2 (ja) 半導体装置及びその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPS60167449A (ja) 半導体装置
JPH0357236A (ja) 樹脂封止型半導体装置の製造方法
JPH0590486A (ja) 半導体装置
JPH04155854A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2788011B2 (ja) 半導体集積回路装置
JP2646694B2 (ja) リードフレーム
JPH09172033A (ja) 半導体装置およびその製造方法
JPH065717B2 (ja) 固 体 撮 像 装 置
JP2000124392A (ja) 半導体装置
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JPS6155778B2 (ja)
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPS638620B2 (ja)
JP2512829B2 (ja) 半導体素子