JPH051617B2 - - Google Patents

Info

Publication number
JPH051617B2
JPH051617B2 JP59023275A JP2327584A JPH051617B2 JP H051617 B2 JPH051617 B2 JP H051617B2 JP 59023275 A JP59023275 A JP 59023275A JP 2327584 A JP2327584 A JP 2327584A JP H051617 B2 JPH051617 B2 JP H051617B2
Authority
JP
Japan
Prior art keywords
solder
chip
die
plate
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59023275A
Other languages
English (en)
Other versions
JPS60167449A (ja
Inventor
Koichi Nakagawa
Shunichi Kamimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59023275A priority Critical patent/JPS60167449A/ja
Publication of JPS60167449A publication Critical patent/JPS60167449A/ja
Publication of JPH051617B2 publication Critical patent/JPH051617B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体装置に係り、半導体素子、
特に半導体集積回路素子を低融点ガラスにより気
密封止するサーデイツプ型パツケージの構造に関
するものである。
〔従来技術〕
従来、半導体素子を実装するサーデイツプ型パ
ツケージ（ガラス封止型パツケージ）の構造に関
しては、次のようなものが用いられてきた。これ
を第１図〜第４図により簡単に説明する。
まず、第１図のようにセラミツクベース１上に
半導体素子をダイボンド実装する凹部（ダイボン
ドエリア）２を加工して成型後焼成する。次に、
ダイボンドエリア２に金ペーストまたは銀ペース
ト３をスクリーン印刷後焼成する。次に、セラミ
ツクベース１のダイボンドエリア２以外に低融点
ガラス４を印刷後仮焼成する。次に、ワイヤボン
ド部はアルミクラツド加工した鉄・ニツケルなど
の素材からなるリードフレーム５を低融点ガラス
４に押圧して第２図のように取り付ける。
次に、ダイボンドエリア２に第２図に示す半導
体素子（ICチツプ）６を金・シリコンろう材７
を用いて第３図のようにダイボンドする。次に、
ダイボンドエリア２に鉄・ニツケルなどの素材の
一主面に金を、他の主面にアルミニウムをクラツ
ドしたターミナルチツプ８を金がクラツドされた
主面が、ダイボンドエリア２に面するようにして
金・シリコンろう材７を用いて接着する。次に、
ICチツプ６のアルミ電極とリードフレーム５の
間をアルミニウムが主成分である金属細線１７を
用いてワイヤボンド方式で結線する。さらに、タ
ーミナルチツプ８のアルミニウムをクラツドした
面とリードフレーム５とを金属細線１８を用いて
ワイヤボンド方式で結線する。
次に、セラミツクからなる蓋板９の一主面に低
融点ガラス１０を印刷後仮焼成し、この蓋板９
を、ICチツプ６を実装後ワイヤボンドの完了し
たセラミツクベース１の低融点ガラス４の印刷面
に、蓋板９の低融点ガラス１０の印刷面が合うよ
うにしてセラミツクベース１を取り付け、低融点
ガラス４，１０の融点以上の温度を加えると、セ
ラミツクベース１が密着し、気密封止される。
その後、ガラス面より外部へ突出しているリー
ドフレーム５に外装メツキなどを施した後にダイ
バー部を切断すると、第４図に示すように半導体
装置が完成する。なお、１１は前記蓋板９の中央
に形成された紫外線透過ガラスである。
しかしながら、上記従来の半導体装置において
は、ダイボンドエリア２に金ペーストまたは銀ペ
ースト３を用い、また、ダイボンドろう材として
金・シリコンろう材７を用いているので高価とな
る欠点があつた。
そこで、上記欠点を除去するために第５図に示
すような半導体装置を提案した。以下、この従来
例について簡単に説明する。
第５図の従来例では、セラミツクベース１に形
成されたダイボンドエリア２に低融点ガラス１２
を塗布後、鉄・ニツケルまたはコバールの素材の
両主面に銀メツキを施した銀メツキ金属板（以
下、これをAg板と称する）１３を載置する。こ
のAg板１３は、低融点ガラス１２によりセラミ
ツクベース１と強固に接着する。そして、リード
フレーム５のうちの１本の先端を折り曲げ、Ag
板１３のダイスパツト部に接触させ、前記先端と
Ag板１３とを金・シリコンろう材１６により接
着する（以下、このリードフレーム５をアース・
リード１５と称する）。
次に、ICチツプ６をハンダ１４を用いてAg板
１３に接着させる。なお、その他の工程は、第１
図〜第４図と同様に行われる。
この第５図の従来例によれば、金ペーストを
Ag板１３に変更し、ダイボンド用ろう材を金・
シリコンからハンダ１４に変更したため、価格を
低下することができる。また、ターミナルチツプ
８を用いずアース・リード１５としたことによ
り、材料の価格および製造工程の短縮を図るこが
できる。
しかしながら、第５図の従来例においても、な
お次のような欠点を有していた。
アース・リード１５の折り曲げ加工が技術的
に困難であること。特に、先端の曲げ長さは極
めて寸法精度の要求が高いものであり、この長
さが不均一であると、リードフレーム５とアー
ス・リード１５との電気的開放（オープン）を
発生させる恐れがあること。
ICチツプ６とアース・リード１５とを結線
する金・シリコンろう材１６の量の管理が困難
であること。また、ICチツプ６を接着させる
目的で使用されるろう材であるハンダ１４が、
金・シリコンろう材１６と反応し、ダイスパツ
ト部とアース・リード１５の電気的結線の信頼
性を低下させる恐れがあること。
〔発明の概要〕
この発明は、上記の欠点を改善するためになさ
れたもので、ターミナルチツプの両主面にアルミ
ニウム、ハンダをそれぞれクラツドし、前記ハン
ダ面をセラミツクベースのダイボンドエリアに固
着されたAg板に固着することにより、安価で値
頼性を向上させた半導体装置を提供するものであ
る。以下、この発明について説明する。
〔発明の実施例〕
第６図はこの発明の一実施例を示す拡大断面図
である。なお、第１図〜第５図と同一符号は同一
部分を示す。
第６図において、両面にAgメツキ部１９が施
されたAg板１３を、セラミツクベース１のダイ
ボンドエリア２に低融点ガラス１２を用いて接着
させ、そのAg板１３上にICチツプ６を接着し、
ICチツプ６上の電極とリードフレーム５とに金
属細線１７でワイヤボンドする。
次に、第７図ａ，ｂに示すように、鉄・ニツケ
ルまたはコバールを素材とし、その一主面にはア
ルミニウム２１をクラツドし、それに対向する他
の主面にはハンダ２２をクラツドしたターミナル
チツプ２０を、ハンド２２をクラツドした面を
Ag板１３のダイスパツト部に、ハンダ２３を用
いて第６図のように接着する。なお、ターミナル
チツプ２０の形状は、矩形に限らず円形等任意の
ものでよい。
その後、ターミナルチツプ２０のアルミニウム
２１をクラツドした面に、金属細線１８をワイヤ
ボンドする。これ以降の製造工程は、従来例と同
じである。
また、第３図の金ペーストをダイボンド面に塗
布した従来例であつても、ハンダ、ダイボンド方
式が可能と思われるが、実際は、銀ペーストの場
合は、ハンダとの濡れ性が悪く、濡れ性を改善す
るためにはフラツクスを使用するか、または還元
性雰囲気でダイボンドしなければならないなどの
難点が生じ、実質は不可能である。
第７図ａのＡは取り付けの際の方向性を判別す
るための切り欠き部で、取り付け方向が判別でき
るのはもちろん、表裏が逆になつていると切り欠
きＡが中心線対称の位置にくるので、互いに鏡像
の関係になり、表裏が逆になつたターミナルチツ
プ２０をいかに回転したとしても重なり合うこと
がなく、ターミナルチツプ２０の表裏判別が光学
的または機械的に可能となる。ターミナルチツプ
２０の表裏判別を誤判定したときは、ターミナル
チツプ２０はダイボンド面へ接着不可能であるの
で、この判別部の形成は有効である。
〔発明の効果〕
以上説明したように、この発明の半導体装置
は、セラミツクベースのダイボンドエリアに両面
に銀メツキを施した銀メツキ金属板を低融点ガラ
スを介して固着し、この銀メツキ金属板上にハン
ダを介して半導体素子を固着し、前記銀メツキ金
属板の所要位置に、一主面にアルミニウムをクラ
ツドし、他主面にハンダをクラツドしたターミナ
ルチツプを前記ハンダをクラツドした面をハンダ
を介して固着し、ターミナルチツプのアルミニウ
ムをクラツドした面にワイヤボンドを施すように
したので、安価で性能向上が図れる。
また、ターミナルチツプに、これを取り付ける
際の方向性を判別する切欠部を形成したので、タ
ーミナルチツプの取り付けに際し、方向判別を自
動的に行うことができ、自動取り付けが可能とな
り、しかも、方向性を判別する切欠部は簡単に形
成できるので、性能向上とともに能率の向上を図
ることができる半導体装置を提供できる利点があ
る。
【図面の簡単な説明】
第１図は従来の半導体装置のリードフレームと
セラミツクベースを示す斜視図、第２図は従来の
半導体装置の分解斜視図、第３図は蓋板にて蓋付
けする前の半導体装置の断面図、第４図は完成し
た半導体装置の斜視図、第５図は従来の他の半導
体装置を示す断面図、第６図はこの発明の一実施
例を示す半導体装置の断面図、第７図ａ，ｂはタ
ーミナルチツプの取り付けの際の方向性を判別す
るための判別部を形成したターミナルチツプの平
面図および側面図である。 図中、１はセラミツクベース、２はダイボンド
エリア、４，１０，１２は低融点ガラス、５はリ
ードフレーム、６はICチツプ、９は蓋板、１１
は紫外線透過ガラス、１３は銀メツキ金属板、１
４，２２，２３ハンダ、１７，１８は金属細線、
２０はターミナルチツプ、２１はアルミニウムで
ある。なお、図中の同一符号は同一または相当部
分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ セラミツクベース上のダイボンドエリアに両
    面に銀メツキを施した銀メツキ金属板を低融点ガ
    ラスを介して固着し、前記銀メツキ金属板上にハ
    ンダを介して半導体素子を固着し、リードフレー
    ムとの間に所要のワイヤボンドを施し、封止して
    なる半導体装置において、前記銀メツキ金属板の
    所要位置に、一主面にアルミニウムがクラツドさ
    れ、他主面にハンダがクラツドされるとともに、
    取り付けの際の方向性を判別するための切欠部が
    形成されたターミナルチツプの前記ハンダがクラ
    ツドされた面がハンダを介して固着され、前記タ
    ーミナルチツプのアルミニウムがクラツドされた
    面に所要のワイヤボンドが施されたことを特徴と
    する半導体装置。
JP59023275A 1984-02-10 1984-02-10 半導体装置 Granted JPS60167449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59023275A JPS60167449A (ja) 1984-02-10 1984-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023275A JPS60167449A (ja) 1984-02-10 1984-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS60167449A JPS60167449A (ja) 1985-08-30
JPH051617B2 true JPH051617B2 (ja) 1993-01-08

Family

ID=12106048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023275A Granted JPS60167449A (ja) 1984-02-10 1984-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS60167449A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691119B2 (ja) * 1989-07-31 1994-11-14 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575341A (en) * 1980-06-12 1982-01-12 Mitsubishi Electric Corp Semiconductor device
JPS58429B2 (ja) * 1974-08-07 1983-01-06 ヒサミツセイヤク カブシキガイシヤ シンキナ ２− オキソ −１，２，３，４− テトラヒドロピリド （ ２，３−ｄ ） ピリミジンユウドウタイ オヨビ ソノサンフカエンノ セイゾウホウ
JPS5858749A (ja) * 1981-10-05 1983-04-07 Nec Corp 半導体チツプ塔載用支持体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58429U (ja) * 1981-06-25 1983-01-05 日本電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58429B2 (ja) * 1974-08-07 1983-01-06 ヒサミツセイヤク カブシキガイシヤ シンキナ ２− オキソ −１，２，３，４− テトラヒドロピリド （ ２，３−ｄ ） ピリミジンユウドウタイ オヨビ ソノサンフカエンノ セイゾウホウ
JPS575341A (en) * 1980-06-12 1982-01-12 Mitsubishi Electric Corp Semiconductor device
JPS5858749A (ja) * 1981-10-05 1983-04-07 Nec Corp 半導体チツプ塔載用支持体

Also Published As

Publication number Publication date
JPS60167449A (ja) 1985-08-30

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JP2001024135A (ja) 半導体装置の製造方法
US4067041A (en) Semiconductor device package and method of making same
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
US5361970A (en) Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPH051617B2 (ja)
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH06241889A (ja) 半導体装置
JPH11186465A (ja) 半導体装置およびその製造方法
JPH065717B2 (ja) 固 体 撮 像 装 置
JPS6155778B2 (ja)
JPH0451056B2 (ja)
JPS5824442Y2 (ja) 半導体装置
JPS63240055A (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPH06216396A (ja) 加速度センサ
JPS6032769Y2 (ja) 半導体素子
JPH09252020A (ja) 半導体装置およびその製造方法
JPH0553310B2 (ja)
JPH05251620A (ja) 半導体装置
JPH02224362A (ja) 半導体装置の製造方法