CN111341747A - 用以改进爬电距离的引线缩短 - Google Patents

用以改进爬电距离的引线缩短 Download PDF

Info

Publication number
CN111341747A
CN111341747A CN201811555986.3A CN201811555986A CN111341747A CN 111341747 A CN111341747 A CN 111341747A CN 201811555986 A CN201811555986 A CN 201811555986A CN 111341747 A CN111341747 A CN 111341747A
Authority
CN
China
Prior art keywords
lead
row
package
die pad
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811555986.3A
Other languages
English (en)
Other versions
CN111341747B (zh
Inventor
小马里兰奥·L·京
波顿·J·卡朋特
刘金梅
李翊鸣
阿伦·马菲尔·德斯卡丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201811555986.3A priority Critical patent/CN111341747B/zh
Priority to US16/238,977 priority patent/US10734327B2/en
Publication of CN111341747A publication Critical patent/CN111341747A/zh
Application granted granted Critical
Publication of CN111341747B publication Critical patent/CN111341747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

引线框架和其封装装置的实施例包括：引线框架第一和第二行引线指状物，其分别连接到所述引线框架的第一和第二侧，所述第二侧与所述第一侧相对；封装体周界，其内形成所述封装半导体装置的封装体；以及第一管芯垫臂，其中所述第一管芯垫臂的末端保留在所述封装体周界内且与所述封装体周界相隔间隙距离；其中，所述第一行引线指状物的第一最外引线指状物邻近于所述第一管芯垫臂。

Description

用以改进爬电距离的引线缩短
技术领域
本公开大体上涉及集成电路封装，且更具体地说，涉及满足最短爬电距离要求的基于引线框架的半导体管芯封装。
背景技术
半导体管芯是形成于例如硅晶片的半导体晶片上的小型集成电路(integratedcircuit，IC)。此类管芯通常切割自晶片且使用引线框架封装。引线框架是支撑管芯且向经封装管芯提供外部电连接的金属框架。引线框架通常包括板层(flag)(或管芯垫)和引线指状物(或引线)。半导体管芯附接到板层。管芯上的接合垫通过接合线电连接到引线框架的引线。管芯和接合线通过囊封物覆盖以形成半导体管芯封装。引线经修整且形成为从囊封朝外伸出或至少与囊封齐平，如此所述引线可被用作端，从而允许经封装管芯电连接到其它装置或印刷电路板(printed circuit board，PCB)。
发明内容
根据本发明的第一方面，提供一种用于封装半导体装置的引线框架，所述引线框架包括：
第一行引线指状物和第二行引线指状物，其中所述第一行的每个引线指状物的外部末端连接到所述引线框架的第一侧，且所述第二行的每个引线指状物的外部末端连接到所述引线框架的第二侧，所述第二侧与所述第一侧相对；
封装体周界，其内形成所述封装半导体装置的封装体；以及
第一管芯垫臂，其中所述第一管芯垫臂的末端保留在所述封装体周界内且与所述封装体周界相隔间隙距离；
其中，所述第一行引线指状物的第一最外引线指状物邻近于所述第一管芯垫臂。
在一个或多个实施例中，所述引线框架进一步包括：
非导电支撑结构，其附接到所述第一管芯垫臂的一部分且附接到至少所述第一最外引线指状物的内部部分。
在一个或多个实施例中，所述第二行引线指状物的第二最外引线指状物与所述第一管芯垫臂的所述末端对准。
在一个或多个实施例中，所述第二行引线指状物的第二最外引线指状物与所述第一最外引线指状物对准。
在一个或多个实施例中，所述引线框架进一步包括：
第二管芯垫臂，其中所述第二管芯垫臂的末端保留在所述封装体周界内且与所述封装体周界相隔所述间隙距离；
在一个或多个实施例中，所述引线框架进一步包括：
第二管芯垫臂，其连接到所述第一行引线指状物的第二最外引线指状物。
在一个或多个实施例中，所述第二最外引线指状物邻近于第一相邻引线指状物，且
所述第二行引线指状物的第三最外引线指状物与所述第一相邻引线指状物对准。
根据本发明的第二方面，提供一种用于封装半导体装置的引线框架，所述引线框架包括：
第一行引线指状物和第二行引线指状物，其中所述第一行的每个引线指状物的外部末端连接到所述引线框架的第一侧，且所述第二行的每个引线指状物的外部末端连接到所述引线框架的第二侧，所述第二侧与所述第一侧相对；以及
第一管芯垫臂，其连接到所述第一行引线指状物的第一最外引线指状物，所述第一最外引线指状物邻近于所述第一行引线指状物的第一相邻引线指状物；
其中，所述第二行引线指状物的第二最外引线指状物与所述第一相邻引线指状物对准。
在一个或多个实施例中，所述引线框架进一步包括：
第二管芯垫臂，其连接到所述第一行引线指状物的第三最外引线指状物，所述第三最外引线指状物邻近于所述第一行引线指状物的第二相邻引线指状物；
其中，所述第二行引线指状物的第四最外引线指状物与所述第二相邻引线指状物对准。
在一个或多个实施例中，所述引线框架进一步包括：
第二管芯垫臂，其中所述第一管芯垫臂的末端具有未连接到所述引线框架的所述第一侧的末端。
其中，所述第二行引线指状物的第三最外引线指状物与所述第一管芯垫臂的所述末端对准。
根据本发明的第三方面，提供一种封装电子装置，包括：
管芯垫，电子组件附接到所述管芯垫上，所述管芯垫具有一对管芯垫臂；
封装体，其围绕所述电子组件和所述管芯垫形成；以及
第一行引线和第二行引线，所述第一行引线从所述封装体的第一侧延伸，所述第二行引线从所述封装体的第二侧延伸，所述第二侧与所述第一侧相对；
其中，第一管芯垫臂的末端保留在所述封装体内且与所述封装体的表面相隔间隙距离。
在一个或多个实施例中，所述封装电子装置进一步包括：
非导电支撑结构，其嵌入于所述封装体内，其中所述非导电支撑结构附接到所述第一管芯垫臂的一部分，且附接到邻近于所述第一管芯垫臂的至少一个引线的内部部分。
在一个或多个实施例中，所述第一管芯垫臂邻近于所述第一行引线的第一最外引线，且
所述第二行引线的第二最外引线与所述第一最外引线对准。
在一个或多个实施例中，第二管芯垫臂的末端保留在所述封装体内，且邻近于所述第一行引线的第三最外引线，且
所述第二行引线的第四最外引线与所述第三最外引线对准。
在一个或多个实施例中，所述第一行引线的第一最外引线与所述第二行引线的第二最外引线以沿着所述封装体的所述表面测得的爬电距离相隔，且
所述爬电距离等于或大于8.0mm。
根据本发明的第四方面，提供一种封装电子装置，包括：
管芯垫，电子组件附接到所述管芯垫上；
封装体，其围绕所述电子组件和所述管芯垫形成；以及
第一行引线和第二行引线，所述第一行引线从所述封装体的第一侧延伸，所述第二行引线从所述封装体的第二侧延伸，所述第二侧与所述第一侧相对；
其中，沿着所述封装体的表面从所述第一侧的拐角到从所述第一侧延伸的第一最外引线测得的第一距离大于沿着所述封装体的所述表面从所述第二侧的拐角到从所述第二侧延伸的第二最外引线测得的第二距离。
在一个或多个实施例中，所述第一距离等于所述第二距离加引线宽度和引线间隔宽度。
在一个或多个实施例中，所述第二行引线包括比所述第一行引线至少多一个的引线。
在一个或多个实施例中，所述封装电子装置进一步包括：
一个或多个系杆残余部分，其嵌入于所述封装体内且具有暴露在所述封装体的第三侧上的所述表面处的至少一个末端，所述第三侧垂直于所述第一和第二侧。
在一个或多个实施例中，所述第一最外引线与所述第二最外引线以沿着所述封装体的所述表面测得的爬电距离相隔，所述爬电距离包括所述第一和第二距离，且
所述爬电距离等于或大于8.0mm。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
通过参看附图，可以更好地理解本发明，且使得本领域的技术人员清楚许多目标、特征和优势。
图1、图2和图3示出描绘在示例引线框架上建构的半导体管芯封装的各个视图的框架图。
图4、图5和图6示出描绘在示例引线框架上建构的半导体管芯封装的各个视图的框架图。
图7A、图7B、图7C和图7D示出描绘在于其中根据一些实施例实施本公开的示例引线框架上建构的半导体管芯封装的各个视图的框架图。
图8A、图8B、图9A、图9B、图10A和图10B示出描绘在于其中根据一些实施例实施本公开的示例引线框架上建构的半导体管芯封装的各个自上向下视图的框架图。
本发明借助于例子示出且不受附图限制，在附图中，除非另外指出，否则类似的附图标记指示类似的元件。为简单和清晰起见示出各图中的元件，且这些元件未必按比例绘制。
具体实施方式
以下内容阐述预期说明本发明且不应视为限制的各种实施例的详细描述。
概述
基于引线框架的半导体管芯封装需要满足工业标准要求的最短爬电距离。爬电距离是沿着固体绝缘材料(例如半导体管芯封装的封装体)的表面一对导体(例如，处于不同电位下的两个引线)之间的最短距离。对于给定装置，取决于施加电压、环境和装置的材料选择，所需的爬电距离可变化。举例来说，国际工业标准规定在用于某些高电压应用的装置中8.0mm的最短爬电距离。短于最短爬电距离的爬电距离可能引起在处于不同电位下的两个引线之间沿着固体绝缘材料的表面的电流追踪或“爬电”，继而可能导致两个引线之间的绝缘材料的损坏。包括金属系杆结构的引线框架具有常常无法满足最短爬电距离的另外缩短的爬电距离，这可能尤其当如下文所论述在用于高电压应用的半导体管芯封装中使用此类引线框架时出现问题。
图1示出具有爬电距离问题的示例引线框架100的自上向下视图。引线框架100具有分别连接到环绕的框架结构102的相对边缘(也被称作框架结构102或引线框架100的有引线边缘)的顶部行引线指状物和底部行引线指状物。如所示出，顶部挡隔杆154T延行跨越且连接顶部行引线指状物，且底部挡隔杆154B延行跨越且连接底部行引线指状物。引线框架100还包括用于半导体管芯的管芯垫108，和分别连接到顶部行引线指状物的任一侧上的最外引线指状物(例如，连接到顶部行的最左和最右引线指状物)的一对管芯垫臂110L和110R。封装体周界106(以虚线示出为方框)侧向环绕管芯垫108，且指示将在顶部挡隔杆与底部挡隔杆之间在引线框架100上的何处形成封装体。系杆结构104L和104R分别位于框架结构102的相对无引线边缘(例如，不包括引线的框架结构102或引线框架100的边缘，其垂直于有引线边缘)上，且朝向管芯垫108延伸到封装体周界106中。包括系杆结构104L和104R的引线框架100由例如铜的导电材料制成。
图2示出在囊封过程在引线框架100上形成封装体218之后所得的半导体管芯封装200的自上向下视图。囊封过程包括将引线框架100放置于模制工具的模腔内，模制工具例如围绕引线框架封闭且夹到挡隔杆上的模套。将液体囊封材料注入到模腔中且使其固化以形成封装体218，所述封装体218环绕附接到管芯垫108的半导体管芯，和管芯与引线指状物的内部部分之间的任何接合线。系杆结构104L和104R也嵌入于封装体218内，所述系杆结构在用以修整掉引线指状物的外部部分并将其塑形成引线的后续修整和形成过程期间保持封装稳定。在示出的例子中，形成从封装体218的相对侧朝外延伸的两个引线集合212和214。应注意，封装体218具有对应于图1的封装体周界106的外部侧向边缘或表面216。接着，从环绕的框架结构102单一化封装200，所述操作在封装体218的表面216处从环绕的框架结构102切割系杆结构104L和104R。虚线示出在单一化之后保留在封装体218内的系杆结构104L和104R的部分。
为了实现对半导体管芯封装200的高电压隔离，顶部行212与底部行214的最外引线需相隔最短爬电距离，例如8.0mm。举例来说，在封装200的左侧上，顶部左最外引线220可处于低电位，而底部左最外引线222可处于高电位(也被称作左最外引线对)。类似地，在封装200的右侧上，顶部右最外引线224和底部右最外引线226(也被称作右最外引线对)可处于不同电位。虽然左最外引线对和右最外引线对各自被封装200的相应无引线侧分隔，但是在无引线侧上保留在封装体218的表面216处的系杆结构104L和104R的残余部分(也简称为系杆残余部分104)充当缩短爬电距离的中间导体。由于系杆残余部分104是电浮动的(例如，未连接到高电位或低电位)，因此左最外引线对220与222之间的爬电距离缩短了残余部分104L的宽度232，且右最外引线对224与226之间的爬电距离类似地缩短了残余部分104R的宽度232。举例来说，宽度232可处于0.2mm到0.3mm的范围内。图2中所示出的爬电距离等于从顶部左最外引线220到顶部左拐角测得的距离230、从顶部左拐角到残余部分104L测得的距离228、从残余部分104L到底部左拐角测得的距离228和从底部左拐角到底部左最外引线222测得的距离230的总和。
图3还示出所得半导体管芯封装200的正面端视图，其示出右最外引线224与226之间的类似爬电距离等于距离228和230的总和的两倍(其等于最外引线对之间的最短路径减系杆残余部分104的宽度232)。举例来说，右最外引线对224和226(或左最外引线对220和222)可由8.0mm的固体绝缘材料以物理方式分隔，但最外引线之间系杆结构104的介入的残余部分的存在缩短了所述距离，从而导致无法满足要求的最短爬电距离的爬电距离。
图4示出具有较大爬电距离问题的另一示例引线框架400。引线框架400与引线框架100的结构和尺寸类似，除各自实施相隔一定距离(其可容纳模制工具上的挡隔块或类似结构)的两个叉尖的系杆结构404L和404R外。举例来说，当将引线框架400放置于模制工具的模腔内时，挡隔块装配到系杆结构404L和404R的叉尖之间的间隔中，且保留在周界106的外侧。当囊封材料固化时，挡隔块邻近于所得封装体，以防止囊封材料延伸经过在系杆结构404处的既定封装体周界106。
图5示出在如上文所论述的类似囊封、修整和形成以及单一化过程之后所得的半导体管芯封装500的自上向下视图。左最外引线对220和222和右最外引线对224和226各自需相隔最短爬电距离，以实现充分高电压隔离。然而，保留在封装体218的表面216处的系杆残余部分404L和404R为缩短爬电距离的导体。另外，由于残余部分404L和404R各自实施两个叉尖，其中每个叉尖具有宽度232，因此左最外引线对220与222之间测得的爬电距离缩短了宽度232的两倍。举例来说，宽度232可处于0.2mm到0.3mm的范围内，从而使宽度232的两倍处于0.4mm到0.6mm的范围内。图5中所示出的爬电距离等于从顶部左最外引线220到顶部左拐角测得的距离230、从顶部左拐角到残余部分404L的顶部叉尖的距离528、残余部分404L的顶部叉尖与底部叉尖之间的距离534、从底部叉尖到底部左拐角的距离528和从底部左拐角到底部左最外引线222的距离230的总和。
图6还示出所得半导体管芯封装500的正面端视图，其类似地示出右最外引线224与226之间的爬电距离等于距离230和528的组合的两倍加距离534(其等于最外引线对之间的最短路径减宽度232的两倍)。同样，即使右最外引线对224和226(或左最外引线对220和222)可由8.0mm的固体绝缘材料以物理方式分隔，但系杆结构404的任何介入的残余部分的存在缩短了所述距离，从而导致无法满足最短爬电距离要求的爬电距离。
本公开提供经修改的用于半导体管芯封装的引线框架设计，其中两个或多于两个拐角引线被移除以补偿封装中介入的系杆结构的存在所造成的爬电距离损失，而不改变剩余引线的间距。如本文中所使用，封装上的拐角引线对应于引线框架上的拐角引线指状物，所述拐角引线指状物是最接近于引线框架的相应拐角(例如，顶部左、底部左、顶部右、底部右)的最外引线指状物。从引线框架的左侧或右侧移除一个拐角引线指状物使封装的爬电距离对应地增加了经移除拐角引线指状物的宽度和经移除拐角引线指状物与下一引线指状物之间的间隔宽度，从而产生用于测量爬电距离的“新”最外引线指状物。引线宽度和间隔宽度的组合在本文中可被称作引线间距。从引线框架的左侧或右侧移除两个拐角引线指状物使爬电距离增加了引线间距的两倍。经修改引线框架还可实施非导电支撑结构以为引线框架的管芯垫提供结构完整性，在经移除拐角引线指状物的实施例中，使管芯垫臂不连接到引线框架。
应注意，此做法利用现有装配工具，且由于所公开的引线框架的引线数减少而对修整和形成工具作出最少修改。由于模制工具夹到挡隔杆上，因此可使用现有模制工具，而不考虑移除的引线指状物的数目。由于所得封装体尺寸和剩余引线的间距保持相同(例如，将不使用PCB上的一些拐角焊盘垫)，因此对现有终端用户板布局或PCB存在最小影响。
示例实施例
图7A示出在其中实施本公开的示例导电引线框架700的自上向下视图。引线框架700(和本文中所示出的其它引线框架)实施小轮廓集成电路(small outline integratedcircuit，SOIC)引线框架设计，但本文中所公开的引线框架可在其它实施例中以不同方式塑形(例如，双列直插型封装(dual in-line package，DIP)、小轮廓封装(small outlinepackage，SOP)和其类似物)。引线框架700可以是整体引线框架，其可以是引线框架阵列中数个整体引线框架中的一个。可通过蚀刻或压印过程实施或形成所公开的引线框架，所述蚀刻或压印过程可个别地或在引线框架阵列中执行于引线框架坯件上或形成的中间引线框架上。虽然引线框架700(和类似引线框架800、900和1000)实施引线指状物的示例数目(也被称作引线数)，但是在其它实施例中可实施引线指状物的其它数目。本文中所示出的引线框架具有对称的左侧和右侧，但在其它实施例中左侧和右可能不对称。
引线框架700包括用于支撑半导体管芯的管芯垫708，其中管芯垫708定中于引线框架700的框架结构702内，如由定中于管芯垫708内的引线框架的水平和垂直中线所示出。管芯垫708还连接到管芯垫臂710L和710R，所述管芯垫臂将在下文中另外论述。管芯垫708由封装体周界706侧向环绕，所述封装体周界706以与管芯垫708的边缘侧向分隔的虚线示出。封装体周界706指示在囊封期间将在何处形成封装体的对应边缘，其中封装体718形成于封装体周界706内，如图7B中所示出。
引线框架700还包括系杆结构704L和704R。系杆结构704L包括从引线框架700的环绕的框架结构702的左内部边缘752L朝向管芯垫708延伸的两个叉尖或突片。系杆结构704R类似地包括从引线框架700的环绕的框架结构702的右内部边缘752R朝向管芯垫708延伸的两个叉尖，其中边缘752R与边缘752L相对。结构704L和704R每个叉尖到引线框架的水平中线的距离相等(例如，结构704L和704R分别定中于边缘752L和752R上)。边缘752L和752R还可被称作引线框架700的无引线侧或边缘。虽然所示出的引线框架700实施类似于系杆结构404L和404R的系杆结构704L和704R，但是在其它实施例中，本文中所公开的引线框架可实施以不同方式塑形的系杆结构，例如类似于系杆结构104L和104R的系杆结构。
引线框架700还包括布置于管芯垫708的相对侧上的行(例如，行中的每个引线指状物平行于其相邻或侧向邻近的引线指状物)中的两个引线指状物集合712和714。(两个行712和714中的)每个引线指状物具有均匀引线宽度且与邻近引线指状物相隔均匀间隔宽度。每个引线指状物712和714具有相邻(例如，侧向邻近的)且与管芯垫708侧向分隔的相应内部末端或部分712I和714I，和远离管芯垫708延伸的相应外部末端或部分712O和714O。外部部分712O和714O分别连接到引线框架的环绕的框架结构702的顶部内部边缘752T或底部内部边缘752B。边缘752T和752B还可被称作引线框架700的有引线侧或边缘(例如，具有附接的引线指状物的边缘)。外部部分712O和714O还分别通过顶部挡隔杆754T或底部挡隔杆754B连接到彼此。挡隔杆754T和754B结合模制工具防止在囊封期间模制化合物的残余部分延伸超出挡隔杆。引线指状物的内部部分712I和714I处于封装体周界706内且形成半导体管芯电连接到其的电连接接触区域。换句话说，封装体周界706位于顶部挡隔杆754T与底部挡隔杆754B之间的区域，其中区域还与系杆结构704L和704R重叠。
所公开的引线框架的设计开始于引线指状物的参考数目，也被称作参考引线数。在示出的实施例中，引线框架700具有参考引线数32，与图4中所示出的引线框架的引线数32相当。为了补偿由介入的系杆结构704L和704R的宽度所引起的爬电距离损失，从所公开的引线框架的设计中移除数个拐角引线指状物。在图7A中所示出的实施例中，从设计中移除两个顶部拐角引线指状物，一个来自引线框架的左侧且一个来自引线框架的右侧，从而产生比参考引线数少两个的所实施的引线数。不更改引线框架的剩余引线指状物(例如，引线间距保持相同)。换句话说，归因于已连接到顶部行712的任一侧上的管芯垫臂710L和710R的(缺失的)顶部左拐角引线指状物720和顶部右拐角引线指状物724，引线框架700实施具有比底部行714少两个引线指状物的顶部行712。图7B中以虚轮廓表示缺失的拐角引线指状物720和拐角引线指状物724。分别邻近于顶部行712中经移除拐角引线指状物的引线指状物740和744变为用于测量爬电距离的“新”最外引线指状物。
应注意，不移除而是(例如，相比于臂410L和410R)缩短管芯垫臂710L和710R，以使得臂710L和710R的末端与顶部挡隔杆754T分隔且保留在封装体周界706内。具体地说，管芯垫臂710L和710R的所述与封装体周界706相隔间隙距离768，如图7C中所另外示出。管芯垫臂710L和710R的末端分别与底部行引线指状物714上的最外引线指状物722和726的外部部分714O对准，且顶部行引线指状物712的外部部分712O对准到引线指状物722与726之间的底部行引线指状物714的外部部分714O(例如，顶部行中的臂710L和710R的外部部分712O和末端与底部行中相应外部部分714O垂直对准)。由于管芯垫臂710L和710R未连接到挡隔杆754T或到引线框架的框架结构702，因此实施额外非导电支撑结构760以为管芯垫708提供结构完整性和稳定性，也如图7C中所另外示出。
虽然本文中使用参考引线数32，但是可使用其它参考引线数，例如28(其中所公开的引线框架实施26个引线)或54(其中所公开的引线框架实施52个引线)。下文结合图8A、9A和10A论述实施两个或多于两个经移除拐角引线指状物的所公开引线框架的不同实施例。
包括框架结构702、引线指状物712和714、管芯垫708、臂710L和710R、挡隔杆754T和754B以及上文所论述的固位突片704L和704R的引线框架700由导电材料形成，导电材料的例子包括但不限于铜、镍，或其合金。引线框架700上(例如用于电连接到管芯的内部部分712I和714I上或用于外部电连接的外部末端712O和714O上)的电连接接触区域也可涂布有导电材料，导电材料的例子包括镍、金、铜、铝、锡，或其它合适的导电金属或由一个或多个合适导电金属组成的合金。
图7B示出在半导体管芯770(以虚线轮廓示出)附接到管芯垫708之后且在线接合、囊封、修整和形成以及单一化之后所得的半导体管芯封装750的自上向下视图。应注意所公开的引线框架(例如引线框架700、800、900和1000)可放置于现有模制工具中以在所公开的引线框架上形成封装体718(例如，可重复使用与图4中所示出的模制工具相同的用以囊封引线框架的模制工具)。在一个实施例中，封装体718由例如基于联二苯型或多芳族型环氧树脂的模制化合物等囊封材料制成，但在其它实施例中可以是其它类型的囊封材料。可通过例如传递模塑的囊封方法或其它类型的其它囊封方法执行囊封。现有修整和形成工具还可用以完成所得封装750的形成，对修整和形成工具作出最少更改以顾及两个或多于两个拐角引线指状物的缺少。
封装体718具有对应于封装体周界706(图7A中所示出)的四个侧716T、716B、716L和716R上的外部侧表面，左最外引线对由无引线侧716L分隔且右最外引线对由无引线侧716R分隔。引线指状物712和714形成从封装体718的相对侧716T和716B延伸的对应的引线712和714。引线指状物或引线712和714还可分别被表征为有源引线指状物或有源引线，这是因为当在操作期间对半导体管芯封装750供电时由这些引线指状物形成的引线是有源的(例如，在各种电压电位下传达信号)。在单一化之后保留在封装体718内的系杆结构704L和704R的部分以虚线示出，每个叉尖具有宽度732。
应注意，形成于所公开的引线框架上的封装体718具有与形成于实施参考引线数的引线框架上的封装体218(例如，图5中所示出)相当的尺寸(例如，长度和宽度)，但所公开的引线框架实施较少引线数。举例来说，对于所实施的引线数30，封装体718具有介于10.9mm到11.1mm范围内的长度(例如，侧716T和716B的长长度)和介于7.4mm到7.6mm范围内的宽度(例如，侧716L和716R的短长度)，封装体718对应于用于实施引线数32的引线框架400的封装体218的类似尺寸。应注意，本文中所提供的示例尺寸可取决于在囊封期间引线框架放置公差而变化。
封装750的左侧上示出的爬电距离等于沿着有引线边缘716T从顶部左最外引线740到顶部左拐角测得的距离738、沿着无引线边缘716L从顶部左拐角到残余部分704L的顶部叉尖距离728、顶部叉尖与底部叉尖之间的距离734、沿着无引线边缘716L从底部叉尖到底部左拐角的距离728和沿着有引线边缘716B从底部左拐角到底部左最外引线722的距离730的总和。由于在示出的实施例中引线框架700和封装750关于垂直中线对称，因此封装750的右侧上的爬电距离等于左侧上的爬电距离。同样，在示出的实施例中，由于顶部左拐角引线720的移除，距离738比距离730大距离736。距离736等于实施于引线框架700中的均匀引线间距，其中引线间距等于均匀引线宽度762加均匀间隔宽度764，如图7C中所另外示出。由于顶部右拐角引线724的移除，封装750的右侧上也增加了距离736。举例来说，通过移除顶部拐角引线720和724，最外引线740(顶部行上)与最外引线722(底部行上)之间的爬电距离增加了距离736，且最外引线744(顶部行上)和最外引线726(底部行上)之间的爬电距离类似地增加。
举例来说，距离730可介于0.4mm到0.5mm的范围内，宽度732可介于0.2mm到0.3mm的范围内，而距离736可介于0.6mm到0.7mm的范围内(或引线框架的引线间距)。假设宽度732等于0.3mm的最差状况，具有两个介入的叉尖残余部分的封装750的示例爬电距离可介于8.1mm到8.5mm范围内(其还可取决于仍存在于侧716L和716R上的封装表面处的介入系杆残余部分的数目而变化)，这满足了8.0mm的最短爬电距离。
另外，由于管芯垫臂710L和710R保留在封装体718内且被封装体718环绕，因此臂710L和710R不引入表面716T处的任何导电残余部分且不另外缩短爬电距离。应注意，最外引线对之间的爬电距离增加了两个或多于两个拐角引线指状物的缺失距离，且使封装体718从引线框架700朝外延伸的距离不超过使用相同模制工具使封装体218从引线框架400朝外延伸的距离(例如，并未通过表面上增加封装体718的长度而增加爬电距离)。
还应注意，由于臂710L和710R未连接到引线，因此在封装750的操作期间管芯垫708可能是浮动的。相比之下，具有连接到引线的臂410L和410R的封装(与图5中所示出的封装相同)可具有接地板层，在其中此引线将连接到PCB上的接地接脚。另外，虽然封装750的整体引线数已减少了两个，但是引线数仍满足用于信号和供电的输入/输出(input/output，I/O)连接的要求的数目。图7D中示出建构于引线框架700上的所得半导体管芯封装的正面视图，其指示即使当残余部分704存在于封装体718的表面处时仍可达到改进的爬电距离。虽然引线712和714以图7D中的鸥型翼形状示出，但是在其它实施例中，引线712和714可不同地塑形，例如J型。
图7C额外详细示出引线框架700的顶部右拐角部分。在示出的实施例中，管芯垫臂710R的末端766与封装体周界706相隔间隙距离768。为维持管芯垫708的充分结构完整性，将支撑结构760附接到管芯垫臂710R的部分758，且附接到一个或多个相邻引线指状物，如下文所论述。引线框架700关于垂直中线对称，且以镜像方式将另一非导电支撑结构760附接到管芯垫臂710L，并附接到一个或多个相邻引线指状物。
图7C中还示出引线宽度762和引线指状物之间的间隔宽度764。应注意，引线宽度762和间隔宽度764在整个引线指状物712和714中是均匀的。举例来说，引线宽度762可介于0.25mm到0.35mm的范围内，且间隔宽度764可介于0.4mm到0.3mm的范围内(或引线宽度762和间隔宽度764的组合还可描述为0.65mm的引线间距)。
如所示出，支撑结构760附接到紧邻管芯垫臂710R的引线指状物744，且附接到引线指状物756，其为接着邻近管芯垫臂710R的引线指状物。在其它实施例中，支撑结构760可附接到额外引线指状物或较少引线指状物。另外，虽然支撑结构760示出为附接到臂710R的顶部表面和相邻引线指状物的内部部分744I和756I的顶部表面，但是在其它实施例中，支撑结构760可代替地附接到管芯垫臂部分758的底部表面和相邻引线指状物的内部部分744I和756I的底部表面。在一些实施例中，支撑结构760附接到的表面是共面的。内部部分744I和756I的末端为用于线接合到管芯垫708上的半导体管芯770的接合表面。支撑结构760远离这些末端而附接以确保用于适当线接合的足够接合表面区域。支撑结构760附接到的整个表面区域应足够大以即使当半导体管芯770安装到管芯垫708时仍为管芯垫708提供足够的结构完整性和刚度。
非导电支撑结构760由非导电材料制成，所述非导电材料的例子包括但不限于塑料材料、有机聚合物、无机聚合物、聚酰亚胺、弹性体、玻璃织物和其类似物中的一个或多个。非导电支撑结构760通过非导电粘合材料附接或接合到管芯垫臂和一个或多个相邻引线指状物，非导电粘合材料的例子包括但不限于聚合物粘合剂、丙烯酸粘合剂、环氧树脂、膏、薄膜、热界面材料(thermal interface material，TIM)和其类似物。热界面材料(TIM)是导热的，TIM的例子包括但不限于包括基于硅酮或环氧树脂材料的悬浮纳米碳管，或氧化铍、氮化硼、金刚石、粉末、陶瓷粉末，或其它导热填料。非导电粘合材料可呈可固化(例如，通过热或紫外光辐射)或未硫化(例如，压敏粘合剂)形式。每个非导电支撑结构760在附接或接合到引线框架时具有足够的剥落强度以免移除或剥落，和足够的剪力强度以免撕裂或剪切，在典型引线框架处置期间(例如，在囊封过程期间)离开臂和一个或多个引线指状物。还应注意非导电材料和非导电粘合材料能够耐受在典型引线框架处置期间(例如，在例如线接合等囊封过程之前和期间)所经历的高温，而对那些材料的特性具有最少改变。
在一些实施例中，非导电支撑结构760由热胶带形成，所述热胶带可以是包括非导电粘合材料的非导电材料，其中此种材料的例子包括上文所提供的那些例子。在一些实施例中，热胶带自身可以是由非导电粘合材料制成的提供足够剥落强度和剪力强度的层或膜或其它结构。还应注意，本文中论述的每个非导电支撑结构760包括附接到导电引线框架的管芯垫臂和一个或多个相邻引线指状物的非导电材料的一个或多个部分，其中非导电材料的一个或多个部分可由非导电材料的单个件形成(即，非导电材料的“部分”可能未必指示非导电材料的物理上单独件，但可代替地是指非导电材料的整体件的部分)。
在一些实施例中，非导电支撑结构760可形成为单个结构，且在其它实施例中，可形成为单独子结构。虽然图7C中所示出的非导电支撑结构760是单个L形件，但是非导电支撑结构760可由非导电材料或非导电粘合材料的一个或多个不同形状的件形成，一个或多个不同形状的件例如一个或多个条状、正方形、框形、三角形或其它多边形件，或圆形、长椭圆形、无定形件。
图8A示出在其中实施本公开的另一示例导电引线框架800的自上向下视图。引线框架800在结构、尺寸和参考引线数方面与引线框架700类似，底部行714除外。为了另外补偿由介入的系杆结构704L和704R的宽度所引起的爬电距离损失，从所公开的引线框架的设计中移除额外拐角引线指状物。在图8A中所示出的实施例中，从设计中移除两个底部拐角引线指状物(以及两个顶部拐角引线指状物)，一个来自引线框架的左侧且一个来自引线框架的右侧，从而产生比参考引线数少四个的所实施的引线数。举例来说，从设计中移除所有四个拐角引线指状物且引线框架800实施具有与顶部行712相同的减少数目的引线指状物的底部行714。图8B中以虚轮廓表示缺失的拐角引线指状物720、722、724和726。
分别邻近于底部行714中经移除拐角引线指状物的引线指状物742和746(和分别邻近于顶部行712中经移除拐角引线指状物的引线指状物740和744)变为用于测量爬电距离的“新”最外引线指状物。管芯垫臂710L和710R保留在封装体周界706内且附接到与图7C中所示出的非导电支撑结构相同的非导电支撑结构760，以为管芯垫708提供结构完整性和稳定性。未更改引线框架的剩余引线指状物，其中顶部行712的剩余引线指状物的外部部分712O与底部行714的剩余引线指状物的外部部分714O对准。虽然本文中使用参考引线数32，但是可使用其它参考引线数，例如28(其中所公开的引线框架实施24个引线)或54(其中所公开的引线框架实施50个引线)。
图8B示出如上文所描述在半导体管芯770附接到管芯垫708(以虚线轮廓示出)之后且在线接合、囊封、修整和形成以及单一化之后所得的半导体管芯封装850的自上向下视图。尽管封装850具有引线数28，但封装体718具有与如上文所描述的具有引线数32的引线框架类似的尺寸，其中并未表面上延伸封装体718以增加爬电距离。
图8B中所示出的爬电距离等于沿着有引线边缘716T从顶部最外引线(例如740或744)到其最近(左或右)顶部拐角测得的距离738、沿着相应无引线边缘(716L或716R)从相应顶部拐角到残余部分704L的顶部叉尖的距离728、顶部叉尖与底部叉尖之间的距离734、沿着相应无引线边缘(716L或716R)从底部叉尖到底部拐角的距离728和沿着有引线边缘716B从底部拐角到相应底部最外引线(例如742或746)的距离738的总和。如上文所提到，距离738等于距离730加距离736，其中在拐角与拐角引线720、722、724和726中的相应一个(现缺失)之间测得距离730，且距离736等于引线间距。应注意，由于从顶部行712和底部行714移除拐角引线720、722、724和726，封装850的每个拐角处增加了距离736。
使用如上文所提到的示例值，包括宽度732等于0.3mm的最差状况，具有两个介入的叉尖残余部分的封装850的示例爬电距离可介于8.7mm到9.1mm的范围内(其也可取决于仍存在于侧716L和716R上的封装表面处的介入的系杆残余部分的数目而变化)，从而满足8.0mm的最短爬电距离。所得半导体管芯封装850的正面视图类似于图7D中所示出的视图。
图9A示出在其中实施本公开的另一示例导电引线框架900的自上向下视图。引线框架900在结构、尺寸和参考引线数方面与引线框架700类似，顶部行712和底部行714除外。在图9A中所示出的实施例中，从设计中移除两个底部拐角引线指状物(代替如图7A中所示出的顶部拐角引线指状物)，一个来自引线框架的左侧且一个来自引线框架的右侧，从而产生比参考引线数少两个的所实施的引线数。引线框架900实施具有比顶部行712少两个引线指状物的底部行714。图9B中以虚轮廓表示缺失的拐角引线指状物722和726。分别邻近于底部行714中经移除拐角引线指状物的引线指状物742和746变为用于测量爬电距离的“新”最外引线指状物。应注意，引线框架900实施分别连接到管芯垫臂710L和710R的顶部拐角引线指状物720和724。由于管芯垫臂710L和710R通过顶部拐角引线指状物720和724附接到环绕的框架结构702，因此不需要图7C中所示出的非导电支撑结构760。并不更改剩余的引线指状物，其中底部行714的剩余引线指状物的外部部分714O与顶部行714的引线指状物的外部部分712O对准。
图9B示出在半导体管芯770附接到管芯垫708(以虚线轮廓示出)之后且在如上文所描述的线接合、囊封、修整和形成以及单一化之后所得的半导体管芯封装950的自上向下视图。尽管封装950具有引线数30，但封装体718具有与如上文所描述的具有引线数32的引线框架类似的尺寸，其中并未表面上延伸封装体718以增加爬电距离。
图9B中所示出的爬电距离等于沿着有引线边缘716T从顶部最外引线(例如720或724)到其最近(左或右)顶部拐角测得的距离730、沿着相应无引线边缘(716L或716R)从相应顶部拐角到残余部分704L的顶部叉尖的距离728、顶部叉尖与底部叉尖之间的距离734、沿着相应无引线边缘(716L或716R)从底部叉尖到底部拐角的距离728和沿着有引线边缘716B从底部拐角到相应底部最外引线(例如742或746)的距离738的总和。如上文所提到，距离738等于距离730加距离736。应注意，由于从底部行714移除拐角引线722和726，封装950的每个底部拐角处增加了距离736。
在使用如上文所提到的示例值的情况下，所述值包括宽度732等于3.0mm的最差状况，封装950的示例爬电距离类似于针对封装750确定的介于8.1mm到8.5mm范围内的爬电距离。所得半导体管芯封装950的正面视图类似于图7D中所示出的视图。
图10A示出在其中实施本公开的另一示例导电引线框架1000的自上向下视图。引线框架1000在结构、尺寸和参考引线数方面与引线框架700类似，顶部行712和底部行714除外。在图10A中所示出的实施例中，从设计中移除顶部拐角引线指状物和底部拐角引线指状物的组合(而非两个顶部拐角引线指状物或两个底部拐角引线指状物)，一个指状物来自引线框架的左侧且一个指状物来自引线框架的右侧，从而产生比参考引线数少两个的所实施引线数。虽然在示出的实施例中移除顶部右拐角引线724和底部左拐角引线722，但是在另一实施例中可移除顶部左拐角引线720和底部右拐角引线726(例如，此实施例将是图10A的镜像引线框架)。图10B中以虚轮廓表示缺失的拐角引线指状物724和722。类似地，在实施缺失拐角引线指状物720和726的实施例上建构的封装也将是图10B的镜像封装。
分别邻近于经移除拐角引线指状物的引线指状物744和742变为用于测量爬电距离的“新”最外引线指状物。应注意，引线框架1000实施连接到管芯垫臂710L的顶部左引线指状物720，所述管芯垫臂710L不需要非导电支撑结构760。然而，管芯垫臂710R并非类似地附接到环绕的框架结构702，其中图7C中所示出的非导电支撑结构760实施用于臂710R。未更改剩余引线指状物，其中底部行714的剩余引线指状物的外部部分714O与顶部行714的引线指状物的外部部分712O对准，且管芯垫臂710R的末端与最外引线指状物726的外部部分对准。
图10B示出如上文所描述在半导体管芯770附接到管芯垫708(以虚线轮廓示出)之后且在线接合、囊封、修整和形成以及单一化之后所得的半导体管芯封装1050的自上向下视图。尽管封装1050具有引线数30，但封装体718具有与如上文所描述的具有引线数32的引线框架类似的尺寸，其中并未表面上延伸封装体718以增加爬电距离。
左侧和右侧上的爬电距离等于右最外引线对或左最外引线对之间的距离730、728、734、728和738的总和。使用如上文所提到的示例值，包括宽度732等于3.0mm的最差状况，封装1050的示例爬电距离类似于针对封装750确定的介于8.1mm到8.5mm范围内的爬电距离。所得半导体管芯封装1050的正面视图类似于图7D中所示出的视图。
半导体管芯770可从半导体晶片单一化而来，所述半导体晶片可以是任何半导体材料或材料的组合，例如砷化镓、锗化硅、绝缘体上硅(silicon-on-insulator，SOI)、硅、单晶硅等，以及以上材料的组合。半导体管芯770的有源电路可包括在管芯770被供电时有源的集成电路组件。有源电路使用应用于半导体晶片的一系列众多过程步骤而形成，所述过程步骤包括但不限于沉积包括电介质材料和金属的半导体材料(例如，生长、氧化、溅镀和共形沉积)、蚀刻半导体材料(例如，使用湿性蚀刻剂或干性蚀刻剂)、平坦化半导体材料(例如，执行化学机械抛光或平坦化)、执行用于图案化的光刻(包括沉积和移除光刻掩模或其它光阻材料)、离子植入、退火，和其类似过程。集成电路组件的例子包括但不限于处理器、存储器、逻辑、模拟电路、传感器、微机电系统(microelectromechanical system，MEMS)装置、独立分立装置(例如电阻器、电感器、电容器、二极管、功率晶体管)和其类似物。在一些实施例中，有源电路可以是上文所列的集成电路组件的组合，或可以是另一类型的微电子装置。
在其它实施例中，电子组件可附接到引线框架700的管芯垫708。电子组件的例子包括但不限于无源装置(例如，继电器、电阻器、电感器、电容器、二极管、功率晶体管、振荡器和其类似物)、另一类型的电子装置，和半导体装置(例如上文所描述的半导体管芯)。仍可以如下文所描述的相同方式处理此实施例(例如，附接到引线框架、囊封、修整和形成、单一化)，从而产生经封装的电子装置。
到目前为止，应了解此处提供用于半导体管芯封装的经修改引线框架设计，在所述半导体管芯封装中移除拐角引线以增加需要高电压隔离的最外引线对之间的爬电距离。
在本公开的实施例中，提供用于封装半导体装置的引线框架，引线框架包括：第一行引线指状物和第二行引线指状物，其中第一行的每个引线指状物的外部末端连接到引线框架的第一侧，且第二行的每个引线指状物的外部末端连接到引线框架的第二侧，第二侧与第一侧相对；封装体周界，其内形成封装半导体装置的封装体；以及第一管芯垫臂，其中第一管芯垫臂的末端保留在封装体周界内且与封装体周界相隔间隙距离；其中第一行引线指状物的第一最外引线指状物邻近于第一管芯垫臂。
上文实施例的一个方面提供引线框架另外包括：非导电支撑结构，其附接到第一管芯垫臂的部分，且附接到至少第一最外引线指状物的内部部分。
上文实施例的另一方面提供第二行引线指状物的第二最外引线指状物与第一管芯垫臂的末端对准。
上文实施例的另一方面提供第二行引线指状物的第二最外引线指状物与第一最外引线指状物对准。
上文实施例的另一方面提供引线框架另外包括：第二管芯垫臂，其中第二管芯垫臂的末端保留在封装体周界内且与封装体周界相隔间隙距离。
上文实施例的另一方面提供引线框架另外包括：第二管芯垫臂，其连接到第一行引线指状物的第二最外引线指状物。
上文实施例的另一方面提供第二最外引线指状物邻近于第一相邻引线指状物，且第二行引线指状物的第三最外引线指状物与第一相邻引线指状物对准。
在本公开的另一实施例中，提供用于封装半导体装置的引线框架，引线框架包括：第一行引线指状物和第二行引线指状物，其中第一行的每个引线指状物的外部末端连接到引线框架的第一侧，且第二行的每个引线指状物的外部末端连接到引线框架的第二侧，第二侧与第一侧相对；以及第一管芯垫臂，其连接到第一行引线指状物的第一最外引线指状物，第一最外引线指状物邻近于第一行引线指状物的第一相邻引线指状物；其中第二行引线指状物的第二最外引线与第一相邻引线指状物对准。
上文实施例的一个方面提供引线框架另外包括：第二管芯垫臂，其连接到第一行引线指状物的第三最外引线指状物，第三最外引线指状物邻近于第一行引线指状物的第二相邻引线指状物；其中第二行引线指状物的第四最外引线指状物与第二相邻引线指状物对准。
上文实施例的另一方面提供引线框架另外包括：第二管芯垫臂，其中第一管芯垫臂的末端具有未连接到引线框架的第一侧的末端；其中第二行引线指状物的第三最外引线指状物与第一管芯垫臂的末端对准。
在本公开的另一实施例中，提供封装电子装置，装置包括：管芯垫，电子组件附接到管芯垫上，管芯垫具有一对管芯垫臂；封装体，其围绕电子组件和管芯垫形成；以及从封装体的第一侧延伸的第一行引线和从封装体的第二侧延伸的第二行引线，第二侧与第一侧相对；其中第一管芯垫臂的末端保留在封装体内且与封装体的表面相隔间隙距离。
上文实施例的一个方面提供经封装电子装置另外包括：嵌入于封装体内的非导电支撑结构，其中非导电支撑结构附接到第一管芯垫臂的部分，且附接到邻近于第一管芯垫臂的至少一个引线的内部部分。
上文实施例的另一方面提供第一管芯垫臂邻近于第一行引线的第一最外引线，且第二行引线的第二最外引线与第一最外引线对准。
上文实施例的另一方面提供第二管芯垫臂的末端保留在封装体内且邻近于第一行引线的第三最外引线，且第二行引线的第四最外引线与第三最外引线对准。
上文实施例的另一方面提供第一行引线的第一最外引线与第二行引线的第二最外引线相隔沿着封装体的表面测得的爬电距离，且爬电距离等于或大于8.0mm。
在本公开的另一实施例中，提供经封装电子装置，装置包括：管芯垫，电子组件附接到其上；封装体，其围绕电子组件和管芯垫形成；以及从封装体的第一侧延伸的第一行引线和从封装体的第二侧延伸的第二行引线，第二侧与第一侧相对；其中从第一侧的拐角到从第一侧延伸的第一最外引线测得的沿着封装体的表面的第一距离大于从第二侧的拐角到从第二侧延伸的第二最外引线测得的沿着封装体的表面的第二距离。
上文实施例的一个方面提供第一距离等于第二距离加引线宽度和引线间隔宽度。
上文实施例的另一方面提供第二行引线包括比第一行引线至少多一个的引线。
上文实施例的另一方面提供经封装电子装置另外包括：一个或多个系杆残余部分，其嵌入于封装体内且具有暴露在封装体的第三侧上的表面处的至少一个末端，第三侧垂直于第一和第二侧。
上文实施例的另一方面提供第一最外引线与第二最外引线相隔沿着封装体的表面测得的爬电距离，所述爬电距离包括第一和第二距离，且爬电距离等于或大于8.0mm。
由于实施本发明的设备大部分由本领域的技术人员已知的电子组件和电路组成，因此为了理解和了解本发明的基本概念且为了不混淆或偏离本发明的教示，将不会以比上文所示出的认为必要的任何更大程度阐述电路细节。
此外，在说明书和权利要求书中的术语“正面”、“背面”、“顶部”、“底部”、“在……上方”、“在……下方”和其类似术语(如果存在的话)用于描述性目的，且未必用于描述永久性相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本发明的实施例例如能够以不是本文中所示出或以其它方式描述的那些定向的其它定向进行操作。
如本文所使用，术语“相当大的”和“大体上”意指足以以实务方式实现所陈述的目的或值，这考虑了由常见和预期过程异常和公差引起的任何微小缺陷或偏差(如果存在的话)，所述微小缺陷或偏差可能在晶片制造或半导体管芯封装期间发生，对所陈述的目的或值影响不大。
虽然本文中参考特定实施例描述了本发明，但是在不脱离如所附权利要求书中所阐述的本发明的范围的情况下可以进行各种修改和改变。举例来说，在其它实施例中，图7C中的支撑结构760可附接到额外或较少邻近引线指状物。因此，说明书和附图应视为说明性而不具有限制性意义，且所有这些修改意图包括在本发明的范围内。并不意图将本文中相对于特定实施例描述的任何优势、优点或针对问题的解决方案解释为任何或所有权利要求的关键、所需或基本的特征或元件。
此外，如本文中所用，术语‘一’被定义为一个或多于一个。此外，权利要求书中例如“至少一个”和“一个或多个”等介绍性短语的使用不应解释为暗示由不定冠词“一”引入的另一权利要求要素将包括此引入的权利要求要素的任何特定权利要求限制为仅含有一个此要素的发明，即使是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”等不定冠词时也是如此。对于定冠词的使用也是如此。
除非以其它方式陈述，否则例如“第一”和“第二”的术语用于任意地区别此类术语所描述的元件。因此，这些术语未必意图指示此些元件的时间上的优先级或其它优先级。

Claims (10)

1.一种用于封装半导体装置的引线框架，其特征在于，所述引线框架包括：
第一行引线指状物和第二行引线指状物，其中所述第一行的每个引线指状物的外部末端连接到所述引线框架的第一侧，且所述第二行的每个引线指状物的外部末端连接到所述引线框架的第二侧，所述第二侧与所述第一侧相对；
封装体周界，其内形成所述封装半导体装置的封装体；以及
第一管芯垫臂，其中所述第一管芯垫臂的末端保留在所述封装体周界内且与所述封装体周界相隔间隙距离；
其中，所述第一行引线指状物的第一最外引线指状物邻近于所述第一管芯垫臂。
2.根据权利要求1所述的引线框架，其特征在于，进一步包括：
非导电支撑结构，其附接到所述第一管芯垫臂的一部分且附接到至少所述第一最外引线指状物的内部部分。
3.根据权利要求1所述的引线框架，其特征在于
所述第二行引线指状物的第二最外引线指状物与所述第一管芯垫臂的所述末端对准。
4.根据权利要求1所述的引线框架，其特征在于
所述第二行引线指状物的第二最外引线指状物与所述第一最外引线指状物对准。
5.根据权利要求1所述的引线框架，其特征在于，进一步包括：
第二管芯垫臂，其中所述第二管芯垫臂的末端保留在所述封装体周界内且与所述封装体周界相隔所述间隙距离。
6.根据权利要求1所述的引线框架，其特征在于，进一步包括：
第二管芯垫臂，其连接到所述第一行引线指状物的第二最外引线指状物。
7.根据权利要求6所述的引线框架，其特征在于
所述第二最外引线指状物邻近于第一相邻引线指状物，且
所述第二行引线指状物的第三最外引线指状物与所述第一相邻引线指状物对准。
8.一种用于封装半导体装置的引线框架，其特征在于，所述引线框架包括：
第一行引线指状物和第二行引线指状物，其中所述第一行的每个引线指状物的外部末端连接到所述引线框架的第一侧，且所述第二行的每个引线指状物的外部末端连接到所述引线框架的第二侧，所述第二侧与所述第一侧相对；以及
第一管芯垫臂，其连接到所述第一行引线指状物的第一最外引线指状物，所述第一最外引线指状物邻近于所述第一行引线指状物的第一相邻引线指状物；
其中，所述第二行引线指状物的第二最外引线指状物与所述第一相邻引线指状物对准。
9.一种封装电子装置，其特征在于，包括：
管芯垫，电子组件附接到所述管芯垫上，所述管芯垫具有一对管芯垫臂；
封装体，其围绕所述电子组件和所述管芯垫形成；以及
第一行引线和第二行引线，所述第一行引线从所述封装体的第一侧延伸，所述第二行引线从所述封装体的第二侧延伸，所述第二侧与所述第一侧相对；
其中，第一管芯垫臂的末端保留在所述封装体内且与所述封装体的表面相隔间隙距离。
10.一种封装电子装置，其特征在于，包括：
管芯垫，电子组件附接到所述管芯垫上；
封装体，其围绕所述电子组件和所述管芯垫形成；以及
第一行引线和第二行引线，所述第一行引线从所述封装体的第一侧延伸，所述第二行引线从所述封装体的第二侧延伸，所述第二侧与所述第一侧相对；
其中，沿着所述封装体的表面从所述第一侧的拐角到从所述第一侧延伸的第一最外引线测得的第一距离大于沿着所述封装体的所述表面从所述第二侧的拐角到从所述第二侧延伸的第二最外引线测得的第二距离。
CN201811555986.3A 2018-12-19 2018-12-19 用以改进爬电距离的引线缩短 Active CN111341747B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811555986.3A CN111341747B (zh) 2018-12-19 2018-12-19 用以改进爬电距离的引线缩短
US16/238,977 US10734327B2 (en) 2018-12-19 2019-01-03 Lead reduction for improved creepage distance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811555986.3A CN111341747B (zh) 2018-12-19 2018-12-19 用以改进爬电距离的引线缩短

Publications (2)

Publication Number Publication Date
CN111341747A true CN111341747A (zh) 2020-06-26
CN111341747B CN111341747B (zh) 2024-10-18

Family

ID=71097775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811555986.3A Active CN111341747B (zh) 2018-12-19 2018-12-19 用以改进爬电距离的引线缩短

Country Status (2)

Country Link
US (1) US10734327B2 (zh)
CN (1) CN111341747B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183964B2 (ja) * 2019-06-11 2022-12-06 株式会社デンソー 半導体装置
JP7448770B2 (ja) * 2019-07-09 2024-03-13 日亜化学工業株式会社 リードフレーム及び発光装置の製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
CN112447618A (zh) * 2019-08-27 2021-03-05 恩智浦美国有限公司 Ic封装上的防金属迁移
US11222790B2 (en) * 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229846A (en) * 1990-08-10 1993-07-20 Kabushiki Kaisha Toshiba Semiconductor device having noise reducing die pads
US5710064A (en) * 1994-08-16 1998-01-20 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package
US20020027271A1 (en) * 2000-09-01 2002-03-07 Venkateshwaran Vaiyapuri Dual LOC semiconductor assembly employing floating lead finger structure
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US8072050B1 (en) * 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
CN104779234A (zh) * 2014-01-10 2015-07-15 万国半导体股份有限公司 抑制爬电现象的半导体器件及制备方法
US20160247748A1 (en) * 2015-02-24 2016-08-25 Navitas Semiconductor Inc. Electronic packages for flip chip devices
US20170103904A1 (en) * 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly
US20170301613A1 (en) * 2016-04-19 2017-10-19 Infineon Technologies Americas Corp. Adaptable Molded Leadframe Package and Related Method
US10037935B1 (en) * 2017-04-13 2018-07-31 Nxp Usa, Inc. Lead frame with dummy leads for burr mitigation during encapsulation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US8946881B2 (en) * 2010-08-04 2015-02-03 Fairchild Semiconductor Corporation High-voltage packaged device
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229846A (en) * 1990-08-10 1993-07-20 Kabushiki Kaisha Toshiba Semiconductor device having noise reducing die pads
US5710064A (en) * 1994-08-16 1998-01-20 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package
US20020027271A1 (en) * 2000-09-01 2002-03-07 Venkateshwaran Vaiyapuri Dual LOC semiconductor assembly employing floating lead finger structure
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US8072050B1 (en) * 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
CN104779234A (zh) * 2014-01-10 2015-07-15 万国半导体股份有限公司 抑制爬电现象的半导体器件及制备方法
US20160247748A1 (en) * 2015-02-24 2016-08-25 Navitas Semiconductor Inc. Electronic packages for flip chip devices
US20170103904A1 (en) * 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly
US20170301613A1 (en) * 2016-04-19 2017-10-19 Infineon Technologies Americas Corp. Adaptable Molded Leadframe Package and Related Method
US10037935B1 (en) * 2017-04-13 2018-07-31 Nxp Usa, Inc. Lead frame with dummy leads for burr mitigation during encapsulation

Also Published As

Publication number Publication date
CN111341747B (zh) 2024-10-18
US20200203289A1 (en) 2020-06-25
US10734327B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
CN111341747B (zh) 用以改进爬电距离的引线缩短
US10312111B2 (en) Method of fabricating low-profile footed power package
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
CN111370382A (zh) 用于具有改进的爬电距离的半导体管芯封装的混合引线框架
CN108735701B (zh) 具有用于包封期间的毛刺缓解的虚设引线的引线框架
US20230068748A1 (en) Leaded semiconductor device package
US11004776B2 (en) Semiconductor device with frame having arms and related methods
CN108140630B (zh) 具有垂直连接器的集成电路芯片
US9000570B2 (en) Semiconductor device with corner tie bars
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
US11329013B2 (en) Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages
CN114981940A (zh) 在坚固的封装衬底中具有分割裸片垫的经封装电子装置
WO2022212619A1 (en) Isolated temperature sensor device package
CN105047637A (zh) 用于扁平无引线封装的通用引线框架
CN220510008U (zh) 半导体器件和电子系统
CN111341734A (zh) 半导体封装和制作半导体封装的方法
WO2013037187A1 (en) A pre-encapsulated lead frame structure with island and manufacturing method
US20230170282A1 (en) Non-coplanar or bumped lead frame for electronic isolation device
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
CN118263196A (zh) 芯片级封装半导体器件及其制造方法
KR20180062479A (ko) 반도체 패키지 및 그 제조 방법
US20020145186A1 (en) Method of forming HSQFN type package
CN118302843A (zh) 裸片贴合粘合剂即用型引线框架设计
CN117012651A (zh) 用于制造半导体设备的方法和对应的半导体设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant