JPWO2018235330A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2018235330A1
JPWO2018235330A1 JP2019525065A JP2019525065A JPWO2018235330A1 JP WO2018235330 A1 JPWO2018235330 A1 JP WO2018235330A1 JP 2019525065 A JP2019525065 A JP 2019525065A JP 2019525065 A JP2019525065 A JP 2019525065A JP WO2018235330 A1 JPWO2018235330 A1 JP WO2018235330A1
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor device
drain electrode
source electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019525065A
Other languages
English (en)
Inventor
久人 道越
久人 道越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2018235330A1 publication Critical patent/JPWO2018235330A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置は、第１の電極端子と、第２の電極端子と、第１の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、半導体素子の他方の面の電極と第２の電極端子とを接続する配線と、半導体素子、第２の電極端子の一部及び第１の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、を有し、第１の電極端子と第２の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている。

Description

本開示は、半導体装置に関するものである。
本出願は、２０１７年６月２０日出願の日本特許出願第２０１７−１２０２６２号に基づく優先権を主張し、前記日本特許出願に記載された全ての記載内容を援用するものである。
ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等の半導体装置は、通常、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている。このような半導体装置では、耐圧を向上させるための様々な工夫がなされている。
米国特許第７１９９４６１号明細書
本実施形態の一観点によれば、半導体装置は、第１の電極端子と、第２の電極端子と、第１の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、半導体素子の他方の面の電極と第２の電極端子とを接続する配線とを有する。更に、半導体素子、第２の電極端子の一部及び第１の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、を有し、第１の電極端子と第２の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている。
図１Ａは、半導体装置の上面図である。 図１Ｂは、半導体装置の底面図である。 図１Ｃは、半導体装置の側面図である。 図２は、半導体装置の断面図である。 図３は、半導体装置の説明図である。 図４Ａは、本開示の一態様に係る半導体装置の上面図である。 図４Ｂは、本開示の一態様に係る半導体装置の底面図である。 図４Ｃは、本開示の一態様に係る半導体装置の側面図である。 図５は、本開示の一態様に係る半導体装置の断面図である。 図６は、本開示の一態様に係る半導体装置の説明図である。 図７は、比較に用いた半導体装置の説明図である。 図８は、図１Ａ〜Ｃに示す半導体装置の耐圧破壊試験の結果を示す図である。 図９は、本開示の一態様に係る半導体装置の耐圧破壊試験の結果を示す図である。 図１０は、本開示の他の一態様に係る半導体装置の構造図である。
半導体装置に用いられる半導体材料としては、シリコンが一般的であるが、耐圧を高めるため、更に、Ｓｉよりもバンドギャップの広いＳｉＣ等が用いられる場合がある。このような半導体装置においては、構造面からも耐圧の高いものが求められている。よって、本開示の目的は、耐圧の高い半導体装置を提供することである。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔１〕 本開示の一態様に係る半導体装置は、第１の電極端子と、第２の電極端子と、前記第１の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、前記半導体素子の他方の面の電極と前記第２の電極端子とを接続する配線と、前記半導体素子、前記第２の電極端子の一部及び前記第１の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、を有し、前記第１の電極端子と前記第２の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている。
本願発明者は、第１の電極端子と第２の電極端子との間に高電圧を印加した場合、樹脂部に覆われている第１の電極端子と第２の電極端子とが対向している部分で絶縁破壊あるいは放電が生じやすいことについて検討した。この結果、このような絶縁破壊もしくは放電は、対向している第１の電極端子及び第２の電極端子の部分が略直角もしくは鋭角に角張っているため生じやすく、この部分をＣ面やＲ面となる面取りを行うことにより、耐圧が向上する可能性があることに想到し、実験とシミュレーション等により確認した。本開示の一態様に係る半導体装置は、このように得られた結果に基づくものであり、比較的容易な手段で、半導体装置の耐圧を向上させることができる。
〔２〕 前記第１の電極端子と前記第２の電極端子とが対向する双方の端部は、面取り部が形成されている。
〔３〕 前記面取り部は、Ｃ面となっている。
〔４〕 前記面取り部は、Ｒ面となっている。
〔５〕 前記面取り部は、平面となっている。
〔６〕 前記面取り部は、曲面となっている。
〔７〕 第３の電極端子を有し、前記半導体素子はユニポーラトランジスタであって、前記第１の電極端子はドレイン電極端子であり、前記第２の電極端子はソース電極端子であり、前記第３の電極端子はゲート電極端子であり、前記第３の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている。
〔８〕 第３の電極端子を有し、前記半導体素子はバイポーラトランジスタであって、前記第１の電極端子はコレクタ電極端子であり、前記第２の電極端子はエミッタ電極端子であり、前記第３の電極端子はベース電極端子であり、前記第３の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている。
〔９〕 第３の電極端子を有し、前記半導体素子はＩＧＢＴであって、前記第１の電極端子はコレクタ電極端子であり、前記第２の電極端子はエミッタ電極端子であり、前記第３の電極端子はゲート電極端子であり、前記第３の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている。
〔１０〕 前記半導体素子はダイオードであって、前記第１の電極端子は、カソード電極端子であり、前記第２の電極端子はアノード電極端子である。
〔１１〕 前記半導体素子は、ＳｉＣにより形成されている。
〔１２〕 前記第１の電極端子の他方の面の一部も、前記樹脂部により覆われている。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。
本実施形態における半導体装置について、本実施の形態とは異なる半導体装置と比較しつつ説明する。
図１から図３は、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている半導体装置であって、半導体チップがＭＯＳＦＥＴにより形成されている構造の半導体装置である。尚、図１Ａは、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている半導体装置の外観の上面図であり、図１Ｂは底面図であり、図１Ｃは側面図である。図２は、図１Ａにおける一点鎖線１Ａ−１Ｂにおいて切断した断面図であり、図３は、この半導体装置のモールド樹脂を除去した状態の上面図である。尚、図２及び図３は、便宜上、半導体装置の大きさが拡大されている。
この半導体装置１０は、ゲート電極端子１１、ソース電極端子１２、ダイパッドとなる板状のドレイン電極端子１３とを有している。半導体チップ２０は、半導体チップ２０のドレイン電極パッド側が、ドレイン電極端子１３に搭載され、ハンダ等により接合されている。また、半導体チップ２０のゲート電極パッド２１は、ゲート電極端子１１とボンディングワイヤ３１等により接続されており、ソース電極パッド２２は、ソース電極端子１２とボンディングワイヤ３２等により接続されている。
この半導体装置１０では、耐圧を向上させるため、ドレイン電極端子１３とゲート電極端子１１及びソース電極端子１２は異なる側に配置されている。具体的には、ドレイン電極端子１３はＹ１方向側に設置され、ゲート電極端子１１及びソース電極端子１２は、Ｙ２方向側に配置されている。従って、図２等にも示されるように、ドレイン電極端子１３とゲート電極端子１１、ドレイン電極端子１３とソース電極端子１２は対向している。
ゲート電極端子１１、ソース電極端子１２、ダイパッドとなるドレイン電極端子１３は、Ｃｕ（銅）または銅合金に等により形成されており、表面の一部もしくは全面がＮｉ（ニッケル）によりメッキされている場合もある。半導体チップ２０は、ＳｉまたはＳｉＣ等の半導体材料により形成されている。高耐圧の半導体装置１０を得るためには、半導体材料は、Ｓｉよりもバンドギャップの広いＳｉＣ等により形成されていることが好ましい。半導体チップ２０には、ＭＯＳＦＥＴ等の電界効果トランジスタ以外にも、バイポーラトランジスタやダイオード等であってもよい。
半導体チップ２０は、半導体チップ２０のドレイン電極パッドが形成されている一方の面が、ドレイン電極端子１３の表面となる一方の面１３ａに、ハンダ等により接続されている。これにより、半導体チップ２０のドレイン電極パッドは、ドレイン電極端子１３と電気的に接続される。
また、半導体チップ２０の露出している他方の面に設けられたゲート電極パッド２１は、ボンディングワイヤ３１によりゲート電極端子１１のドレイン電極端子１３側の接続部１１ａに接続されている。また、ソース電極パッド２２は、ボンディングワイヤ３２によりソース電極端子１２のドレイン電極端子１３側の接続部１２ａに接続されている。尚、本願においては、半導体チップ２０を半導体素子と記載し、ボンディングワイヤ３１、３２を配線と記載する場合がある。
このようなドレイン電極端子１３に搭載された半導体チップ２０、ゲート電極端子１１の接続部１１ａ及びソース電極端子１２の接続部１２ａは、図１等に示されるように、モールド樹脂等の樹脂材料により形成された樹脂部４０により覆われている。従って、半導体チップ２０が搭載されているドレイン電極端子１３の表面となる一方の面１３ａは、樹脂部４０により覆われており、他方の面１３ｂは露出している。
この半導体装置１０では、図２に示されるように、ソース電極端子１２とドレイン電極端子１３との間は、Ｙ１−Ｙ２方向における距離ＬＹ１が約０．３ｍｍ、Ｚ１−Ｚ２方向における距離ＬＺ１が約１．３ｍｍ離れている。
このような半導体装置１０における絶縁耐圧は約５ｋＶであり、これよりも高い電圧が印加されると放電により半導体装置は絶縁破壊されてしまう。このような半導体装置１０において、高い電圧を印加した場合における放電は、樹脂部４０の内部においては、ドレイン電極端子１３とソース電極端子１２との間で生じやすく、また、樹脂部４０の外側では、ソース電極端子１２とドレイン電極端子１３との間における樹脂部４０の表面を介して生じる。
樹脂部４０の内部の場合について、より詳細に説明する。樹脂部４０の内部では、ドレイン電極端子１３のソース電極端子１２側に最も近い端部１３ｃ、即ち、ドレイン電極端子１３のＺ１方向であってかつＹ２方向の端部１３ｃは角が略直角に角張っている。同様に、ソース電極端子１２のドレイン電極端子１３側に最も近いの端部１２ｃ、即ち、ソース電極端子１２のＺ２方向であってかつＹ１方向の端部１２ｃは角が略直角に角張っている。
電界強度は、ドレイン電極端子１３の端部１３ｃや、ソース電極端子１２の端部１２ｃのような、角が略直角に角張っている部分が高くなる。よって、ドレイン電極端子１３とソース電極端子１２との間における電位差が大きくなると、ドレイン電極端子１３の端部１３ｃとソース電極端子１２の端部１２ｃとの間で、電界が集中し放電が生じるものと考えられる。
（半導体装置）
次に、本実施形態における半導体装置について、図４から図６に基づき説明する。尚、図４Ａは、本実施形態における半導体装置の外観の上面図であり、図４Ｂは底面図であり、図４Ｃは側面図である。図５は、図４Ａにおける一点鎖線４Ａ−４Ｂにおいて切断した断面図であり、図６は、本実施形態における半導体装置のモールド樹脂を除去した状態の上面図である。尚、図５及び図６は、便宜上、拡大されている。
本実施形態における半導体装置１１０は、ゲート電極端子１１１、ソース電極端子１１２、ダイとなる板状のドレイン電極端子１１３とを有している。半導体チップ２０は、半導体チップ２０のドレイン電極パッド側が、ドレイン電極端子１１３に搭載され、ハンダ等により接合されている。よって、半導体チップ２０のドレイン電極パッドが、ドレイン電極端子１１３と電気的に接続されている。尚、ドレイン電極端子１１３を第１の電極端子と記載し、ソース電極端子１１２を第２の電極端子と記載し、ゲート電極端子１１１を第３の電極端子と記載する場合がある。
また、半導体チップ２０のゲート電極パッド２１は、ゲート電極端子１１１とボンディングワイヤ３１等により接続されており、ソース電極パッド２２は、ソース電極端子１２とボンディングワイヤ３２等により接続されている。本実施形態における半導体装置１１０では、耐圧を向上させるため、ドレイン電極端子１１３とゲート電極端子１１１及びソース電極端子１１２は異なる側に配置されている。具体的には、ドレイン電極端子１１３はＹ１方向側に設置され、ゲート電極端子１１１及びソース電極端子１１２は、Ｙ２方向側に配置されている。従って、図５等に示されるように、ドレイン電極端子１１３とゲート電極端子１１１、ドレイン電極端子１１３とソース電極端子１１２は対向している。
ゲート電極端子１１１、ソース電極端子１１２、ダイとなるドレイン電極端子１１３は、Ｃｕまたは銅合金等により形成されており、表面がＮｉによりメッキされている。
半導体チップ２０は、半導体チップ２０のドレイン電極パッドが形成されている一方の面が、ドレイン電極端子１１３の表面である一方の面１１３ａに、ハンダ等により接続されている。また、半導体チップ２０の露出している他方の面に設けられたゲート電極パッド２１は、ボンディングワイヤ３１によりゲート電極端子１１１のドレイン電極端子１１３側の接続部１１１ａに接続されている。また、ソース電極パッド２２は、ボンディングワイヤ３２によりソース電極端子１１２のドレイン電極端子１１３側の接続部１１２ａに接続されている。尚、ボンディングワイヤ３１及びボンディングワイヤ３２は、アルミニウムもしくは銅により形成されている。
本実施形態における半導体装置１１０においては、このようなドレイン電極端子１１３の一方の面１１３ａ及び他方の面１１３ｂの両面がモールド樹脂等の樹脂材料により形成された樹脂部１４０により覆われている。従って、ドレイン電極端子１１３に搭載された半導体チップ２０、ゲート電極端子１１１の接続部１１１ａ及びソース電極端子１１２の接続部１１２ａは、モールド樹脂等の樹脂材料により形成された樹脂部１４０により覆われている。
本実施形態においては、ドレイン電極端子１１３の他方の面１１３ｂにおいても、樹脂部１４０により一部を覆うことにより、沿面距離を長くすることができる。即ち、ソース電極端子１１２とドレイン電極端子１１３の他方の面１１３ｂとの間における樹脂部１４０の表面を介した距離を長くすることができる。
更に、本実施形態における半導体装置１１０においては、図４等にも示されるように、ドレイン電極端子１１３と離れる方向となるＹ２方向側において、ゲート電極端子１１１を樹脂部１４０ａにより覆い、ソース電極端子１１２を樹脂部１４０ｂにより覆っている。これにより、ドレイン電極端子１１３とソース電極端子１１２との間の沿面距離、及び、ドレイン電極端子１１３とゲート電極端子１１１との間の沿面距離を更に延ばすことができ、耐圧を向上させることができる。
また、本実施形態における半導体装置１１０においては、図５に示されるように、ソース電極端子１１２とドレイン電極端子１１３との間が、Ｙ１−Ｙ２方向における距離ＬＹ２が約１．３ｍｍ、Ｚ１−Ｚ２方向における距離ＬＺ２が約１．３ｍｍ離れている。更に、ドレイン電極端子１１３のソース電極端子１１２側に最も近い端部１１３ｃ、即ち、ドレイン電極端子１１３においてＺ１方向であってかつＹ２方向の端部１１３ｃは、面取り加工がなされており、Ｃ面またはＲ面となっている。例えば、端部１１３ｃは、Ｃ０．３ｍｍの面取りがなされている。
また、ソース電極端子１１２のドレイン電極端子１１３側に最も近い端部１１２ｃ、即ち、ソース電極端子１１２のＺ２方向の端であってＹ１方向の端となる端部１１２ｃは、面取り加工がなされており、Ｃ面またはＲ面となっている。例えば、端部１１２ｃは、Ｃ０．２ｍｍの面取りがなされている。尚、ゲート電極端子１１１についても、Ｚ２方向の端であってＹ１方向の端となる端部において、同様の面取りがなされている。
このように、ソース電極端子１１２とドレイン電極端子１１３とが相互に最も近くなる部分をＣ面またはＲ面の面取り加工をすることにより、この部分における電界強度を低く抑えることができ、電界集中を緩和させることができる。即ち、ソース電極端子１１２とドレイン電極端子１１３において、電界強度が強くなる略直角の角を面取り加工によりＣ面又はＲ面にすることにより、この近傍における電界強度を低く抑え、電界集中を緩和させることができる。
このように、ソース電極端子１１２の端部１１２ｃやドレイン電極端子１１３の端部１１３ｃを面取り加工し、Ｃ面やＲ面を形成した場合の電界強度について、シミュレーションを行った結果について説明する。シミュレーションは、ソース電極端子とドレイン電極端子との間は、Ｙ１−Ｙ２方向における距離が約１．３ｍｍ、Ｚ１−Ｚ２方向における距離が約１．３ｍｍ離れているものとした。また、ソース電極端子には０Ｖ、ドレイン電極端子には１１ｋＶのＤＣ電圧が印加されており、ソース電極端子とドレイン電極端子との間は、比誘電率が４．２の樹脂部により覆われており、ソース電極端子に最も近いドレイン電極端子の端部はＣ０．３ｍｍとした。
これらの条件において、ドレイン電極端子に最も近いソース電極端子の端部の形状を変えた場合のソース電極端子の端部近傍における最大電界強度をシミュレーションにより得た。具体的には、ソース電極端子の端部の形状が、面取りなし（直角）、Ｃ０．１ｍｍ、Ｃ０．２ｍｍ、Ｒ０．１ｍｍ、Ｒ０．２ｍｍの場合について、シミュレーションを行った。この結果を表１に示す。
尚、ＣはＣ面取りを意味し、ＲはＲ面取りを意味している。また、Ｃ面取りとは、端部となる角を取り除き平面にしたものであり、Ｃ０．１ｍｍとは取り除かれる前の状態の端部の角から取り除かれた部分の端までの距離を示している。また、Ｒ面取りとは、端部となる角を取り除き曲面にしたものであり、Ｒ０．１ｍｍとはＲ面取りされた面が曲率半径が０．１ｍｍとなる曲面となるように取り除いたものである。本願においては、端部の角においてＣ面取りやＲ面取りのなされた部分を面取り部と記載する場合がある。また、面取り部の形成方法は、端部の角を直接取り除く場合に限定されるものではなく、面取り部に対応する部分が形成された金型等を用いて形成されるものであってもよい。
Figure 2018235330
表１に示されるように、ソース電極端子の端部の形状が、面取りなし（直角）の場合、ソース電極端子の端部近傍における最大電界強度は、約１１．６１ｋＶ／ｍｍであった。また、ソース電極端子の端部の形状が、Ｃ０．１ｍｍの場合、ソース電極端子の端部近傍における最大電界強度は、約１０．０５ｋＶ／ｍｍであり、端部の形状が直角の場合と比較して、約１３％の電界強度を低減することが可能である。また、ソース電極端子の端部の形状が、Ｃ０．２ｍｍの場合、ソース電極端子の端部近傍における最大電界強度は、約９．６９ｋＶ／ｍｍであり、端部の形状が直角の場合と比較して、約１７％の電界強度を低減することが可能である。
また、ソース電極端子の端部の形状が、Ｒ０．１ｍｍの場合、ソース電極端子の端部近傍における最大電界強度は、約１０．５５ｋＶ／ｍｍであり、端部の形状が直角の場合と比較して、約９％の電界強度を低減することが可能である。また、ソース電極端子の端部の形状が、Ｒ０．２ｍｍの場合、ソース電極端子の端部近傍における最大電界強度は、約９．４９ｋＶ／ｍｍであり、端部の形状が直角の場合と比較して、約１８％の電界強度を低減することが可能である。
更に、本実施形態においては、図６に示されるように、ドレイン電極端子１１３のゲート電極端子１１１及びソース電極端子１１２側のＸ１−Ｘ２方向の両端は、面取り加工がなされており、Ｃ面またはＲ面となっている。即ち、ドレイン電極端子１１３のＹ２方向の端であってＸ１方向の端となる端部１１３ｄ、及び、Ｘ２方向の端となる端部１１３ｅは、面取り加工がなされており、Ｃ面またはＲ面となっている。例えば、端部１１３ｄ及び１１３ｅは、Ｃ１．５ｍｍの面取りがなされている。
また、ゲート電極端子１１１のドレイン電極端子１１３側のＸ１−Ｘ２方向の両端は、面取り加工がなされており、Ｃ面またはＲ面となっている。即ち、ゲート電極端子１１１のＹ１方向の端であってＸ１方向の端となる端部１１１ｄ、及び、Ｘ２方向の端となる端部１１１ｅは、面取り加工がなされており、Ｃ面またはＲ面となっている。例えば、端部１１１ｄ及び１１１ｅは、Ｃ０．３ｍｍの面取りがなされている。
また、ソース電極端子１１２のドレイン電極端子１１３側のＸ１−Ｘ２方向の両端は、面取り加工がなされており、Ｃ面またはＲ面となっている。即ち、ソース電極端子１１２のＹ１方向の端であってＸ１方向の端となる端部１１２ｄ、及び、Ｘ２方向の端となる端部１１２ｅは、面取り加工がなされており、Ｃ面またはＲ面となっている。例えば、端部１１２ｄ及び１１２ｅは、Ｃ０．３ｍｍの面取りがなされている。
（実験結果）
次に、本実施形態における半導体装置１１０と、図７に示される半導体装置を実際に作製し、ソース−ドレイン間に電圧を印加した場合の耐圧破壊試験の結果について説明する。尚、図７に示される半導体装置は、端部において面取り加工がなされていないゲート電極端子１１、ソース電極端子１２、ドレイン電極端子１３が用いられているが、ドレイン電極端子１３の他方の面１３ｂの一部まで樹脂部１４０により覆われているものである。従って、図７に示される半導体装置は、内部の構造は図３と同様であるが、外観形状は図４等に示されるように本実施形態における半導体装置に類似している。
図４から図６に示される本実施形態における半導体装置１１０のソース−ドレイン間に電圧を印加した場合の耐圧破壊試験の結果を図８に示し、図７に示される構造の半導体装置のソース−ドレイン間に電圧を印加した場合の耐圧破壊試験の結果を図９に示す。尚、ソース−ドレイン間に印加される電圧は、５０ＨｚのＡＣ電圧である。
図８及び図９に示されるように、本実施形態における半導体装置では、耐圧はＡＣ実効値１４ｋＶ（ピーク１９．８ｋＶ）であった。これに対し、図７に示される構造の半導体装置では、耐圧はＡＣ実効値１０ｋＶ（ピーク１４．１ｋＶ）であった。このように本実施形態における半導体装置の耐圧が、図７に示す半導体装置よりも高いのは、ドレイン電極端子１１３のソース電極端子１１２側の端部１１３ｃや、ソース電極端子１１２のドレイン電極端子１１３の端部１１２ｃにＣ面が形成されているからである。
尚、図７に示す構造の半導体装置は、図１から図３に示す構造の半導体装置よりも耐圧が高くなっている。これは、ドレイン電極端子１３の他方の面１３ｂも樹脂部１４０により覆うことにより、ドレイン電極端子１３とソース電極端子１２の沿面距離が長くなるからである。即ち、ドレイン電極端子１３の他方の面１３ｂも樹脂部１４０により覆うことにより、図１から図３に示す構造の半導体装置よりも沿面距離を長くすることができ、耐圧を向上させることができる。本実施の形態における半導体装置においては、ドレイン電極端子１１３のソース電極端子１１２側の端部１１３ｃや、ソース電極端子１１２のドレイン電極端子１１３の端部１１２ｃがＣ面やＲ面となっているため、更に耐圧を向上させることができる。
上記においては、半導体チップ２０がＭＯＳＦＥＴの場合について説明したが、半導体チップ２０は他のユニポーラトランジスタであってもよい。また、半導体チップ２０は、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよい。バイポーラトランジスタの場合、ドレイン電極端子１１３に相当する第１の電極端子がコレクタ電極端子となり、ソース電極端子１１２に相当する第２の電極端子がエミッタ電極端子となり、ゲート電極端子１１１に相当する第３の電極端子がベース電極端子となる。また、ＩＧＢＴの場合には、ドレイン電極端子１１３に相当する第１の電極端子がコレクタ電極端子となり、ソース電極端子１１２に相当する第２の電極端子がエミッタ電極端子となり、第３の電極端子はゲート電極端子１１１である。
また、半導体チップ２０は、ダイオード等であってもよい。この場合には、図１０に示されるように、ドレイン電極端子１１３に相当する第１の電極端子をカソード電極端子２１３とし、ソース電極端子１１２に相当する第２の電極端子をアノード電極端子２１２とする。ダイオードである半導体チップ２２０の一方の面に形成されたカソード電極は、第１の電極端子であるカソード電極端子２１３の表面の上にハンダ等により接続されている。また、半導体チップ２２０の他方の面に形成されたアノード電極２２１は、第２の電極端子であるアノード電極端子２１２とボンディングワイヤ３３により接続されている。カソード電極端子２１３には、アノード電極端子２１２と対向する部分の端部において、ドレイン電極端子１１３と同様にＣ面またはＲ面となるような面取り加工がなされている。また、アノード電極端子２１２には、カソード電極端子２１３と対向する部分の端部において、ソース電極端子１１２と同様にＣ面またはＲ面となるような面取り加工がなされている。尚、図１０には図示はしないが、カソード電極端子２１３と第３の電極端子２１１とをボンディングワイヤ等により接続した構造のものであってもよい。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１０ 半導体装置
２０ 半導体チップ
２１ ゲート電極パッド
２２ ソース電極パッド
３１、３２ ボンディングワイヤ
１１０ 半導体装置
１１１ ゲート電極端子
１１１ａ 接続部
１１１ｃ、１１１ｄ、１１１ｅ 端部
１１２ ソース電極端子
１１２ａ 接続部
１１２ｃ、１１２ｄ、１１２ｅ 端部
１１３ ドレイン電極端子
１１３ａ 一方の面
１１３ｂ 他方の面
１１３ｃ、１１３ｄ、１１３ｅ 端部
１４０ 樹脂部

Claims (12)

  1. 第１の電極端子と、
    第２の電極端子と、
    前記第１の電極端子の一方の面に、一方の面の電極が接続された半導体素子と、
    前記半導体素子の他方の面の電極と前記第２の電極端子とを接続する配線と、
    前記半導体素子、前記第２の電極端子の一部及び前記第１の電極端子の一方の面を覆う絶縁体により形成された樹脂部と、
    を有し、
    前記第１の電極端子と前記第２の電極端子とが対向する端部の少なくとも一方には、面取り部が形成されている半導体装置。
  2. 前記第１の電極端子と前記第２の電極端子とが対向する双方の端部は、面取り部が形成されている請求項１に記載の半導体装置。
  3. 前記面取り部は、Ｃ面となっている請求項１または請求項２に記載の半導体装置。
  4. 前記面取り部は、Ｒ面となっている請求項１または請求項２に記載の半導体装置。
  5. 前記面取り部は、平面となっている請求項１または請求項２に記載の半導体装置。
  6. 前記面取り部は、曲面となっている請求項１または請求項２に記載の半導体装置。
  7. 第３の電極端子を有し、
    前記半導体素子はユニポーラトランジスタであって、
    前記第１の電極端子はドレイン電極端子であり、前記第２の電極端子はソース電極端子であり、前記第３の電極端子はゲート電極端子であり、
    前記第３の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 第３の電極端子を有し、
    前記半導体素子はバイポーラトランジスタであって、
    前記第１の電極端子はコレクタ電極端子であり、前記第２の電極端子はエミッタ電極端子であり、前記第３の電極端子はベース電極端子であり、
    前記第３の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている請求項１から請求項６のいずれか一項に記載の半導体装置。
  9. 第３の電極端子を有し、
    前記半導体素子はＩＧＢＴであって、
    前記第１の電極端子はコレクタ電極端子であり、前記第２の電極端子はエミッタ電極端子であり、前記第３の電極端子はゲート電極端子であり、
    前記第３の電極端子は、前記半導体素子の他方の面の他の電極と他の配線により接続されている請求項１から請求項６のいずれか一項に記載の半導体装置。
  10. 前記半導体素子はダイオードであって、
    前記第１の電極端子は、カソード電極端子であり、前記第２の電極端子はアノード電極端子である請求項１から請求項６のいずれか一項に記載の半導体装置。
  11. 前記半導体素子は、ＳｉＣにより形成されている請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記第１の電極端子の他方の面の一部も、前記樹脂部により覆われている請求項１から１１のいずれか一項に記載の半導体装置。
JP2019525065A 2017-06-20 2018-02-06 半導体装置 Pending JPWO2018235330A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017120262 2017-06-20
JP2017120262 2017-06-20
PCT/JP2018/004083 WO2018235330A1 (ja) 2017-06-20 2018-02-06 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2018235330A1 true JPWO2018235330A1 (ja) 2020-04-16

Family

ID=64737687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019525065A Pending JPWO2018235330A1 (ja) 2017-06-20 2018-02-06 半導体装置

Country Status (3)

Country Link
US (2) US11069603B2 (ja)
JP (1) JPWO2018235330A1 (ja)
WO (1) WO2018235330A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
JP2004039709A (ja) * 2002-07-01 2004-02-05 New Japan Radio Co Ltd リードフレームおよびその製造方法
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2014170801A (ja) * 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6756658B1 (en) * 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US20130017652A1 (en) * 2008-04-04 2013-01-17 Gem Services, Inc. Method of manufacturing a semiconductor device package with a heatsink
DE102011056700A1 (de) * 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
EP2819975B1 (en) * 2012-02-27 2016-03-23 ExxonMobil Chemical Patents Inc. Hydroalkylation process
US9538659B2 (en) 2013-08-21 2017-01-03 Nxp Usa, Inc. Solder wettable flanges and devices and systems incorporating solder wettable flanges
US9397029B1 (en) * 2015-06-29 2016-07-19 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof
US20180183429A1 (en) * 2016-12-28 2018-06-28 Sirectifier Electronic Co., Ltd. Integrated series schottky diode rectifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
JP2004039709A (ja) * 2002-07-01 2004-02-05 New Japan Radio Co Ltd リードフレームおよびその製造方法
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2014170801A (ja) * 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
US20200135624A1 (en) 2020-04-30
US20210313257A1 (en) 2021-10-07
US11710682B2 (en) 2023-07-25
WO2018235330A1 (ja) 2018-12-27
US11069603B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
JP2018093244A5 (ja)
US10170433B2 (en) Insulated circuit board, power module and power unit
US8546926B2 (en) Power converter
US9478442B2 (en) Reduced-noise reference voltage platform for a voltage converter device
JP2008085169A (ja) パワー半導体モジュール
EP3185295A1 (en) Semiconductor package structure based on cascade circuits
JP2012015222A (ja) 半導体装置
JPWO2019239771A1 (ja) 半導体モジュール
US20150270240A1 (en) Power semiconductor device
JP6139329B2 (ja) セラミック回路基板及び電子デバイス
US8575747B2 (en) Clip interconnect with encapsulation material locking feature
CN106415833A (zh) 功率半导体模块以及功率部件
JP2015092609A5 (ja)
JP6898203B2 (ja) パワー半導体モジュール
JPWO2018235330A1 (ja) 半導体装置
US10211144B2 (en) Semiconductor device having a plurality of top surface connection terminals
US11495527B2 (en) Semiconductor module
CN107026197B (zh) 半导体装置和制造半导体装置的方法
WO2018159018A1 (ja) 半導体装置
JP6316221B2 (ja) 半導体装置
JPWO2016071982A1 (ja) 半導体モジュールおよび半導体モジュール用の導電部材
JP6064682B2 (ja) 半導体装置
US20100052140A1 (en) Package structure
JP2017135144A (ja) 半導体モジュール
US10600765B2 (en) Semiconductor device and method for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607