JP6139329B2 - セラミック回路基板及び電子デバイス - Google Patents

Description

本発明は、セラミック回路基板及び電子デバイスに関し、例えばバイポーラトランジスタ、パワーＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体の絶縁基板として好適なセラミック回路基板と、該セラミック回路基板を用いた電子デバイスに関する。

近年、例えば図３Ａ及び図３Ｂに示すように、セラミック基板１０２の表面１０２ａに第１金属板１０４を有し、セラミック基板１０２の裏面１０２ｂに第２金属板１０６を有するセラミック回路基板１００が、パワー半導体の絶縁基板として使用されている（例えば特許文献１参照）。そして、第１金属板１０４上に、パワー半導体１０８を例えば半田等の接合層１１０を介して実装することによって電子デバイス１１２が構成される。

パワー半導体１０８が実装されるセラミック回路基板１００は、発熱を抑えるため、高放熱性が要求される。従って、一般に、第１金属板１０４及び第２金属板１０６は、Ｃｕ（銅）やＡｌ（アルミニウム）を始めとする高熱伝導率の金属板が選ばれる。セラミック基板１０２には、ＡｌＮ（窒化アルミニウム）やＳｉ₃Ｎ₄（窒化珪素）のような高熱伝導率のセラミック基板が選ばれる。これらを直接接合、もしくは、ろう材を介して接合した放熱基板をセラミック回路基板１００として用いている。

特に、Ｃｕにて構成された第１金属板１０４及び第２金属板１０６とＳｉ₃Ｎ₄にて構成されたセラミック基板１０２とを、ろう材を介して接合したセラミック回路基板１００は、高い強度を持ったセラミック、高い熱伝導率を持ったＣｕということで、熱サイクル特性に優れ、好適に用いられている。なお、第２金属板１０６の端面には、例えばヒートシンクが接合される。

特許第３８４７９５４号公報

ところで、最近では、パワー半導体１０８の出力密度を向上させて小型化したい、もしくは放熱性を向上させて冷却系を簡素化したい、というニーズがある。パワー半導体１０８の出力密度を向上させると発熱量が増加し、冷却系を簡素化すると、放熱性が低下するため、上述のニーズに対応するには、セラミック回路基板１００にさらなる放熱性が要求される。

そこで、放熱性を向上させる方法として、例えば図４に示すように、第１金属板１０４及び第２金属板１０６の厚みｔｂを従来の厚みｔｂ（図３Ａ参照）より厚くすることが考えられる。

通常、図３Ａに示す従来のセラミック回路基板１００を使用する場合、使用時の熱サイクルによって、第１金属板１０４とセラミック基板１０２との熱膨張差に伴う熱応力が、第１金属板１０４とセラミック基板１０２との界面１１４ａにおいて発生する。この場合、セラミック基板１０２の表面１０２ａは、熱応力がかかる上述の界面１１４ａと、熱応力がかからない周辺部とが混在した状態となる。同様に、第２金属板１０６とセラミック基板１０２との熱膨張差に伴う熱応力が、第２金属板１０６とセラミック基板１０２との界面１１４ｂにおいて発生する。この場合も、セラミック基板１０２の裏面１０２ｂは、熱応力がかかる上述の界面１１４ｂと、熱応力がかからない周辺部とが混在した状態となる。

従って、図４に示すように、第１金属板１０４の厚みｔｂ及び第２金属板１０６の厚みｔｂを厚くすると、第１金属板１０４及び第２金属板１０６の体積が大きくなることから、第１金属板１０４とセラミック基板１０２の界面１１４ａ並びに第２金属板１０６とセラミック基板１０２の界面１１４ｂで発生する熱応力も増大する。そのため、使用時の熱サイクルによってセラミック基板１０２にクラック１１６（亀裂）が入ったり、割れるという問題が生じるおそれがある。すなわち、使用時の熱サイクルによってセラミック基板１０２の表面のうち、熱応力がかかる界面と熱応力がかからない周辺部との境界部分において集中的に圧縮応力や引っ張り応力がかかり、該境界部分からクラック１１６（亀裂）が入るおそれがある。

このように、従来のセラミック回路基板１００では、放熱性の向上を実現することができず、上述したニーズに対応することができないという問題がある。

本発明はこのような課題を考慮してなされたものであり、少なくともパワー半導体が実装される側の金属板を厚くしても、セラミック基板に熱応力に伴う圧縮応力や引っ張り応力を抑制することができ、しかも、反りの発生も抑制することができ、放熱性の向上を図ることができるセラミック回路基板及び電子デバイスを提供することを目的とする。

［１］ 第１の本発明に係るセラミック回路基板は、セラミック基板と、前記セラミック基板の表面に接合された金属板とを有し、前記セラミック基板の表面のサイズは、前記金属板の前記セラミック基板と対向する側の面のサイズよりも小さいことを特徴とする。

これにより、セラミック基板上に金属板を接合したので、使用時における熱サイクルによって、金属板とセラミック基板との熱膨張差に伴う熱応力が、金属板とセラミック基板との界面に発生する。このとき、セラミック基板の表面全体が界面となるため、熱応力がかかる部分と熱応力がかからない部分との境界が存在しなくなる。すなわち、熱応力に伴って集中的に圧縮応力や引っ張り応力がかかる部分がなくなることから、セラミック基板への応力集中がなくなり、使用時の熱サイクルによるセラミック基板への亀裂や割れの発生のおそれがなくなる。これにより、金属板の厚みをセラミック基板の厚みよりも大きくすることが可能となり、放熱性の向上を図ることができる。

［２］ 第１の本発明において、前記金属板（以下、第１金属板と記す）の前記セラミック基板と対向する側の面内に、前記セラミック基板の表面全体が含まれるように、前記セラミック基板と前記第１金属板とが接合されていることが好ましい。これにより、確実に、セラミック基板の表面全体が上述の界面となるため、熱応力がかかる部分と熱応力がかからない部分との境界が存在しなくなる。

［３］ 第１の本発明において、前記セラミック基板の裏面に第２の金属板（以下、第２金属板と記す）が接合され、前記セラミック基板の裏面のサイズは、前記第２金属板の前記セラミック基板と対向する側の面のサイズよりも大きいことが好ましい。

セラミック回路基板の剛性は、サイズの大きい第１金属板の剛性が支配的となるため、第２金属板の厚みをセラミック基板の厚みよりも小さくしても、セラミック回路基板全体の反りの発生が抑制され、実装されたパワー半導体への割れの発生や、半田等の接合層へのクラックの発生のおそれがなくなる。これにより、セラミック基板からヒートシンクまでの距離を短くすることができ、放熱性を向上させることができると共に、セラミック回路基板の低背化（薄型化）にも有利になる。

しかも、セラミック基板の裏面のサイズと第２金属板におけるセラミック基板と対向する側の面のサイズを適宜調整することで、電気的絶縁を達成するために必要な距離を、動作電圧や汚染度等によって規定される沿面距離を満たすように容易に設定することができ、沿面放電の発生を回避することができる。

［４］ この場合、前記セラミック基板の前記裏面内に、前記第２金属板の前記セラミック基板と対向する側の面全体が含まれる位置に、前記第２金属板が接合されていることが好ましい。

［５］ また、前記金属板の厚みは前記第２金属板の厚みよりも大きいことが好ましい。これにより、セラミック基板から冷却装置（例えばヒートシンク）までの距離を短くすることができ、放熱性を向上させることができると共に、セラミック回路基板の低背化（薄型化）にも有利になる。

［６］ この場合、前記セラミック基板の厚みをｔａ、前記第１金属板の厚みをｔ１、前記第２金属板の厚みをｔ２としたとき、
ｔ２＜ｔａ＜ｔ１
であることが好ましい。

［７］ 第２の本発明に係る電子デバイスは、上述した第１の本発明に係るセラミック回路基板と、前記セラミック回路基板の前記第１金属板の表面に実装されたパワー半導体とを有することを特徴とする。

以上説明したように、本発明に係るセラミック回路基板及び電子デバイスによれば、少なくともパワー半導体が実装される側の金属板を厚くしても、セラミック基板に熱応力に伴う圧縮応力や引っ張り応力を抑制することができ、しかも、反りの発生も抑制することができ、放熱性の向上を図ることができる。

図１Ａは本実施の形態に係るセラミック回路基板を上面から見て示す平面図であり、図１Ｂは図１ＡにおけるＩＢ−ＩＢ線上の断面図である。 図２Ａは本実施の形態に係る電子デバイスを示す縦断面図であり、図２Ｂは電子デバイスの他の例を示す縦断面図である。 図３Ａは従来例に係るセラミック回路基板を示す縦断面図であり、図３Ｂは第１金属板上にパワー半導体を実装した状態を示す縦断面図である。 従来例に係るセラミック回路基板において第１金属板及び第２金属板の厚みを増やした場合の問題点を示す説明図である。

以下、本発明に係るセラミック回路基板の実施の形態例を図１Ａ〜図２Ｂを参照しながら説明する。なお、本明細書において数値範囲を示す「〜」は、その前後に記載される数値を下限値及び上限値として含む意味として使用される。

本実施の形態に係るセラミック回路基板１０は、図１Ａ及び図１Ｂに示すように、セラミック基板１２と、該セラミック基板１２の表面１２ａに接合された第１金属板１４と、セラミック基板１２の裏面１２ｂに接合された第２金属板１６とを有する。セラミック基板１２、第１金属板１４及び第２金属板１６の各外形形状は、様々な形状が挙げられるが、図１Ｂでは、上面から見て、それぞれ長方形状とされている。

第１金属板１４及び第２金属板１６は、ＣｕやＡｌを始めとする高熱伝導率の金属板にて構成することができる。セラミック基板１２は、ＡｌＮやＳｉ₃Ｎ₄のような高熱伝導率のセラミック基板にて構成することができる。第１金属板１４とセラミック基板１２との接合、並びに第２金属板１６とセラミック基板１２との接合は、直接接合でもよいし、もしくは、ろう材を介して接合してもよい。ろう材としては、Ｔｉ（チタン）等の活性金属を添加したろう材を用いることができる。

そして、このセラミック回路基板１０は、セラミック基板１２の表面１２ａのサイズが、第１金属板１４のセラミック基板１２と対向する側の面（以下、第１対向面１４ａと記す）のサイズよりも小さく、第２金属板１６のセラミック基板１２と対向する側の面（以下、第２対向面１６ａと記す）のサイズよりも大きい。ここで、「セラミック基板１２の表面１２ａ」とは、パワー半導体２６（図２Ａ参照）が実装される第１金属板１４が接合される面（例えば図１Ｂでは上面）をいい、裏面とは、表面１２ａと対向する面（例えば図１Ｂでは下面）をいう。

すなわち、セラミック基板１２を上面から見た縦方向の長さＤｙ及び横方向の長さＤｘは、第１金属板１４の縦方向の長さＬ１ｙ及び横方向の長さＬ１ｘよりも短く設定され、第２金属板１６の縦方向の長さＬ２ｙ及び横方向の長さＬ２ｘよりも長く設定されている。

また、セラミック基板１２と第１金属板１４との接合においては、上面から見たとき、第１金属板１４からセラミック基板１２の一部でもはみ出ることなく、第１金属板１４の第１対向面１４ａ内に、セラミック基板１２の表面１２ａ全体が含まれるように、セラミック基板１２と第１金属板１４とが接合される。同様に、セラミック基板１２と第２金属板１６との接合においては、上面から見たとき、セラミック基板１２から第２金属板１６の一部でもはみ出ることなく、セラミック基板１２の裏面１２ｂ内に、第２金属板１６の第２対向面１６ａ全体が含まれるように、セラミック基板１２と第２金属板１６とが接合される。

セラミック基板１２、第１金属板１４及び第２金属板１６の各外形形状は、上述した長方形状のほか、円形状、楕円形状、トラック形状、三角形状、五角形、六角形等の多角形状等が挙げられる。

また、セラミック回路基板１０は、セラミック基板１２の厚みをｔａ、第１金属板１４の厚みをｔ１、第２金属板１６の厚みをｔ２としたとき、
ｔ２＜ｔａ＜ｔ１
となっている。

そして、図２Ａに示すように、第１金属板１４の表面に半田等の接合層２４を介してパワー半導体２６が実装されることで、本実施の形態に係る電子デバイス２８が構成される。もちろん、図２Ｂに示すように、さらに、第２金属板１６の端面にヒートシンク３０を接合して電子デバイス２８を構成してもよい。なお、図２Ａ及び図２Ｂでは、パワー半導体２６の高さを、例えばセラミック基板１２の厚みより薄く図示しているが、これに限定されるものではない。

このセラミック回路基板１０においては、セラミック基板１２上に第１金属板１４を接合したので、使用時における熱サイクルによって、第１金属板１４とセラミック基板１２との熱膨張差に伴う熱応力が、第１金属板１４とセラミック基板１２との界面３２に発生する。

このとき、セラミック基板１２の表面１２ａ全体が界面３２となるため、熱応力がかかる部分と熱応力がかからない部分との境界が存在しなくなる。すなわち、熱応力に伴って集中的に圧縮応力や引っ張り応力がかかる部分がなくなることから、セラミック基板１２への応力集中がなくなり、使用時の熱サイクルによるセラミック基板１２への亀裂や割れの発生のおそれがなくなる。これにより、第１金属板１４の厚みｔ１をセラミック基板１２の厚みｔａよりも大きくすることが可能となり、放熱性の向上を図ることができる。

また、第１金属板１４の第１対向面１４ａのサイズがセラミック基板１２の表面１２ａのサイズよりも大きいことから、セラミック回路基板１０の剛性は、サイズの大きい第１金属板１４の剛性が支配的となる。もちろん、第１金属板１４の厚みｔ１がセラミック基板１２の厚みｔａよりも大きければ、第１金属板１４の剛性がより支配的となる。そのため、第２金属板１６の厚みｔ２をセラミック基板１２の厚みｔａよりも小さくしても、セラミック回路基板１０全体の反りの発生が抑制され、実装されたパワー半導体２６への割れの発生や、接合層２４へのクラックの発生のおそれがなくなる。これにより、セラミック基板１２からヒートシンク３０までの距離を短くすることができ、放熱性を向上させることができると共に、セラミック回路基板１０の低背化にも有利になる。

しかも、セラミック基板１２の裏面１２ｂのサイズと第２金属板１６の第２対向面１６ａのサイズを適宜調整することで、電気的絶縁を達成するために必要な距離を、動作電圧や汚染度等によって規定される沿面距離を満たすように容易に設定することができ、沿面放電の発生を回避することができる。なお、電気的絶縁を達成するために必要な距離は、この例では、第１金属板１４（導電部）と第２金属板１６（導電部）との間のセラミック基板１２（絶縁物）に沿った最短距離をいう。

このように、セラミック回路基板１０及び電子デバイス２８においては、少なくともパワー半導体２６が実装される側の第１金属板１４を厚くしても、セラミック基板１２に熱応力に伴う圧縮応力や引っ張り応力を抑制することができ、しかも、反りの発生も抑制することができることから、放熱性の向上を図ることができ、小型化にも有利となる。

実施例１、比較例１及び２について、接合層２４及びセラミック基板１２へのクラックの有無を評価した。評価結果を後述する表１に示す。

セラミック基板１２のために、曲げ強度が６５０ＭＰａ、上面から見て正方形状（縦×横＝３０ｍｍ×３０ｍｍ）で、厚みが０．３ｍｍの窒化珪素（Ｓｉ₃Ｎ₄）基板を用意した。第１金属板１４及び第２金属板１６のために、無酸素Ｃｕ板を用意した。また、Ｔｉ活性金属粉末を添加したＡｇ（銀）−Ｃｕ系のろう材ペーストを用意した。

（実施例１）
実施例１に係る評価サンプルのセラミック回路基板は、図１Ａ及び図１Ｂに示すセラミック回路基板１０と同様の構成を有する。

先ず、セラミック基板１２にろう材を厚み１０μｍ塗布し、Ｃｕ板（第１金属板１４及び第２金属板１６）を接合した。第１金属板１４は、上面から見て正方形状で、サイズは、縦×横＝３５ｍｍ×３５ｍｍであり、厚みｔ１は２ｍｍである。第２金属板１６は、上面から見て正方形状で、サイズは、縦×横＝２５ｍｍ×２５ｍｍであり、厚みｔ２は０．１ｍｍである。

接合条件は、真空下、温度８００℃、１ＭＰａで加熱加圧接合した。その後、図２Ａに示すように、パワー半導体２６を接合層２４（この場合、半田層）で接合し、実施例１に係る評価サンプルとした。１０個の評価サンプルを作製した。

（比較例１）
比較例１に係る評価サンプルのセラミック回路基板は、図３Ｂに示すセラミック回路基板と同様の構成を有する。すなわち、第１金属板１０４のサイズが、縦×横＝２５ｍｍ×２５ｍｍ、厚み＝２ｍｍであり、第２金属板１０６のサイズが、縦×横＝２５ｍｍ×２５ｍｍ、厚み＝０．１ｍｍである点以外は、実施例１と同様にして比較例１に係る１０個の評価サンプルを作製した。

（比較例２）
比較例２に係る評価サンプルは、図３Ａに示すセラミック回路基板と同様の構成を有する。すなわち、第１金属板１０４のサイズが、縦×横＝２５ｍｍ×２５ｍｍ、厚み＝２ｍｍであり、第２金属板１０６のサイズが、縦×横＝２５ｍｍ×２５ｍｍ、厚み＝２ｍｍである点以外は、実施例１と同様にして比較例２に係る１０個の評価サンプルを作製した。

＜評価＞
先ず、評価方法として、温度＝−４０℃〜１２５℃の熱サイクル試験を実施した。サイクル数＝１００サイクルとし、１サイクル当たり、−４０℃（低温）下で３０分、１２５℃（高温）下で３０分保持した。熱サイクル試験終了後に、接合層へのクラックの発生率と、セラミック基板へのクラックの発生率を評価した。具体的には、接合層へのクラックの発生率は、１０個の評価サンプルのうち、接合層２４（接合層１１０）にクラックが発生した評価サンプルの個数で表し、セラミック基板へのクラックの発生率は、１０個の評価サンプルのうち、セラミック基板１２（セラミック基板１０２）にクラックが発生した評価サンプルの個数で表した。表１には、クラックが発生した評価サンプルの個数／評価サンプルの母数（＝１０）で表記した。評価結果を下記表１に示す。

表１から、実施例１に係る評価サンプルは、いずれも接合層２４及びセラミック基板１２にクラックが発生しなかった。これは、第１金属板１４のサイズをセラミック基板１２よりも大きくし、第２金属板１６のサイズをセラミック基板１２よりも小さくしたことから、セラミック基板１２に熱応力に伴う圧縮応力や引っ張り応力を抑制することができ、しかも、反りの発生も抑制することができたことによるものと考えられる。

これに対して、比較例１は、いずれの評価サンプルにもセラミック基板１２にはクラックが生じていなかったが、１０個の評価サンプル中、７個の評価サンプルにおいて接合層１１０にクラックが発生していた。比較例２は、いずれの評価サンプルにも接合層１１０にはクラックが生じていなかったが、１０個の評価中、８個の評価サンプルにおいてセラミック基板１２にクラックが発生していた。

なお、本発明に係るセラミック回路基板及び電子デバイスは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

１０…セラミック回路基板 １２…セラミック基板
１２ａ…表面 １２ｂ…裏面
１４…第１金属板 １４ａ…第１対向面
１６…第２金属板 １６ａ…第２対向面
２４…接合層 ２６…パワー半導体
２８…電子デバイス ３０…ヒートシンク
３２…界面

Claims (6)

1. セラミック基板と、
   前記セラミック基板の表面に接合された第１の金属板と、
   前記セラミック基板の裏面に接合された第２の金属板とを有し、
   前記セラミック基板の表面のサイズは、前記第１の金属板の前記セラミック基板と対向する側の面のサイズよりも小さく、
   前記セラミック基板の裏面のサイズは、前記第２の金属板の前記セラミック基板と対向する側の面のサイズよりも大きく、
   前記第１の金属板の前記セラミック基板と対向する側の面の反対側の面は、パワー半導体が実装される面であることを特徴とするセラミック回路基板。
2. 請求項１記載のセラミック回路基板において、
   前記第１の金属板の前記セラミック基板と対向する側の面内に、前記セラミック基板の表面全体が含まれるように、前記セラミック基板と前記第１の金属板とが接合されていることを特徴とするセラミック回路基板。
3. 請求項１又は２記載のセラミック回路基板において、
   前記セラミック基板の前記裏面内に、前記第２の金属板の前記セラミック基板と対向する側の面全体が含まれる位置に、前記第２の金属板が接合されていることを特徴とするセラミック回路基板。
4. 請求項１〜３のいずれか１項に記載のセラミック回路基板において、
   前記第１の金属板の厚みは前記第２の金属板の厚みよりも大きいことを特徴とするセラミック回路基板。
5. 請求項４記載のセラミック回路基板において、
   前記セラミック基板の厚みをｔａ、前記第１の金属板の厚みをｔ１、前記第２の金属板の厚みをｔ２としたとき、
   ｔ２＜ｔａ＜ｔ１
   であることを特徴とするセラミック回路基板。
6. 請求項１〜５のいずれか１項に記載のセラミック回路基板と、
   前記セラミック回路基板における前記第１の金属板の前記セラミック基板と対向する側の面の反対側の面に実装されたパワー半導体とを有することを特徴とする電子デバイス。

Images