KR200292792Y1 - 반도체 패키지용 리드프레임의 탑재판 구조 - Google Patents
반도체 패키지용 리드프레임의 탑재판 구조 Download PDFInfo
- Publication number
- KR200292792Y1 KR200292792Y1 KR2019970043968U KR19970043968U KR200292792Y1 KR 200292792 Y1 KR200292792 Y1 KR 200292792Y1 KR 2019970043968 U KR2019970043968 U KR 2019970043968U KR 19970043968 U KR19970043968 U KR 19970043968U KR 200292792 Y1 KR200292792 Y1 KR 200292792Y1
- Authority
- KR
- South Korea
- Prior art keywords
- mounting plate
- lead frame
- tie bar
- semiconductor package
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안은 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것으로, 그 구성은, 전자회로가 집적되어 있는 반도체칩이 부착되는 탑재판과, 상기한 탑재판의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판을 지지 고정하는 타이바와, 상기한 탑재판의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩 상의 칩패드와 연결되는 리드로 구성되는 반도체 패키지용 리드프레임에 있어서, 상기한 탑재판의 양측면에 공간부를 형성하고, 이 공간부를 통해 상기한 타이바를 일체로 형성하여서 된 것이다.
Description
본 고안은 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것으로, 더욱 상세하게는 반도체칩이 부착되는 탑재판을 지지 고정하는 타이바의 길이가 짧아도 상기 타이바에 다운셋을 용이하게 줄 수 있도록 된 것이다.
일반적으로 반도체 패키지용 리드프레임의 구조는, 전자회로가 집적되어 있는 반도체칩이 부착되는 탑재판과, 상기한 탑재판의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판을 지지 고정하는 타이바와, 상기한 탑재판의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩 상의 칩패드와 연결되는 리드로 구성된다.
상기에 있어서, 탑재판은 타이바에 지지 고정되고, 이 타이바에 형성되는 다운셋에 의해 리드의 높이 보다 낮은 위치에 있게 되는데, 이와같이 리드와 탑재판의 위치를 서로 다르게 하는 이유는, 반도체칩이 패키지의 완성후에 봉지재의 내부 중심부에 위치되도록 하기 위함이다.
이러한 리드프레임에 형성되는 탑재판에는 다양한 크기의 반도체칩을 부착하여 반도체 패키지의 제조공정을 거치게 되는데, 종래의 탑재판에는 다양한 크기의 반도체칩을 모두 수용할 수 없는 단점이 있었다. 즉, 종래의 탑재판은 사각형상의 평판으로 형성되어 있음으로써, 사각형상의 크기 보다 작은 반도체칩 만을 부착할 수 없었던 것이다.
따라서, 반도체칩의 크기가 큰 경우에는 상기한 탑재판을 크게 형성하여야 되고, 이에 따라 상기한 탑재판을 지지 고정하는 타이바의 길이는 짧아지게 되므로, 상기한 타이바에 다운셋을 형성하기에 많은 문제점이 있었던 것이다.
본 고안의 목적은 이와같은 문제점을 해소하기 위하여 안출된 것으로서, 반도체칩이 부착되는 탑재판을 지지 고정하는 타이바의 길이가 짧아도 상기 타이바에 다운셋을 용이하게 줄 수 있도록 구성함으로서, 신뢰성을 향상시킬 수 있도록 된 반도체 패키지용 리드프레임의 탑재판 구조를 제공함에 있다.
도 1은 본 고안에 의한 리드프레임의 탑재판 구조를 나타낸 평면도
도 2는 도 1의 A-A선 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
1 - 탑재판 2 - 타이바
3 - 리드 4 - 공간부
이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 고안에 의한 리드프레임의 탑재판 구조를 나타낸 평면도이고, 도 2는 도 1의 A-A선 단면도이다. 도시된 바와같이 본 고안에 의한 구성은, 전자회로가 집적되어 있는 반도체칩이 부착되는 탑재판(1)과, 상기한 탑재판(1)의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판(1)을 지지 고정하는 타이바(2)와, 상기한 탑재판(1)의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩 상의 칩패드와 연결되는 리드(3)로 구성되는 반도체 패키지용 리드프레임에 있어서, 상기한 탑재판(1)의 양측면에 공간부(4)를 형성하고, 이 공간부(4)를 통해 상기한 타이바(2)를 일체로 형성하여서 된 것이다. 즉, 상기한 타이바(2)가 형성되기 위한 공간이 좁게 제한되어 있는 리드프레임에 탑재판(1)의 크기는 키우고, 상기 타이바(2)의 길이는 길게하기 위하여 상기한 타이바(2)가 연결되는 탑재판(1)의 측면을 내부로 절결하여 공간부(4)를 형성함으로써, 타이바(2)의 길이를 길게 할 수 있는 것이다.
이와같이 구성된 본 고안은, 반도체 패키지의 제조공정에서 다양한 크기의 반도체칩을 부착하여 사용할 수 있는 것이다. 즉, 상기한 탑재판(1)의 크기는 크고, 타이바(2)의 길이는 길어짐으로써, 반도체칩의 크기가 큰 경우에도 상기한 탑재판(1)에 부착 가능하고, 이에 따라 상기한 탑재판(1)을 지지 고정하는 타이바(2)의 길이 또한 길게 형성되어 있음으로써, 상기한 타이바(2)에 다운셋을 용이하게 형성할 수 있어 패키지 완성후에 반도체칩이 봉지재의 내부 중심부에 정확히 위치시킬 수 있는 것이다.
이상의 설명에서 알 수 있듯이 본 고안의 반도체 패키지용 리드프레임의 탑재판 구조에 의하면, 반도체칩이 부착되는 탑재판을 지지 고정하는 타이바의 길이가 짧아도 상기 타이바에 다운셋을 용이하게 줄 수 있도록 구성함으로서, 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 전자회로가 집적되어 있는 반도체칩이 부착되는 탑재판(1)과, 상기한 탑재판(1)의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판(1)을 지지 고정하는 타이바(2)와, 상기한 탑재판(1)의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩 상의 칩패드와 연결되는 리드(3)로 구성되는 반도체 패키지용 리드프레임에 있어서, 상기한 탑재판(1)의 양측면에 공간부(4)를 형성하고, 이 공간부(4)를 통해 상기한 타이바(2)를 일체로 형성하여서 된 것을 특징으로 하는 반도체 패키지용 리드프레임의 구조,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970043968U KR200292792Y1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970043968U KR200292792Y1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990031259U KR19990031259U (ko) | 1999-07-26 |
KR200292792Y1 true KR200292792Y1 (ko) | 2002-12-18 |
Family
ID=53898609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019970043968U KR200292792Y1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200292792Y1 (ko) |
-
1997
- 1997-12-30 KR KR2019970043968U patent/KR200292792Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990031259U (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7064420B2 (en) | Integrated circuit leadframe with ground plane | |
KR100328746B1 (ko) | 방열판상에장착된펠릿을구비하는반도체장치및제조방법 | |
EP0114531B1 (en) | Package for a semiconductor chip with lead terminals | |
KR200292792Y1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
JPH10284679A (ja) | 半導体装置 | |
KR950025966A (ko) | 볼 그리드 어레이 리드프레임 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP2507852B2 (ja) | 半導体装置 | |
KR100763966B1 (ko) | 반도체 패키지 및 이의 제조에 사용되는 리드프레임 | |
KR100245258B1 (ko) | 단차진 내부리드들이 일부 형성된 리드 온 칩용 리드프레임 | |
KR0137068B1 (ko) | 리드 프레임 | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
KR100206973B1 (ko) | 칩 사이즈 패키지 | |
KR0156335B1 (ko) | 타이 바를 이용한 반도체 칩 패키지 | |
KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
JP2507855B2 (ja) | 半導体装置 | |
KR930001648Y1 (ko) | 리드 프레임 | |
KR0148083B1 (ko) | 더미 패드를 갖는 리드프레임 및 그를 이용한 칩 패키지 | |
KR200309900Y1 (ko) | 버티컬칩사이즈패키지 | |
KR0147157B1 (ko) | 티형 고집적 반도체 패키지 | |
KR0123058Y1 (ko) | 시스템 확장형 반도체소자 | |
KR0179472B1 (ko) | 와이어본딩용 히터블럭 | |
KR19980058577A (ko) | 리드프레임의 탑재판 구조 | |
KR20010111767A (ko) | 반도체 패키지 제조용 리드프레임 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20061010 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |