KR0123058Y1 - 시스템 확장형 반도체소자 - Google Patents

시스템 확장형 반도체소자

Info

Publication number
KR0123058Y1
KR0123058Y1 KR2019950009889U KR19950009889U KR0123058Y1 KR 0123058 Y1 KR0123058 Y1 KR 0123058Y1 KR 2019950009889 U KR2019950009889 U KR 2019950009889U KR 19950009889 U KR19950009889 U KR 19950009889U KR 0123058 Y1 KR0123058 Y1 KR 0123058Y1
Authority
KR
South Korea
Prior art keywords
semiconductor device
expansion
present
pinhole
system expansion
Prior art date
Application number
KR2019950009889U
Other languages
English (en)
Other versions
KR960038756U (ko
Inventor
도익수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950009889U priority Critical patent/KR0123058Y1/ko
Publication of KR960038756U publication Critical patent/KR960038756U/ko
Application granted granted Critical
Publication of KR0123058Y1 publication Critical patent/KR0123058Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 고안은 반도체소자의 직접연결이 가능하도록하여 사용자가 손쉽게 시스템을 확장 및 변경할 수 있도록 한 것이다.
이를 위해, 본 고안은 반도체소자(1a)의 몰딩부(2)에 따른 소자(1b)의 핀(3)이 삽입되어 전기적으로 연결되도록 하는 시스템 확장용 핀홀(4)이 형성된 시스템 확장형 반도체소자이다.

Description

시스템 확장형 반도체소자
제1도는 종래의 반도체소자를 나타낸 사시도.
제2도는 본 고안을 나타낸 종단면도.
제3도는 본 고안이 시스템보드에 설치된 상태를 나타낸 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1a,1b : 반도체소자 2 : 몰딩부
3 : 핀 4 : 핀홀
5 : 홀보호용 캡
본 고안은 시스템 확장형 반도체소자에 관한 것으로서, 더욱 상세하게는 시스템의 확장이 용이하게 수행될 수 있도록 한 것이다.
일반적으로, 반도체소자는 웨이퍼에 직접회로를 형성하는 FAB공정을 완료한 후에는 웨이퍼 상에 만들어진 각 칩을 분리하는 다이싱(dicing), 분리된 각 칩을 리드프레임의 패들에 안착시키는 칩본딩(Chip Bonding), 칩위의 본딩패드와 리드프레임의 인너리드(Inner lead)를 전기적으로 접속시키는 외이어본딩(Wire Bonding)을 한 후, 회로를 보호하기위해 콤파운드로 몰딩(Molding)을 수행하게 된다.
또한, 몰딩을 수행한 후에는 리드프레임의 써포트바(Support Bar) 및 댐바(Dam Bar)를 자르는 트리밍(Trimming) 공정 및 아웃리드(Out lead)를 소정의 형상으로 구부려주는 포밍(Forming)공정을 동시에 수행한 후, 아웃리드선단을 납딥(dip)처리하는 솔더링(soldering)공정을 수행하므로써 패키지공정을 완료하게 된다.
그러나, 이와 같은 종래의 반도체소자는 제1도에 나타낸 바와 같이 반도체소자(1)끼리의 결합수단이 구비되어 있지 않으므로 컴퓨터 등에서 시스템의 성능을 확장시키거나 시스템의 환경을 변화시키고자 하는 경우, 기존의 반도체소자(1)를 제거한 후 다른 소자를 설치하거나 시스템보드에 별도로 마련된 확장용 소켓에 확장용 소자를 장착하여야 한다.
이로인해, 시스템의 확장성이 제한될 뿐만 아니라 별도의 소켓을 확보하고 있어야 하므로 설치면적이 커지게 되고, 비용이 상승하게 되는 등 많은 문제점이 있었다.
본 고안은 상기한 문제점을 해결하기 위한 것으로서 반도체소자간의 직접연결이 가능하도록 하여 시스템의 확장 및 변경이 손쉽게 이루어 질 수 있도록 하므로써 사용자에게 편리함을 줄 수 있도록 한 시스템 확장형 반도체소자를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 고안은 반도체소자의 몰딩부에 다른 소자의 핀이 삽입되어 전기적으로 연결되도록 하는 시스템 확장용 핀홀이 형성된 시스템 확장형 반도체소자이다.
이하, 본 고안의 일실시예를 첨부도면 제2도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안을 나타낸 종단면도이고, 제3도는 본 고안이 시스템보드에 설치된 상태를 나타낸 종단면도로서, 반도체소자(1a)의 몰딩부(2)에 다른 소자(1b)의 핀(3)이 삽입되어 전기적으로 연결되도록 하는 시스템 확장용 핀홀(4)을 형성하여 구성된다. 이때 상기 반도체소자(1a) 상부에는 시스템 확장용 핀홀(4)내에 이물질 등이 들어가거나, 상기 핀홀이 폐쇄되는 것을 방지하기 위한 홀보호용 캡(5)이 착탈가능하게 장착된다.
이와 같이 구성된 본 고안은 제2도 내지 제3도에 나타낸 바와 같이 컴퓨터등에서 시스템을 확장 또는 변경하고자 하는 경우 시스템보드(6)에 장착되어 기층을 이루는 반도체소자(이하, 기층소자'라고 한다)(1a) 상부에 부착된 홀보호용 캡(5)을 탈착시킨 후, 시스템 확장용 반도체소자(이하, 확장소자라로 한다)(1b)의 각핀(3)을 기층소자(1a)의 몰딩부(2)에 형성된 시스템 확장용 핀홀(4)에 맞추어 삽입시키게 된다.
이에 따라, 상기 기층소자(1a)의 시스템 확장용 핀홀(4) 내부로 삽입된 확장소자(1b)의 각 핀(3)은 기층소자(1a)의 인너리드(7)에 접촉되어 전기적으로 연결되므로써 시스템이 확장 또는 변경이 가능하게 된다.
또한, 상기 확장소자(1b) 상부에는 또 다른 확장소자의 장착이 가능하므로 사용자의 요구에 따라 시스템을 확장 및 변경시킬 수 있다.
따라서, 확장소자(1b)가 기층소자(1a)의 상부에 장착되므로써 별도의 시스템보드(6)가 필요없이 시스템보드(6)가 차지하는 면적이 작아지므로인해 공간효율이 향상될 뿐만 아니라, 시스템 확장에 소요되는 비용을 절감할 수 있는 효과가 발생하게 된다.
이상에서와 같이, 본 고안은 반도체소자(1a)(1b)간의 직접연결이 가능하도록 사용자가 손쉽게 시스템을 확장 및 변경 할 수 있도록 한 매우 유용한 고안이다.

Claims (2)

  1. 반도체소자의 몰딩부에 다른 소자의 핀이 삽입되어 전기적으로 연결되도록 하는 시스템 확장용 핀홀이 형성된 것을 특징으로 하는 시스템 확장형 반도체소자.
  2. 제1항에 있어서, 상기 반도체소자 상부에 이물질이 핀홀 내부로 유입되는 것을 방지하는 홀보호용 캡이 장착되는 것을 특징으로 하는 시스템 확장형 반도체소자.
KR2019950009889U 1995-05-10 1995-05-10 시스템 확장형 반도체소자 KR0123058Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950009889U KR0123058Y1 (ko) 1995-05-10 1995-05-10 시스템 확장형 반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950009889U KR0123058Y1 (ko) 1995-05-10 1995-05-10 시스템 확장형 반도체소자

Publications (2)

Publication Number Publication Date
KR960038756U KR960038756U (ko) 1996-12-18
KR0123058Y1 true KR0123058Y1 (ko) 1998-10-01

Family

ID=19412973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950009889U KR0123058Y1 (ko) 1995-05-10 1995-05-10 시스템 확장형 반도체소자

Country Status (1)

Country Link
KR (1) KR0123058Y1 (ko)

Also Published As

Publication number Publication date
KR960038756U (ko) 1996-12-18

Similar Documents

Publication Publication Date Title
JP2735509B2 (ja) 改善された熱放散を備えたｉｃパッケージ
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
KR970067810A (ko) 반도체장치 및 그 제조방법
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR960002711A (ko) 전자 부품 및 그 제조 방법
JP2857648B2 (ja) 電子部品の製造方法
KR0123058Y1 (ko) 시스템 확장형 반도체소자
KR970024071A (ko) 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same)
JPH0774278A (ja) セラミック・パッケージ組立部品
US5661639A (en) Structure for attaching a heat sink to a semiconductor device
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
US5869884A (en) Semiconductor device having lead terminal on only one side of a package
KR100380223B1 (ko) 반도체의 에어 캐비티 패키지 및 그 패키징 방법
JPH11284119A (ja) 半導体集積デバイスの放熱構造
KR100890939B1 (ko) 분리형 부시 구조를 갖는 반도체 모듈용 케이스
JPH08181268A (ja) 半導体装置
JPH02143449A (ja) 半導体封止容器
JP2686909B2 (ja) 半導体集積回路
KR100321149B1 (ko) 칩사이즈 패키지
JPH03274754A (ja) 半導体集積回路装置
JPH0645494A (ja) 半導体集積回路用パッケージ
KR0132403Y1 (ko) 반도체 패키지
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR100525091B1 (ko) 반도체 패키지
KR100201387B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

EXPY Expiration of term