JPH03274754A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03274754A
JPH03274754A JP7331690A JP7331690A JPH03274754A JP H03274754 A JPH03274754 A JP H03274754A JP 7331690 A JP7331690 A JP 7331690A JP 7331690 A JP7331690 A JP 7331690A JP H03274754 A JPH03274754 A JP H03274754A
Authority
JP
Japan
Prior art keywords
package
curved surface
board
integrated circuit
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7331690A
Other languages
English (en)
Inventor
Akira Tomita
朗 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7331690A priority Critical patent/JPH03274754A/ja
Publication of JPH03274754A publication Critical patent/JPH03274754A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野〕 本発明発明は曲面をもつ配線基板ないし機器に搭載可能
な半導体集積回路装置に関する。
〔従来の技術〕
一つの半導体基板に多くの回路素子が作りつけられた半
導体チップと、これを配置、接続、保護するためのパッ
ケージとからなる半導体集積回路装置において、従来の
基本外形はJIS規格C7040(1969年)によれ
ば、端子が基準空間の一つ以上の面から直角にほぼ同一
平面に出ているものを主流としており、平面のシステム
基板に搭載することを考慮して形成されている。
〔発明が解決しようとする課題〕
今後、半導体集積回路を応用した各種の機器、システム
の発達に伴い、今までより以上に半導体装置の小型化が
望まれている。そのためには、従来のように平面で大き
な面積を占めるシステム基板も非平面の任意な形状に設
計することも必要になってくる。従来技術による半導体
集積回路では平面に対してのみ通用できる形状であるた
め、非平面形状に通用させることがほとんど不可能であ
る。
本発明発明は上記した問題に対処するためのもので、そ
の目的は非平面の任意の面を有するシステム基板などに
対しても通用可能の半導体集積回路を提供することにあ
る。
〔課題を解決するための手段〕
上記目的を達成するために本発明は、基準空間の一つの
面を曲面に形成したパッケージ内に半導体チップが接続
されていることを特徴とする半導体集積回路装置に関す
るものである。
本発明はまた、基準空間の一つの面を曲面に形成したパ
ッケージ内に一生面を曲面に形成した半導体チップが接
続されていることを特徴とする半導体集積回路装置に関
するものである。
本発明はさらにまた、可塑性または可撓性の材質からな
るパッケージ内に半導体チップが接続され、このパッケ
ージをその基準空間の一つの面が曲面になるようにわん
曲させるとともに、その形状を固定保持させたことを特
徴とする半導体集積回路装置に関するものである。
〔作用〕
半導体チップを接続したパッケージの基準空間の一つの
面を曲面とすることにより、この曲面に対応する曲面を
有するシステムボード上に実装することが可能となった
半導体チップ自体が曲面を有することにより、曲面をも
つパッケージ内への接続がより有利となった。
可塑性ないし可撓性の材質からなるパンケージは外部応
力、熱応力により変形させてその基準空間の一つの面を
曲面となし、その形状を固定保持することが可能となり
、曲面を有するシステムボードになしみ易いものとなる
〔実施例〕
以下、本発明をいくつかの実施例にそって図面を参照し
ながら説明する。
(例1) 第1図乃至第3図は樹脂封止ICに通用した場合の一実
施例を示し、このうち第1図はrc全全体平面図、第2
図は縦断面図である。
1はパッケージ本体である樹脂モールド体で、その下面
側1aが配線基板等に取り付けるための占有面、すなわ
ち基準空間に対応する面であって凹曲面に形成される。
2はパッケージ側面より水平方向に出ている外部リード
(端子)である。
3は半導体チップ(回路素子)で、タブリード4の平ら
な面の上に接続されている。チップの電極とリードの内
端との間はワイヤ8を介してボンディングにより電気的
に接続されている。
第3図は上述したICをシステム基板(又は配線基Fi
)5に実装した場合の形態を示すものである。
パッケージの実装のための占有面1aは凹曲面であり、
一方基板5は凸曲面であることにより、Ic底面は基板
5に対して隙間なく密着することができる。
パンケージの側面より水平方向に出た外部り−12はあ
る程度的げることにより基板の配線60こ接触、接続を
行うことができる。このような構成をとることによりI
C動作時の放熱効果は良好となる。
(例2) 第4図は本発明の他の一実施例を示すICの縦断面図で
ある。
この例では半導体回路素子はウェハ段階で曲面を5もつ
ものを製造し、これをカットして下面が曲面の半導体チ
ップ3を形成する。
一方、パッケージ側もウェハと同し曲率の曲面をもつリ
ードフレーム(リードとタブリード)を用意し、このタ
ブリードの曲面上にチップをボンディングする。
樹脂モールドの際には、キャビティの底面が曲面に形成
された金型を用意し、凹曲面をもっパッケージを完成す
る。
このようなrcは凸曲面(第4図の鎖線)5をもつ配線
基板上に搭載する場合、チップの底面がパッケージ底面
と平行な状態でパッケージ底面と基板表面とが隙間なく
接触し、全ての面で放熱効果も平均化して良好となる。
(例3) 第5図は、パッケージに可塑性または可撓性の材質から
なるものを使用する場合の例を示すICの縦断面図であ
る。
可塑性の材質では、パッケージをたとえば熱加塑性の合
成樹脂を選び、リードフレームへのチップマウント、樹
脂モールド後、熱を加えてモールド体7を軟化させた状
態で、第6図に矢印Wl〜W3で示す3方向から応力(
隅力)を加えることにより基準空間に対応する一つの面
を凹曲面7aになるように曲げ、その後、冷却すること
により凹曲面はそのままに保持される。この状態は第2
図に示すような、初めから凹曲面をもつ場合と同しパッ
ケージといえるもので、この凹曲面を配線基板面に対向
させることで、同様の効果をうる。
可撓性の材質では、たとえばゴム等を含む合成樹脂を選
ぶことになり、この場合は第6図に示す3方向の応力を
機械的に加え、その応力をなんらかの外力、たとえば機
械力で固定保持することにより、前の例の可塑性材質の
場合と同様の作用効果が得られることになる。
なお、これらの例において、パッケージの曲げの際にボ
ンディングワイヤ部分8がきれるおそれがあるから、ワ
イヤはパンケージにおける第5図の鎖線mで示す中心の
位置でいくらかたるみをもって存在させるか、ワイヤ近
傍をシリコンオイル等で覆うことによりモールド時ない
しモールド後のストレスがワイヤに直接にかからないよ
うにする必要がある。
(例4) 第7図は曲面のポーFIO上に直接にリードフレーム等
を介して素子をマウントし、上から疏動状の樹脂9をボ
ッティングにより直接にモールド体で覆い固定する場合
の例である。この例では樹脂モールドのための金型装置
が不要であり、抵価格で実現できる。
なお、その他の応用例として、図示されないが透明のフ
ィルム上に印刷等の方性によりICをマウントし、樹脂
ボッティングを行うことにより薄型で取扱いに便利なI
Cパッケージ体を実現できる。ただし、この場合、IC
チップは厚さ1u以下の薄いチップを使用する必要があ
る。
(例5) 第8図は円筒状のボード11の表面にIC12を設けた
場合の例を示すものである。この場合、円筒の曲面に合
わせてICパッケージの取付は曲面を形成すれば円筒面
の任意の位置に取付けることができる。
(例6) 第9図は本発明を応用した超小型パーソナルコンピュー
タ、たとえばアタッシュケース型のラップナツプコンピ
ュータの例を示すものである。
同図において、15は成品デイスプレィ部で蓋部を兼ね
る。16は本体ケースで、この本体表面にファンクショ
ンキー群17、アルファー、ノドキー群18、ヌーメリ
ノクキー群19からなるキーボード部が配置される。
ラップトツブコンピュータ 2 5 0 0 X 1 8 0 0 X 5 0  
(n)の小型であることにより内部のスペースに制約が
大きく第10図に示すように円筒状又は曲面をもつ板状
の基Fj.13を使用する場合がある。このような曲面
をもつ基板に対して、前記(例1〜例5〉の例で示した
ICパッケージを対応させることが可能である。同図の
14は電源である。これにより、ラップトノブコンピュ
ータの容積に換算して約60%減の効果が得られる。
〔発明の効果〕
本発明によれば、IC実装の自由度が増すとともにIC
製品の省スペース化、小型化が図られ、平均約60%の
体積域の効果がもたらされる。
【図面の簡単な説明】
第1図乃至第3図は本発明による樹脂封止ICの位置実
施例を示し、このうち第1図はIcの上面陸、第2図は
縦断面図、第3図は基板に実装しした状態の正面図であ
る。 第4図は本発明の他の一実施例を示すrcの縦断面図で
ある。 第5図および第6図は本発明の他の一実施例を示し、こ
のうち第5図は取付は前、第6図は取付は時のICの縦
断面図である。 第7図は本発明の他の一実施例のIC取付は時の断面図
である。 第8図は曲面にICを取付ける形態を示す斜面図である
。 第9図は本発明の一応用例を示すパーソナルコンピュー
クの斜面図、第10図はノごい9図におけるI−1断面
図である。 1・・・パッケージ本体、 1a・・・凹曲面、2・・
・外部リード、 3・・・半導体チップ、4・・・タブ
リード、 5・・・曲面をもつ基板、6・・・配線、 
7・・・可塑性(又は可撓性)材質よりなるパッケージ

Claims (1)

  1. 【特許請求の範囲】 1、基準空間の一つの面を曲面となしたパッケージ内に
    半導体チップが接続されていることを特徴とする半導体
    集積回路装置。 2、基準空間の一つの面を曲面となしたパッケージ内に
    一主面を曲面に形成した半導体チップが接続されている
    ことを特徴とする半導体集積回路装置。 3、可塑性または可撓性の材質からなるパッケージ内に
    半導体チップが接続され、上記パッケージをその基準空
    間の一つの面が曲面となるようにわん曲させるとともに
    、その形状を固定保持させたことを特徴とする半導体集
    積回路装置。
JP7331690A 1990-03-26 1990-03-26 半導体集積回路装置 Pending JPH03274754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7331690A JPH03274754A (ja) 1990-03-26 1990-03-26 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7331690A JPH03274754A (ja) 1990-03-26 1990-03-26 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03274754A true JPH03274754A (ja) 1991-12-05

Family

ID=13514648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7331690A Pending JPH03274754A (ja) 1990-03-26 1990-03-26 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03274754A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388338B1 (en) * 1995-04-28 2002-05-14 Stmicroelectronics Plastic package for an integrated electronic semiconductor device
US7228089B2 (en) 2001-12-20 2007-06-05 Fuji Xerox Co., Ltd. Image forming apparatus and developer replenishment portion
CN107579047A (zh) * 2017-09-15 2018-01-12 中国电子科技集团公司第五十八研究所 曲面基板的高可靠互连结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388338B1 (en) * 1995-04-28 2002-05-14 Stmicroelectronics Plastic package for an integrated electronic semiconductor device
US7228089B2 (en) 2001-12-20 2007-06-05 Fuji Xerox Co., Ltd. Image forming apparatus and developer replenishment portion
CN107579047A (zh) * 2017-09-15 2018-01-12 中国电子科技集团公司第五十八研究所 曲面基板的高可靠互连结构

Similar Documents

Publication Publication Date Title
US5177669A (en) Molded ring integrated circuit package
JPH06310883A (ja) 内部リブ付一体型ヒートシンクと両面部品分布を有する可とうプリント配線基板とを含む電子モジュール
JP2560974B2 (ja) 半導体装置
KR100262723B1 (ko) 반도체패키지및이것을사용한반도체모듈
US6437447B1 (en) Dual-sided chip package without a die pad
JPS614254A (ja) ヒートシンク機能を有する集積回路用パツケージ
JPH03274754A (ja) 半導体集積回路装置
KR100208635B1 (ko) 표면 실장형 반도체 장치
JPH0661372A (ja) ハイブリッドic
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH03238852A (ja) モールド型半導体集積回路
JP2541532B2 (ja) 半導体モジュ―ル
KR20100014979A (ko) 변형된 패들을 구비한 쿼드 플랫 노 리드(qfn)집적 회로(ic)패키지 및 패키지 설계 방법
JPH02143449A (ja) 半導体封止容器
JPH0650397U (ja) 電気部品実装装置
KR960019683A (ko) 반도체 장치
JPH05198735A (ja) マルチチップモジュール
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JPH04171749A (ja) 半導体装置
JPH09116252A (ja) 集積回路装置の実装構造
JPH11219969A (ja) 半導体装置
JPS5931862B2 (ja) 半導体装置
JPH0653662A (ja) 混成集積回路装置
KR0163311B1 (ko) 고 열 방출 반도체 패키지
JP2795245B2 (ja) 樹脂封止型半導体装置