JPH04329658A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JPH04329658A
JPH04329658A JP3128689A JP12868991A JPH04329658A JP H04329658 A JPH04329658 A JP H04329658A JP 3128689 A JP3128689 A JP 3128689A JP 12868991 A JP12868991 A JP 12868991A JP H04329658 A JPH04329658 A JP H04329658A
Authority
JP
Japan
Prior art keywords
heat
semiconductor
peltier element
lead frame
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3128689A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Masato Tanaka
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP3128689A priority Critical patent/JPH04329658A/ja
Publication of JPH04329658A publication Critical patent/JPH04329658A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子からの熱の除
却を有効に行うことのできるリードフレーム及びこれを
用いた半導体装置に関する。
【0002】
【従来の技術】近年、半導体素子の高集積化および高出
力化にともない半導体素子からの発熱量が増大しており
、半導体素子から発生する熱を効率的に除去することが
問題となっている。樹脂封止タイプのパッケージにおい
ても熱放散性を向上させるためその材質や構造に種々の
工夫がなされている。たとえば、樹脂封止に用いるリー
ドフレームとしては、従来多く用いられている鉄−ニッ
ケル合金のかわりに熱伝導性の良い銅系の合金を用いた
り、ステージ部分の面積を大きくしたり、ステージ兼用
の放熱板を取り付けたりして熱放散性を高めることがな
されている。また、樹脂中に含まれるフィラーの量を増
やしたり、熱伝導性のよい材質を使用したりすることに
よって封止樹脂の熱伝導性を改善して熱放散性をたかめ
ることがなされている。たとえば、エポキシ系樹脂を用
いた場合には0.6〜0.7W/mK程度の熱伝導率で
あったものが材質をかえることによって1 〜2W/m
K 程度にまで熱伝導率を改善することができる。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
熱伝導性に優れた封止樹脂を用いたり、リードフレーム
の材質や形状等を改善したとしても樹脂封止タイプのパ
ッケージでは十分な熱放散性を得ることが困難であり、
搭載できる半導体素子は約2W程度の出力までのもので
高出力素子を実装するには不向きであるという問題点が
ある。そこで、本発明は上記問題点を解消すべくなされ
たものであり、その目的とするところは、半導体素子か
ら発生した熱を能動的に熱放散させることができ、これ
によってパッケージの熱放散性を大きく改善でき、樹脂
封止タイプのパッケージでも高出力の半導体素子を容易
に搭載することのできるリードフレームおよびこれを用
いた半導体装置を提供しようとするものである。
【0004】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体素子を接
合するための高熱伝導体からなる支持基板と、該支持基
板に一端面が吸熱側として接合されるペルチェ素子部と
、該ペルチェ素子部の他端面の発熱側に接合される高熱
伝導性の放熱体とから成る放熱部を有し、該放熱部の前
記支持基板をインナーリードに接合して設けたことを特
徴とする。前記支持基板、および放熱板は窒化アルミニ
ウム、炭化ケイ素、酸化ベリリウム等の熱伝導率が10
0W/mK以上の熱伝導性に優れたセラミック材料、あ
るいは窒化アルミニウム、炭化ケイ素、酸化ベリリウム
のうちのいずれかを主成分とするセラミック材料である
ものが効果的であり、前記ペルチェ素子部がゼーベック
係数が100μV/K以上であり、性能指数が室温にお
いて0.7×10−3/K以上のP型およびN型半導体
からなるものが効果的である。また、前記P型およびN
型半導体はBi、Te、Sb、Zn、Pb、Se、Cr
、Si、Mnから選ばれる2種以上の金属から成る金属
間化合物であるものが効果的である。また、前記リード
フレームに半導体素子を搭載し、放熱板を封止樹脂の外
面に露出させて樹脂モールドした半導体装置が有効であ
る。
【0005】
【発明の概要】本発明に係るリードフレームは熱放散性
に優れた樹脂封止タイプのパッケージを得るために、半
導体チップを搭載するステージ兼用の放熱部にペルチェ
素子部を設けたことを特徴とする。前記ペルチェ素子部
はP型半導体とN型半導体からなるもので、P型半導体
とN型の半導体が直列に接続されるように電極を設定す
る。ペルチェ素子部は搭載した半導体素子から発生する
熱を吸熱してパッケージの外部に能動的に除却すること
を目的とする。有効な熱輸送を可能とするためにはゼー
ベック係数が100μV/K 以上であり、性能係数が
室温において0.7 ×10−3/K以上の熱変換材料
が必要である。 このような性能を有する材料は各種金属間化合物の中か
ら得ることができる。たとえば、Bi、Te、Sb、Z
n、Pb、Se、Cr、Si、Mn等から選ばれる二種
以上の金属からなる金属間化合物が有効である。とくに
、Bi2Te3でTeの量をコントロールしてN型およ
びP型半導体としたものが効果的であり、また、これら
にSbあるいはSe等の不純物を0.1 〜2 重量パ
ーセント加えてゼーベック係数を向上させたものが効果
的である。 その他の金属間化合物としては、ZnSb、Sb2Te
3、PbSe、PbTeなどがあり、これらを二種以上
組み合わせたり、微量のTe等を添加したもの、例えば
50% Bi2Te3−40% Sb2Te3−10%
 Sb2Se や、30% Bi2Te3−70% S
b2Te3にTeを2重量%加えたものは、いずれも1
00μV/K 以上のゼーベック係数と0.7/K以上
の性能係数を持ち、熱電変換素子として有効に使用する
ことができる。
【0006】本発明においては効果的に熱放散させるた
め、半導体素子を接合する支持基板に高熱伝導率を有す
る素材を用いるとともに、封止樹脂の外面に露出する放
熱板を用いる。支持基板と放熱板には100 W/mk
以上の熱伝導率を有する材料が好適に用いられる。支持
基板および放熱板をセラミックによって形成する場合は
窒化アルミニウム、炭化ケイ素、酸化ベリリウム等の高
熱伝導率を有するセラミックが好適である。
【0007】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係るリードフレ
ームに半導体素子を搭載して樹脂封止した半導体装置を
示す断面図である。図で10はリードフレームであり、
12は対向するインナーリード14の先端間にかけわた
すようにインナーリード14の下面に接合した支持基板
である。支持基板12は半導体素子16を搭載する際の
支持体となるもので、熱放散性を向上させるため高熱伝
導性の材質を用いる必要がある。支持基板12には後述
するようにペルチェ素子部を設けるから、支持基板12
は電気的絶縁体が好ましく、したがって実施例では熱伝
導性に優れる窒化アルミニウムの板体を用いた。
【0008】前記支持基板12の下面にはペルチェ素子
を直列に接続したペルチェ素子部18を設置し、ペルチ
ェ素子部18の下面にはさらに放熱板20を設置する。 すなわち、ペルチェ素子部18は支持基板12と放熱板
20との間にはさまれたかたちとなる。ペルチェ素子部
18はP型半導体とN型半導体とを交互配置で設置する
とともに、各ペルチェ素子22の一端を支持基板12に
接続し他端を放熱板20に接続する。ペルチェ素子22
は支持基板12の下面にほぼ全面にわたって配置するも
ので、支持基板12と放熱板20のそれぞれにはP型半
導体とN型半導体とを交互に直列に接続するための電極
24、26を設ける。
【0009】電極24および電極26は矩形の微小銅板
からなるものでP型半導体とN型半導体の1単位の端面
が接合される。電極24および電極26の相互間、P型
とN型のペルチェ素子22相互間には絶縁体28が挿入
され、相互間を電気的に絶縁することによって、P型の
ペルチェ素子とN型のペルチェ素子を交互に直列に接続
している。実施例ではP型のペルチェ素子として微量の
セレンを添加した25%Bi2O3 −75%Sb2T
e3 、N型のペルチェ素子として75%Bi2Te3
 −25%Bi2Se3 を用いた。ペルチェ素子部1
8の下面が接合される放熱板20も支持基板12と同様
に好適な熱放散性が得られるように高熱伝導体を用いる
。実施例では窒化アルミニウムの板体を用いた。
【0010】リードフレームの製造にあたっては、所定
のリードパターンを形成したリードフレームに上記のペ
ルチェ素子部18を有する放熱部を接合することによっ
て製品とする。放熱部とリードフレームとの接合はたと
えば、熱硬化型の接着剤によることができる。こうして
、ペルチェ素子部18を備えたリードフレームが得られ
る。このリードフレームを用いて樹脂封止タイプの半導
体装置とする場合は、支持基板12に半導体素子16を
搭載し、半導体素子16とインナーリード14との間を
ワイヤボンディング等によって接続するとともに、直列
に接続されているペルチェ素子22の一端の電極をリー
ドフレームのプラス端子に、他端をリードフレームのマ
イナス端子にワイヤボンディング等によって接続する。 図1は半導体素子16を搭載した後、樹脂封止した状態
を示す。樹脂封止する際には、放熱板20が封止樹脂3
0の外面に露出するようにモールドする。
【0011】得られた半導体装置を実装して使用する場
合は、ペルチェ素子部18で支持基板12に接する側で
はN型半導体からP型半導体に電流が流れ、放熱板20
側ではP型半導体からN型半導体に電流が流れるように
電位を設定して使用する。このように電流の流れを設定
することによって、支持基板12ではペルチェ素子部1
8によって吸熱され放熱板20側でペルチェ素子部18
から放熱される。支持基板12に搭載された半導体素子
16から発生した熱は支持基板12の熱伝導によって支
持基板12中に拡散し、ペルチェ素子部18によって吸
熱され、放熱板20に輸送されて放熱板20から放散さ
れる。このように、半導体素子16で発生した熱はペル
チェ素子部18によって能動的に吸熱されて外部に放散
される。本実施例では熱伝導性に優れる窒化アルミニウ
ムを支持基板12、放熱板20に用いることによって、
半導体素子16からの熱放散を効果的になし得るように
している。
【0012】上記実施例のペルチェ素子部を設けたリー
ドフレームを使用した場合は、上記のように半導体素子
から発生する熱を積極的に吸熱して放散させることがで
きるから、従来の単なる自然的熱伝導によって熱放散さ
せる製品とくらべてはるかに効率的な熱放散をさせるこ
とができる。これによって、樹脂封止タイプの半導体装
置の場合でも、高出力の半導体素子を搭載することが可
能になる。なお、上記ペルチェ素子を組み込んだリード
フレームを有効に使用するためには、放熱板20から効
率的に熱を放散させる必要がある。このためには、たと
えば、パッケージ本体10にフィンを付設して空冷によ
って熱放散させる方法や、水冷あるいは空冷によって強
制的に熱放散をさせる方法が有効である。なお、上記ペ
ルチェ素子部18を有するリードフレームは上記実施例
に限定されるものではなく、種々のパターンのリードフ
レームに適用できることはいうまでもない。
【0013】
【発明の効果】本発明に係るリードフレームおよび半導
体装置によれば、上述したように、ペルチェ素子を用い
た放熱部を設けたことによって、能動的に半導体素子か
ら熱を除却することができるから、従来搭載できなかっ
たような発熱量の大きな半導体素子であっても容易に搭
載することが可能となる等の著効を奏する。
【図面の簡単な説明】
【図1】半導体装置の一実施例を示す説明図である。
【符号の説明】
10  リードフレーム 12  支持基板 14  インナーリード 16  半導体素子 18  ペルチェ素子部 20  放熱板 22  ペルチェ素子 24、26  電極 28  絶縁体 30  封止樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子を接合するための高熱伝導
    体からなる支持基板と、該支持基板に一端面が吸熱側と
    して接合されるペルチェ素子部と、該ペルチェ素子部の
    他端面の発熱側に接合される高熱伝導性の放熱体とから
    成る放熱部を有し、該放熱部の前記支持基板をインナー
    リードに接合して設けたことを特徴とするリードフレー
    ム。
  2. 【請求項2】  支持基板、および放熱板が窒化アルミ
    ニウム、炭化ケイ素、酸化ベリリウム等の熱伝導率が1
    00W/mK以上の熱伝導性に優れたセラミック材料、
    あるいは窒化アルミニウム、炭化ケイ素、酸化ベリリウ
    ムのうちのいずれかを主成分とするセラミック材料であ
    ることを特徴とする請求項1記載の半導体パッケージ。
  3. 【請求項3】  ペルチェ素子部がゼーベック係数が1
    00μV/K以上であり、性能指数が室温において0.
    7×10−3/K以上のP型およびN型半導体からなる
    ことを特徴とする請求項1または2記載の半導体パッケ
    ージ。
  4. 【請求項4】  前記P型およびN型半導体はBi、T
    e、Sb、Zn、Pb、Se、Cr、Si、Mnから選
    ばれる2種以上の金属から成る金属間化合物であること
    を特徴とする請求項3記載の半導体パッケージ。
  5. 【請求項5】  請求項1、2、3または4記載のリー
    ドフレームに半導体素子を搭載し、放熱板を封止樹脂の
    外面に露出させて樹脂モールドしたことを特徴とする半
    導体装置。
JP3128689A 1991-05-01 1991-05-01 リードフレーム及び半導体装置 Pending JPH04329658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3128689A JPH04329658A (ja) 1991-05-01 1991-05-01 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3128689A JPH04329658A (ja) 1991-05-01 1991-05-01 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JPH04329658A true JPH04329658A (ja) 1992-11-18

Family

ID=14990992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3128689A Pending JPH04329658A (ja) 1991-05-01 1991-05-01 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JPH04329658A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
JP2005183658A (ja) * 2003-12-19 2005-07-07 Fujitsu Ltd 温度制御機能を有する半導体装置
KR100759015B1 (ko) * 2006-05-30 2007-09-17 서울반도체 주식회사 방열 기판과 이를 포함하는 발광 소자
US20110204500A1 (en) * 2008-03-28 2011-08-25 Im Seungwon Power device packages having thermal electric modules using peltier effect and methods of fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
JP2005183658A (ja) * 2003-12-19 2005-07-07 Fujitsu Ltd 温度制御機能を有する半導体装置
KR100759015B1 (ko) * 2006-05-30 2007-09-17 서울반도체 주식회사 방열 기판과 이를 포함하는 발광 소자
US20110204500A1 (en) * 2008-03-28 2011-08-25 Im Seungwon Power device packages having thermal electric modules using peltier effect and methods of fabricating the same
US8552541B2 (en) * 2008-03-28 2013-10-08 Fairchild Korea Semiconductor, Ltd. Power device packages having thermal electric modules using peltier effect and methods of fabricating the same
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US7208819B2 (en) Power module package having improved heat dissipating capability
KR100836305B1 (ko) 열전 모듈
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
JP4594237B2 (ja) 半導体装置
US6404048B2 (en) Heat dissipating microelectronic package
TWI470748B (zh) 用於有效散熱之無線半導體封裝
JPH04192552A (ja) 半導体素子用パッケージ
JPH04216656A (ja) 熱電冷却器を有する集積回路パッケージ
JP2982126B2 (ja) 半導体装置およびその製造方法
JP2009283741A (ja) 半導体装置
JP2000174180A (ja) 半導体装置
US20060156737A1 (en) Cooling structure of solid state and formation thereof with integrated package
JP2001217363A (ja) 半導体装置とそのヒートシンク
JPH04329658A (ja) リードフレーム及び半導体装置
JPS6149446A (ja) 樹脂封止型半導体装置
KR100716865B1 (ko) 반도체패키지
JPH07263886A (ja) 放熱装置
JP3193142B2 (ja) 基 板
JPH04303955A (ja) 半導体装置
JP2018032687A (ja) 熱電モジュール
US3549958A (en) High power stud mounted diode
JP3894749B2 (ja) 半導体装置
JP2656328B2 (ja) 半導体装置
JPH06125024A (ja) 半導体装置及びその冷却方法