JP2005079486A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005079486A
JP2005079486A JP2003310923A JP2003310923A JP2005079486A JP 2005079486 A JP2005079486 A JP 2005079486A JP 2003310923 A JP2003310923 A JP 2003310923A JP 2003310923 A JP2003310923 A JP 2003310923A JP 2005079486 A JP2005079486 A JP 2005079486A
Authority
JP
Japan
Prior art keywords
solder
die bonding
semiconductor chip
semiconductor device
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003310923A
Other languages
English (en)
Inventor
Hiroyuki Ishida
裕之 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003310923A priority Critical patent/JP2005079486A/ja
Publication of JP2005079486A publication Critical patent/JP2005079486A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 実装部品が傾くことによる位置ずれを低減できる半導体装置およびその製造方法を提供する。
【解決手段】 接着領域20aには配線領域30a,30dが、接着領域20bには配線領域30b,30cが、それぞれ延設されている。ここで、配線領域30dは、配線としての機能は有さない、半田を流出させるためのダミー配線であってよい。ダイボンディング領域としての接着領域20a,20bは、互いに線対称な位置で、所定の距離を空けて左右に配置されている。また、配線領域30a,30dは、互いに線対称な位置で、それぞれ接着領域20aの上下で延設されている。同様に、配線領域30c,30bは、線対称な位置で、それぞれ接着領域20bの上下で延設されている。この延在パターンとしての配線領域30a〜30dは、ダイボンディング領域としての接着領域20a,20bの四隅から延在するような形状で形成されている。
【選択図】図2

Description

本発明は、半導体装置およびその製造方法に関し、特に、実装部品の接合技術に関する。
電力用半導体装置においては、接合部の信頼性に対する要求が厳しいので、接合に用いられる半田量は比較的に多い。
しかし、多量の半田を用いて接合を行う場合には、実装部品が傾いたり回転したりすることによる位置ずれが発生しやすい。この位置ずれが発生することにより、以下のような問題点が発生する。
まず、実装部品が傾くことによりワイヤボンドのボンディング部分が傾くので、最良の条件でボンディングすることが困難となる。そのため、機械的ストレスが加えられると、早期にワイヤのネック破断や接合部の剥離が発生してしまうという問題点があった。
また、実装部品の傾きが著しい場合、半田の厚みが著しく薄くなる部分が発生するので、機械的ストレスが加えられると、早期に半田にクラックが入ってしまうという問題点があった。
また、多機能化に伴い実装の高密度化が進んでいるので、実装部品の位置ずれにより、隣接部品や隣接配線への接触が発生する。これを解決するためには、目視による検査の強化や、手作業による修正が必要となるので、コストが増大してしまうという問題点があった。
特許文献1には、逃がし部から均等に溶融半田を逃がすことにより、実装部品が傾いたり回転したりすることによる位置ずれを低減する例が示されている。また、特許文献2〜4には、半田等を溜めるための溝を設けられたダイパッドの例が示されている。
特開2002−353255号公報 特開平6−37122号公報 特開2002−198484号公報 特開平5−243287号公報
特許文献1〜4に示される半導体装置およびその製造方法においては、実装部品が傾くことによる位置ずれがまだかなり大きいという問題点があった。
本発明は以上の問題点を解決するためになされたものであり、実装部品が傾くことによる位置ずれを低減できる半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、請求項1に記載の発明に係る半導体装置の製造方法は、半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有する被ボンディング板を準備する工程と、前記ダイボンディング領域上に半田を供給する工程と、前記半田を加熱し溶融させる工程と、前記半田上に前記半導体チップを所定の圧力で押圧し前記半導体チップの下面からはみ出した半田を前記延在パターンへ流動させる工程とを備える。
また、請求項2に記載の発明に係る半導体装置の製造方法は、半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有するリードフレームを形成するリードフレーム形成工程と、前記ダイボンディング領域上に半田を供給する工程と、前記半田を加熱し溶融させる工程と、前記半田上に前記半導体チップを所定の圧力で押圧し前記半導体チップの下面からはみ出した半田を前記延在パターンへ流動させる工程とを備える。
また、請求項4に記載の発明に係る半導体装置の製造方法は、半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有する被ボンディング板を準備する工程を備え、前記ダイボンディング領域及び前記延在パターンは周囲を仕切りで囲われており、前記ダイボンディング領域上に半田を供給する工程と、前記半田を加熱し溶融させる工程と、前記半田上に前記半導体チップを所定の圧力で押圧し前記半導体チップの下面からはみ出した半田を前記延在パターンの前記仕切りで囲われた全域へ流動させる工程とをさらに備える。
また、請求項5に記載の発明に係る半導体装置の製造方法は、半導体チップをボンディングするための矩形状のダイボンディング領域を有するダイボンディング板を準備する工程と、前記ダイボンディング領域上に半田を供給する工程と、前記半田を加熱し溶融させる工程と、溶融した前記半田を治具で押圧し前記ダイボンディング領域上のダイボンディング領域半田層と前記ダイボンディング領域半田層の四隅に延在する延在領域半田層とからなる押圧半田層を形成する工程と、前記ダイボンディング領域半田層上に前記半導体チップを所定の圧力で押圧し前記半導体チップを搭載する工程とを備える。
また、請求項6に記載の発明に係る半導体装置は、半導体チップと、前記半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有する被ボンディング板と、前記半導体チップと前記ダイボンディング領域との間に介在するダイボンディング領域半田層と、前記ダイボンディング領域半田層からはみ出して前記延在パターン上に形成された延在パターン半田層とを備える。
請求項1,2に記載の発明に係る半導体装置の製造方法及び請求項6に記載の発明に係る半導体装置においては、配線パターンへ流出する半田による張力が均等となるので、半導体チップが回転してしまうことを防ぐことができるという効果を有する。
また、請求項4,5に記載の発明に係る半導体装置の製造方法においては、上記の効果に加えて、半導体チップが傾いてしまうことを防ぐことができるという効果を有する。また、半導体チップの接着に必要な半田量を確保できるという効果を有する。
<実施の形態1>
実施の形態1に係る半導体装置およびその製造方法は、半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有するプリント配線基板等の被告ボンディング板を用いることを特徴とする。
まず、本実施の形態の背景として、図1を用いて、従来の半導体装置およびその製造方法を説明する。
図1(a)に示される半導体装置の上面図において、プリント配線基板(図示しない)上に、半田を接着するランド等の接着領域20a,20bが形成されている。ここで、プリント配線基板の例としては、例えば、紙フェノール型、ガラスエポキシ型、セラミック型、及び金属絶縁型等が考えられる。接着領域20aには配線領域30aが延設され、接着領域20bには配線領域30b,30cが延設される。接着領域20a,20b上に点線で示されるチップ領域10aは、矩形状の半導体チップを搭載し半田により溶着すべき領域を示す。図1(b)に示すように、点線で3つの領域に分けられた半導体チップ10の両端の2つの領域には、電極が形成され、半田により接着領域20a,20bに接着され配線領域30a〜30cと導通する。即ち、半導体チップ10の裏面には、電極が少なくとも2つ以上形成されているものとする。図1(a)において、チップ領域10aに半導体チップが搭載されるときに、矢印で示すように、半田は、接着領域20a,20bから、配線領域30a〜30cへと流出する。
図1(a)においては、3つの配線領域30a〜30cが非対称な位置に形成されている。従って、配線領域30a〜30cへ流出する半田による張力が均等ではないので、図1(b)に示すように、半導体チップ10が回転してしまうという問題点があった。
図1に示される配線パターンにおいては、半導体装置の縮小化のために高密度実装のみを考慮し、配線の引き回しがあまり考慮されていないので、上記のような問題点が発生してしまう。
図2に、本実施の形成に係る半導体装置の上面図を示す。
図2において、接着領域20aには配線領域30a,30dが、接着領域20bには配線領域30b,30cが、それぞれ延設されている。ここで、配線領域30dは、配線としての機能は有さない、半田を流出させるためのダミー配線であってよい。また、図2において、接着領域20a,20b及び配線領域30a〜30dは、図示しないプリント配線基板上に形成されている。
ダイボンディング領域としての接着領域20a,20bは、互いに線対称な位置で、所定の距離を空けて左右に配置されている。また、配線領域30a,30dは、互いに線対称な位置で、それぞれ接着領域20aの上下で延設されている。同様に、配線領域30c,30bは、線対称な位置で、それぞれ接着領域20bの上下で延設されている。この延在パターンとしての配線領域30a〜30dは、ダイボンディング領域としての接着領域20a,20bの四隅から延在するような形状で形成されている。
図2においては、延在パターン(配線領域30a〜30d)が、ダイボンディング領域(接着領域20a,20b)の四隅から延在するような形状で互いに対称な位置に形成されているので、配線領域30a〜30dへ流出する半田による張力が均等となり、半導体チップ10が回転してしまうことを防ぐことができ、また、回転してしまった場合にも張力により修正される。
このとき、配線領域30a〜30dへ流出する半田の量は、それぞれ同程度である必要があり、そのためには、接着領域20a,20bへの半田の供給量を同程度にすることと、十分な量の半田を流出させることとが必要となる。
次に、図2に示される半導体装置において、半導体チップ10をプリント配線基板上に実装させる手順について説明する。
まず、接着領域20a,20bに半田を供給する。次に、この半田を、加熱することにより溶融させる。次に、この半田上に半導体チップ10を搭載し、上から所定の圧力で押圧する。これにより、半導体チップ10の下面からはみ出した半田は、配線領域30a〜30dに流動する。このとき、上記で説明したように、配線領域30a〜30dへ流出する半田の量は、それぞれ同程度であるので、配線領域30a〜30dへ流出する半田による張力が均等となり、半導体チップ10が回転してしまうことを防ぐことができる。
図3は、本発明を、プリント配線基板ではなくリードフレームに適用する場合を示す上面図である。このリードフレームにおけるインナーリード31は、図2における接着領域20a,20b及び配線領域30a〜30dに対応している。
なお、上記の説明においては、プリント配線基板上の配線パターンを配線領域30a〜30dとして用いているが、プリント配線基板上の配線パターン以外の領域については、レジストやオーバーコートガラス等で覆ってもよいし、覆わなくてもよい。
また、本発明をリードフレームに適用する場合には、図3に示すようにインナーリード31の形状を加工してもよい。
あるいは、図3に示すような形状にインナーリードを加工するのではなく、コイニング等のプレス加工を行うことにより、インナーリード上に溝等を設け、半田が四方へ均等に流動するようにしてもよい。この場合、インナーリード31よりもひとまわり大きな形状のインナーリードを形成した後に、このインナーリード上に、インナーリード31の輪郭に沿うような溝等を設けることとなる。この溝等は、図2に示される配線領域30dのようなダミー配線パターンであってもよい。また、プレス加工としては、コイニングに限らず、Vノッチをつけたり、穴を空けたりしてもよい。あるいは、メッキ加工等により、インナーリード31上に半田がなじみにくいような膜を形成してもよい。
上記の加工をリードフレームの形成工程において行うことにより、配線パターンを形成する工程を特に設ける必要がなくなり、工程数の削減が可能となる。
このように、本実施の形態に係る半導体装置およびその製造方法においては、各配線領域へ流出する半田による張力が均等となるので、半導体チップが回転してしまうことを防ぐことができるという効果を有する。
また、本発明をリードフレームに適用する場合には、配線パターンの加工をリードフレームの形成工程において行うことにより、工程数の削減が可能となるという効果を有する。
<実施の形態2>
実施の形態1においては、裏面の電極の個数が2つ以上である半導体チップ10の搭載手順について説明したが、実施の形態2においては、裏面の電極の個数が1つである半導体チップ11の搭載手順について説明する。
まず、本実施の形態の背景として、図4を用いて、従来の半導体装置およびその製造方法を説明する。
図4に示される半導体装置の上面図において、プリント配線基板(図示しない)上に、半導体チップ11を搭載するための半田を接着するランド等の接着領域20が形成されている。半導体チップ11は、裏面に1つの電極を有している。接着領域20の周囲には、半田を塞ぎ止めるための仕切り40が形成されている。
図4において、接着領域20上に点線で示されるチップ領域11aは、矩形状の半導体チップ11を搭載し半田により溶着すべき領域を示す。しかし、チップ領域11aと仕切り40との間にはクリアランス(遊び)が介在するので、実際には、半導体チップ11は、実線で表されるように回転してしまう。このようなクリアランスは、配線パターン形成により仕切り40を規定する場合であっても、べたパターンを覆うことに規定する場合であっても、同様に発生してしまう。
上記の問題を解決するために、実施の形態1において説明したように、半田を四方に均等に流動させる手法が考えられる。例えば、図5に示すように、ダイボンディング領域としての接着領域20の四辺に沿って四隅が空いた仕切り41を形成し、矢印に示すように四隅から半田を流動させる手法が考えられる。
しかし、このような形状の仕切り41を用いた場合には、半田を均等に流動させることは困難である。従って、図6に示すように、半田流出量の不均等により(この例では左上及び左下への流出量が、右上及び右下への流出量より多い)、半導体チップ11が傾いてしまう。
さらに、次のような問題点がある。図7(a),(b)は、溶融した半田粒50上に半導体チップ11を載せる様子を示す上面図及び断面図である。プリント配線基板60上に形成された接着領域20上で溶融した半田粒50は、表面張力により中央付近が盛り上がるので、この上に半導体チップ11を搭載した場合に半田粒50の中央より離れた部分でクリアランスが生じる。このクリアランスにより、さらに傾きが大きくなってしまう。
また、電力用半導体装置においては、放熱を行う必要があるので、べたパターンのプリント配線基板や、ヒートシンク等の、広い金属面上に、半導体チップ11の半田付けを行う必要がある。そのため、流出する半田量が多く、接続に必要な半田量が確保できないという問題点があった。
図8に、本実施の形成に係る半導体装置の上面図を示す。
図8において、プリント配線基板(図示しない)上に、半導体チップ11を搭載するための半田を接着するランド等の接着領域20が形成されている。ダイボンディング領域としての接着領域20の四隅には、延在パターンとしての接着領域20a〜20dが、上下左右に線対称な位置に、接着領域20と所定の重なりを有して形成されている。図8において接着領域20a〜20dは、正方形状で形成されているが、正方形状に限らず、例えば円形状であってもよい。
また、接着領域20,20a〜20dの外側には、接着領域20,20a〜20dに沿って仕切り42が形成されている。プリント配線基板においては、配線パターンが形成されない領域には半田が流入しないので、その部分を仕切り42と規定することができる。あるいは、パターン形成を行わない(べたパターン)プリント配線基板において、半田を塞ぎ止める領域を、レジストやオーバーコートガラス等で覆うことにより、その領域を仕切り42と規定してもよい。また、実施の形態1で図3を用いて説明したように、本発明をリードフレームに適用する場合には、前述したように、プレス加工やメッキ加工等により、インナーリード31上に仕切り42を形成する。
例えば、先に、左上の接着領域20c及び左下の接着領域20bへ多量の半田が流出したとしても、仕切り42は半田を塞ぎ止めるので、接着領域20b,20cへの流出量は所定量で止まり、それ以降は半田は接着領域20a,20dへと流出する。よって、最終的には、接着領域20a〜20d全域へ半田が流出することにより、半田の流出量は均等となるので、張力は均等となる。
また、仕切り42が半田を塞ぎ止めることにより、広い金属面上に多量の半田が流出することを防ぐことができるので、接続に必要な半田量が確保できる。
図9(a),(b)は、溶融した半田粒50上に半導体チップ11を載せる様子を示す上面図及び断面図である。図9において、プリント配線基板60上に形成される接着領域20a〜20dとして、円形状のものを用いている。図9において、溶融した半田粒50は、接着領域20から接着領域20a〜20d上に流出し、それぞれの領域上で表面張力により中央付近が盛り上がる。即ち、接着領域20上のダイボンディング領域半田層52の四隅に、接着領域20a〜20d上の延在領域半田層が形成される。従って、この上に半導体チップ11を搭載した場合に、半田粒50の中央より離れた部分でクリアランスが生じないので、傾きの原因とならない。但しこのとき、半田粒50が、接着領域20a〜20dに流出する半田量に比べて著しく多い半田量を有するものである場合には、ダイボンディング領域半田層52の中央付近が盛り上がってしまう。従って、半導体チップ11の接続に必要な半田量に併せて、供給半田量及び接着領域20,20a〜20dのサイズを、適切に決定しておく必要がある。
<応用例>
上記において説明したように、裏面の電極の個数が1つである半導体チップ11を搭載する場合には、溶融した半田粒50の表面張力による半導体チップ11の傾きを防ぐために、複数の搭載領域を設けることが有効である。従来の半導体装置およびその製造方法においては、例えば、プリント配線基板が、図1に示されるように3つの配線領域30a〜30cを有するものであった場合には、図10(a)に示すように、上下左右に4分割された接着領域20e〜20hを用いて、半田を接着し、チップ領域11aに半導体チップを搭載する。4分割された接着領域20e〜20hにそれぞれ半田を供給することにより、表面張力による半導体チップの傾きを防ぐことができる。
しかし、3つの配線領域30a〜30cからは半田が流出するので、接着領域20e〜20h上の半田量は互いに異なってくる。そのため、半導体チップの傾きが発生してしまうという問題点があった。また、実施の形態1において説明したように、配線領域30a〜30cへ流出する半田による張力が均等ではないので、図10(b)に示すように、半導体チップ11の回転が発生してしまうという問題点があった。
図11は、実施の形態2の応用例に係る半導体装置の上面図を示す。
図11において、プリント配線基板(図示しない)上に、半導体チップ11を搭載するための半田を接着するランド等の接着領域20が形成されている。ダイボンディング領域としての接着領域20の四隅には、配線パターンにより、延在パターンとしての接着領域20e〜20hが、上下左右に線対称な位置に、接着領域20と所定の重なりを有して形成されている。これにより、半田を、接着領域20e〜20hに均等に流出させることができるので、半導体チップ11の回転を防止することができ、また、回転してしまった場合にも張力により修正される。
また、図11において、接着領域20e〜20hには配線領域30a〜30cがそれぞれ延設されるが、配線領域30a〜30c上には、レジストやオーバーコートガラス等で覆うことにより、仕切り43が形成されている。従って、半田は仕切り43により塞ぎ止められるので、配線領域30a〜30c上に流出することはない。従って、半導体チップ11の傾きが発生することはない。図11においては、接着領域20,20e〜20hの外側の部分が、仕切りとして機能している。
また、図12は、図11の接着領域20e〜20hを、配線パターンではなく仕切り44を用いることにより形成したものである。図12において、半導体チップ11を搭載するための半田を接着するランド等の接着領域21上で、ダイボンディング領域としての接着領域20の四隅には、延在パターンとしての接着領域20e〜20hが、上下左右に線対称な位置に、接着領域20と所定の重なりを有して形成されている。図12においては、仕切り44が形成されない領域が、接着領域20,20e〜20hとして規定される。即ち、図12において、仕切り44は、図11における接着領域20,20e〜20hの外側に、接着領域20,20e〜20hを囲うように形成されている。
このように、本実施の形態に係る半導体装置およびその製造方法においては、仕切りで塞ぎ止めることにより延在パターンの全域に半田を流動させるので、実施の形態1の効果に加えて、半導体チップが傾いてしまうことを防ぐことができるという効果を有する。また、半導体チップの接着に必要な半田量を確保できるという効果を有する。
なお、上記の説明においては、プリント配線基板の場合について説明したが、実施の形態1と同様に、リードフレームのインナーリードに適用してもよい。
<実施の形態3>
実施の形態2においては、プリント配線基板上に複数の接着領域及び仕切りを設けることにより、半田を分散させ、半田上に搭載される半導体チップの、表面張力によるクリアランスを低減していた。しかし、治具として半田スタンプコレットを用いることにより、複数の接着領域及び仕切りを設けることなく、表面張力によるクリアランスを低減してもよい。
図13に、実施の形態3に係る半田スタンプコレット70aの構造を示す。
図13(a)は、半田スタンプコレット70aの下面図であり、図13(b)は、図13(a)のA−A断面図である。半田スタンプコレット70aは、溶融半田を成形するための空隙である半田成形領域70bを備える。半田成形領域70bは、図12等に示される接着領域20,20a〜20dにそれぞれ対応する半田成形領域71,71a〜71dからなり、所定の深さを有している。即ち、半田成形領域71の四隅に半田成形領域71a〜71dが対称な位置に延設されている。
次に、図13を用いて、半田スタンプコレット70aを用いて半田を成形する手順について説明する。
図13(c)に示すような、プリント配線基板60上に形成されたべたパターンである接着領域20上に、半田粒50を配置する。次に、半田粒50の上方から、図13(b)に示される半田スタンプコレット70aを押圧する。この押圧により、半田粒50は、図13(d)に示すような押圧半田層51へと成形される。図13(d)においては、押圧半田層51は、図9と同様に、ダイボンディング領域半田層52と、ダイボンディング領域半田層52の四隅に延在する延在領域半田層52a〜52dとからなる。よって、図9の説明と同様の理由により、半導体チップ11を押圧半田層51上に載せた場合にも、半導体チップ11の傾きは発生しない。
また、押圧半田層51の厚みは、半田成形領域70bの深さ及び半田粒50の半田量を調節することにより、調節が可能となる。
このように、本実施の形態に係る半導体装置の製造方法においては、半田スタンプコレットを用いて押圧することにより、半田粒を成形している。よって、仕切りを用いることなく、半導体チップの傾きを低減できる。
なお、上記の説明においては、べたパターンのプリント配線基板を用いて説明を行ったが、プリント配線基板に限らず、ヒートシンクであってもよい。いずれの場合であっても、半田の広がりの悪い材質(金属)を用いたものを選択するか、半田がなじみにくいような膜をメッキ加工等により形成することにより、押圧半田層51の形状を半田成形領域70bの形状に近づけることができるので、半田の表面張力によるクリアランスをより低減できる。
実施の形態1の背景となる半導体装置およびその製造方法を示す上面図である。 実施の形態1に係る半導体装置およびその製造方法を示す上面図である。 実施の形態1に係る半導体装置およびその製造方法を示す上面図である。 実施の形態2の背景となる半導体装置およびその製造方法を示す上面図である。 実施の形態2の背景となる半導体装置およびその製造方法を示す上面図である。 実施の形態2の背景となる半導体装置およびその製造方法を示す上面図である。 実施の形態2の背景となる半導体装置およびその製造方法を示す上面図である。 実施の形態2に係る半導体装置およびその製造方法を示す上面図である。 実施の形態2に係る半導体装置およびその製造方法を示す上面図及び断面図である。 実施の形態2の背景となる半導体装置およびその製造方法を示す上面図である。 実施の形態2に係る半導体装置およびその製造方法を示す上面図である。 実施の形態2に係る半導体装置およびその製造方法を示す上面図である。 実施の形態3に係る半導体装置およびその製造方法を示す上面図及び断面図である。
符号の説明
10、11 半導体チップ、10a,11a チップ領域、20,20a〜20h,21 接着領域、30a〜30d 配線領域、31 インナーリード、40〜44 仕切り、50 半田粒、51 押圧半田層、52 ダイボンディング領域半田層、52a〜52d 延在領域半田層、60 プリント配線基板、70a 半田スタンプコレット、70b 半田成形領域、71,71a〜71d 半田成形領域。

Claims (9)

  1. 半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有する被ボンディング板を準備する工程と、
    前記ダイボンディング領域上に半田を供給する工程と、
    前記半田を加熱し溶融させる工程と、
    前記半田上に前記半導体チップを所定の圧力で押圧し前記半導体チップの下面からはみ出した半田を前記延在パターンへ流動させる工程と
    を備える半導体装置の製造方法。
  2. 半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有するリードフレームを形成するリードフレーム形成工程と、
    前記ダイボンディング領域上に半田を供給する工程と、
    前記半田を加熱し溶融させる工程と、
    前記半田上に前記半導体チップを所定の圧力で押圧し前記半導体チップの下面からはみ出した半田を前記延在パターンへ流動させる工程と
    を備える半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    前記リードフレーム形成工程は、前記延在パターンを有するインナーリードを形成する工程を含む
    半導体装置の製造方法。
  4. 半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有する被ボンディング板を準備する工程を備え、
    前記ダイボンディング領域及び前記延在パターンは周囲を仕切りで囲われており、
    前記ダイボンディング領域上に半田を供給する工程と、
    前記半田を加熱し溶融させる工程と、
    前記半田上に前記半導体チップを所定の圧力で押圧し前記半導体チップの下面からはみ出した半田を前記延在パターンの前記仕切りで囲われた全域へ流動させる工程と
    をさらに備える半導体装置の製造方法。
  5. 半導体チップをボンディングするための矩形状のダイボンディング領域を有するダイボンディング板を準備する工程と、
    前記ダイボンディング領域上に半田を供給する工程と、
    前記半田を加熱し溶融させる工程と、
    溶融した前記半田を治具で押圧し前記ダイボンディング領域上のダイボンディング領域半田層と前記ダイボンディング領域半田層の四隅に延在する延在領域半田層とからなる押圧半田層を形成する工程と、
    前記ダイボンディング領域半田層上に前記半導体チップを所定の圧力で押圧し前記半導体チップを搭載する工程と
    を備える半導体装置の製造方法。
  6. 半導体チップと、
    前記半導体チップをボンディングするための矩形状のダイボンディング領域及び前記ダイボンディング領域の四隅から延在する延在パターンを有する被ボンディング板と、
    前記半導体チップと前記ダイボンディング領域との間に介在するダイボンディング領域半田層と、
    前記ダイボンディング領域半田層からはみ出して前記延在パターン上に形成された延在パターン半田層と
    を備える半導体装置。
  7. 請求項6に記載の半導体装置であって、
    前記被ボンディング板は、リードフレームに備えられており、
    前記延在パターンは、前記リードフレームのリードである
    半導体装置。
  8. 請求項7に記載の半導体装置であって、
    前記リードは、インナーリードである
    半導体装置。
  9. 請求項6に記載の半導体装置であって、
    前記ダイボンディング領域半田層及び前記延在パターン半田層の周囲を囲って形成された仕切り
    をさらに備える半導体装置。
JP2003310923A 2003-09-03 2003-09-03 半導体装置およびその製造方法 Pending JP2005079486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003310923A JP2005079486A (ja) 2003-09-03 2003-09-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003310923A JP2005079486A (ja) 2003-09-03 2003-09-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005079486A true JP2005079486A (ja) 2005-03-24

Family

ID=34412623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003310923A Pending JP2005079486A (ja) 2003-09-03 2003-09-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005079486A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158787A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 電力半導体装置
JP2009164210A (ja) * 2007-12-28 2009-07-23 Hitachi Ltd 実装基板、及びこの実装基板を備えるled光源装置
JP2012191021A (ja) * 2011-03-11 2012-10-04 Sanken Electric Co Ltd 半導体モジュール
US8810016B2 (en) 2005-06-06 2014-08-19 Rohm Co., Ltd. Semiconductor device, substrate and semiconductor device manufacturing method
JP2015018842A (ja) * 2013-07-09 2015-01-29 シチズン電子株式会社 発光装置の電極パターン構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810016B2 (en) 2005-06-06 2014-08-19 Rohm Co., Ltd. Semiconductor device, substrate and semiconductor device manufacturing method
US9520374B2 (en) 2005-06-06 2016-12-13 Rohm Co., Ltd. Semiconductor device, substrate and semiconductor device manufacturing method
JP2009158787A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 電力半導体装置
JP2009164210A (ja) * 2007-12-28 2009-07-23 Hitachi Ltd 実装基板、及びこの実装基板を備えるled光源装置
JP2012191021A (ja) * 2011-03-11 2012-10-04 Sanken Electric Co Ltd 半導体モジュール
JP2015018842A (ja) * 2013-07-09 2015-01-29 シチズン電子株式会社 発光装置の電極パターン構造

Similar Documents

Publication Publication Date Title
CN102097339B (zh) 半导体器件及其制造方法
US6545366B2 (en) Multiple chip package semiconductor device
JP4971769B2 (ja) フリップチップ実装構造及びフリップチップ実装構造の製造方法
TWI549204B (zh) Manufacturing method of semiconductor device
JP2010021515A (ja) 半導体装置およびその製造方法
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
JP6423685B2 (ja) 電子部品、モジュール及びカメラ
US20200043854A1 (en) Semiconductor package
JP7321009B2 (ja) 配線基板、接合型配線基板及び配線基板の製造方法
JP2005079486A (ja) 半導体装置およびその製造方法
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP2008085002A (ja) 半導体装置およびその製造方法
JP2000012732A (ja) Bga型半導体装置の構造
KR102573760B1 (ko) 반도체 패키지
JP4637720B2 (ja) 半導体装置およびその製造方法
US6111309A (en) Semiconductor device
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005311137A (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
CN116207052A (zh) 包含悬浮增强层的半导体装置及其制造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
TW201005894A (en) Pillar-to-pillar flip-chip assembly
JP3727582B2 (ja) 半導体装置
JP2006032622A (ja) リードレスパッケージの実装構造