JP3727582B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3727582B2 JP3727582B2 JP2001388036A JP2001388036A JP3727582B2 JP 3727582 B2 JP3727582 B2 JP 3727582B2 JP 2001388036 A JP2001388036 A JP 2001388036A JP 2001388036 A JP2001388036 A JP 2001388036A JP 3727582 B2 JP3727582 B2 JP 3727582B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- semiconductor
- semiconductor element
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Description
【発明の属する技術分野】
本発明は、リードフレーム上に半導体素子を実装形成するタイプの半導体装置に関するものである。
【０００２】
【従来の技術】
従来、複数の素子電極部を備えたチップ型の半導体装置（以下、半導体チップという）は、複数のリード部を備えた金属製のリードフレーム上に半導体素子を設置し、その上を樹脂材で封止することで形成されている。前記各リード部は、４２アロイ（Ｎｉ４２％のＮｉ−Ｆｅ合金）やアルミニウム、銅などの材料を板状に延ばして形成される。このリード部の先端は半導体素子の各素子電極部が載置される電極面となり、半導体素子の各素子電極部に塗布した半田面を前記電極面に載置し、リフロー等の熱処理を施して溶融接続される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の半導体素子を半田によってリード部に接続する場合、リード部が小さかったり、半田の塗布量が多過ぎると、溶融させた際に余分な半田がはみ出してしまう。特に、小型の半導体チップではリード部自体が極小化されると共に、配置密度を高めるために隣接するリード部同士の間隔が非常に狭いものとなっている。また、リード部の上面は平坦面となっているので、溶融された半田をリード部の上面と半導体素子の各素子電極部との間で挟むことによって周囲に広がり易い。このため、隣接して配置されたリード部同士が前記はみ出した半田によってショートするおそれがある。従来にあっては、半田の塗布量を少なくすることで半田のはみ出しを抑えるなどの方策がとられていたが、逆に半田の塗布量が少な過ぎると半導体素子とリード部との接合強度が弱くなってしまうといった問題があった。
【０００４】
そこで、本発明の目的は、リードフレームのリード部先端部に半導体素子を実装する際に、塗布された半田がリード部から流出するのを防止することで、隣接するリード部同士のショートを確実に防止すると共に、半導体素子とリード部との接合強度も高めることができる半導体装置を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に係る半導体装置は、四隅に素子電極部を有する半導体素子と、前記素子電極部に向けてそれぞれ延びるリード部を有するリードフレームとを備えた半導体装置において、前記リード部には、前記素子電極部に向けて延びる先端部の内側角部に半田溜りが形成され、この半田溜り上に塗布される半田を介して前記素子電極部が接合されることを特徴とする。
【０００６】
この発明によれば、半導体素子をリードフレームに半田を介して接合する際に、リード部の先端上面に形成した半田溜りに流動化した半田の一部が流れ込むことができるので、余分な半田がリード部周囲に流出するのを有効に抑えることができる。特に、前記半田溜りを素子電極部に向けて延びる各リード部の先端部の内側角部に設けることで、前記素子電極部を最小の半田量で確実に接合することができる。また、前記各リード部間の距離が近接している場合でも半田漏れによるショート等の発生を抑えることができる。
【０００７】
また、前記半田溜りが、前記リード部の先端部上面に設けられる微小且つ多数の凹み部からなる集合凹部によって形成されることから、バンプの形成不良を防止することができる。このため、前記バンプを介して接合される半導体素子の傾きが抑えられ、実装不良を有効に防止することができる。
【００１１】
【発明の実施の形態】
以下、添付図面に基づいて本発明に係る半導体装置の実施形態を詳細に説明する。図１は本発明に係る半導体装置の第１実施形態の斜視図、図２は前記半導体装置の要部断面図、図３は半導体素子を実装するリードフレームの斜視図である。
【００１２】
図１及び図２に示したように、この実施形態に係る半導体チップ２１は、半導体素子２２と、該半導体素子２２を載置する４個のリード部２３と、該リード部２３と半導体素子２２とを封止する樹脂材２４とで構成されている。前記半導体素子２２は、シリコン結晶体の正方形の薄板であり、四隅に素子電極部２５を備えている。
【００１３】
前記リード部２３が形成されるリードフレーム１１は、４２アロイ（Ｎｉ４２％のＮｉ−Ｆｅ合金）やアルミニウム、銅などの材料によって、図３に示したような帯板状にプレス加工される。そして、このリードフレーム１１に前記リード部２３がエッチング加工などによって形成されるが、このリード部２３はフレーム本体１２から半導体素子２２の載置方向へ先端が向かい合うように延び、さらに、その先端部２７が半導体素子２２の四隅に形成された素子電極部２５の下方側にまで延びている。リード部２３は前記半導体素子２２を載置する土台であると共に、半導体チップ２１の外部電極ともなる。このため、マザーボード等の外部基板（図示せず）の電極形状に合わせて図１及び図２に示したように、リード部２３の底面に切欠部２９が形成される場合もある。
【００１４】
前記各リード部２３の先端部２７の上面には、微小な凹み部が多数設けられた集合凹部２８が形成されている。この集合凹部２８は、図２に示したように、半導体素子２２をリード部２３上に接合するときに、両者間に挟まれた半田２６の一部が流れ込む半田溜りとなるものである。集合凹部２８は、図３に示したように、半導体素子２２の各素子電極部２５が載置される位置にそれぞれ対応するように、各リード部２３の先端部２７の内側角部にそれぞれ設けられており、塗布された半田２６がリード部２３の周囲から流出するのを効果的に抑えることができる。前記集合凹部２８の各凹み部はエッチング等によって容易に形成することができ、その個数、大きさ及び深さも任意に設定することができる。また、上述したような集合凹部２８の他に、リード部２３の先端部の表面をエッチング処理などで荒らして凹凸状の粗面を形成しても、同じような半田溜りとすることができる。
【００１５】
なお、前記半田２６は、半導体素子２２の各素子電極部２５に形成される半田バンプやリード部２３に塗布されるクリーム半田等が使用され、リフロー炉に通して前記半田バンプやクリーム半田を溶融固化させることで、半導体素子２２の各素子電極部２５とリード部２３との電気的導通が図られる。
【００１６】
図４は本発明に係る半導体チップの第１の参考形態を示したものである。この参考形態に係る半導体チップ３１は、リード部３３自体を先端部３７で凹ませることによって段差部３８を形成し、前記凹ませた境界部にできた縦壁部３９で半田２６の流出を抑えるようにしたものである。段差部３８はリード部３３の先端部３７をエッチング処理によって形成することができる。このような段差部３８を設けたことによって、リード部３３の先端部３７に塗布した半田２６の量が多くなっても縦壁部３９で堰き止められ、先端部３７から漏れたり流出するのが防止される。なお、本参考形態では、リード部３３の先端部３７には他方側の端部に前記のような段差部が設けられてないが、該部分は半田２６の塗布時にマスキングを施すことによって対処することができる。
【００１７】
図５は本発明に係る半導体チップの第２の参考形態を示したものである。この参考形態に係る半導体チップ４１は、リード部４３の先端部４７と、この先端部４７を囲うようにリード部４３の上面に設けた絶縁層４８との間に段差部３８を形成したものである。前記絶縁層４８は、レジスト膜等を厚めに塗布あるいは印刷することで形成され、この絶縁層４８の前側端面がリード部４３の先端部４７の回りを囲う縦壁部４９として形成される。したがって、この参考形態にあってもリード部４３の先端部４７に塗布された半田２６の量が多くなっても、絶縁層４８の縦壁部４９が堰となって他への流出が防止される。
【００１８】
上述したように、本発明の半導体チップ２１や参考形態として示した半導体チップ３１，４１は、半導体素子２２との接合面となるリード部２３，３３，４３の先端部２７，３７，４７に半田溜りとなる集合凹部２８や、リード部３３自体を先端部３７で凹ませたり、リード部４３の先端部４７を囲うように絶縁層４８を設けたことによる段差部３８が形成されているので、リフロー処理で液状化した半田２６の流出を効果的に抑えることができる。また、半田２６の塗布量を厳密に制限しなくてもよいので、必要十分な半田２６によって半導体素子２２とリード部２３，３３，４３とを接合させることができる。
【００１９】
なお、上述した実施形態の半導体チップ２１や参考形態で示した半導体チップ３１，４１は、いずれも半導体素子２２の素子電極部２５が４極の場合について説明したが、本発明は４極のみに限定されるものではない。また、リード部２３，３３，４３の個数も搭載する半導体素子の極数に応じて変更可能である。
【００２０】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、半導体素子をリードフレームに半田を介して接合する際に、リード部の先端上面に形成した半田溜りや段差部によって、リフロー処理等で液状化した半田の流出を防止することができる。このため、リード部間のショート等による電気的トラブルの発生を抑えることができる。また、前記半田溜りや段差部によって溶けた半田が広がらずに一箇所に集まり接合強度も同時に高められる。
【００２１】
また、前記半田溜りやリード部自体を凹ませた段差部は、リード部の先端部をエッチング処理することで得られるので、形成工程が簡易であると共にコストも掛からず安価に製造することができる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の第１実施形態の斜視図である。
【図２】 上記図１の半導体装置の要部断面図である。
【図３】 上記図１の半導体装置の土台となるリードフレームの斜視図である。
【図４】 本発明に係る半導体装置の第１の参考形態の要部断面図である。
【図５】 本発明に係る半導体装置の第２の参考形態の要部断面図である。
【符号の説明】
２１，３１，４１ 半導体チップ（半導体装置）
２２ 半導体素子
２３，３３，４３ リード部
２４ 樹脂材
２５ 素子電極部
２６ 半田
２７，３７，４７ 先端部
２８ 集合凹部
３８ 段差部
４８ 絶縁層
Claims (2)
- 四隅に素子電極部を有する半導体素子と、前記素子電極部に向けてそれぞれ延びるリード部を有するリードフレームとを備えた半導体装置において、
前記リード部には、前記素子電極部に向けて延びる先端部の内側角部に半田溜りが形成され、この半田溜り上に塗布される半田を介して前記素子電極部が接合されることを特徴とする半導体装置。 - 前記半田溜りが、前記リード部の先端部上面に設けられる微小且つ多数の凹み部からなる集合凹部によって形成される請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388036A JP3727582B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388036A JP3727582B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188204A JP2003188204A (ja) | 2003-07-04 |
| JP3727582B2 true JP3727582B2 (ja) | 2005-12-14 |
Family
ID=27596687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001388036A Expired - Fee Related JP3727582B2 (ja) | 2001-12-20 | 2001-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3727582B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186229A (ja) * | 2004-12-28 | 2006-07-13 | Mitsui High Tec Inc | リードフレーム及びこれを用いた半導体装置 |
| JP5779748B2 (ja) * | 2010-11-02 | 2015-09-16 | リコー電子デバイス株式会社 | 半導体パッケージ及び電子部品実装体 |
| WO2012070381A1 (ja) * | 2010-11-22 | 2012-05-31 | 日本電気株式会社 | 実装構造及び実装方法 |
| JP7158199B2 (ja) * | 2018-07-31 | 2022-10-21 | エイブリック株式会社 | 半導体装置 |
-
2001
- 2001-12-20 JP JP2001388036A patent/JP3727582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188204A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI378543B (en) | Semiconductor package having dimpled plate interconnections | |
| JPH09260550A (ja) | 半導体装置 | |
| JP3839178B2 (ja) | 半導体装置 | |
| US7045902B2 (en) | Circuitized substrate for fixing solder beads on pads | |
| JP6086055B2 (ja) | 半導体装置 | |
| JP3727582B2 (ja) | 半導体装置 | |
| JP3683434B2 (ja) | 半導体装置 | |
| KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
| JP4312616B2 (ja) | 半導体装置 | |
| JPH0382144A (ja) | 半導体装置の封止構造 | |
| JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
| JP2022143167A (ja) | 半導体装置 | |
| JP2858569B2 (ja) | チップ型デバイスの実装方法及びその実装方法により製造するデバイス | |
| JPH05160316A (ja) | 半導体素子 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP7188915B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP5271982B2 (ja) | 半導体装置 | |
| JP2003133503A (ja) | 半導体装置 | |
| JP2005079486A (ja) | 半導体装置およびその製造方法 | |
| JP2004221415A (ja) | 半導体パッケージの実装構造 | |
| JP2002374060A (ja) | 電子回路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3727582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |