JP2020047867A - モジュール及びプリント基板 - Google Patents

Abstract

【課題】大電力を供給する半導体素子を搭載したモジュールにおいて、半導体素子からの発熱を放熱する経路の確保と、両面実装基板への小型パッケージの半導体素子の高密度実装を両立する。【解決手段】半導体素子が実装された第１の領域と、前記第１の領域に隣接する第２の領域と、を有する第１の実装面と、第１の実装面と反対側に位置する第２の実装面と、第２の領域に配置され、第１の実装面から第２の実装面まで達する複数の貫通孔と、第１の実装面において、第１の領域から第２の領域に渡って連続して延在するランドと、複数の貫通孔のそれぞれの内壁面を覆い、ランドと接続された導電膜と、複数の貫通孔の内部を充填する半田と、を備え、半導体素子は、第１の領域でランドと電気的に接続されている。【選択図】図４

Description

本発明は、サーマルスルーホールを有するプリント基板を含むモジュール及びこれに用いるプリント基板に関する。

近年、車載用電子機器において、モジュールを構成する電子部品のプリント基板への実装の高密度化が進展している。この中で、車両の動作を制御する、例えば、ポンプやモータなどの電装品を駆動するためには大きな電力が必要となる。これらの、大電力駆動用の電子部品として、例えば、数十ボルトの動作電圧において数十アンペアの電流駆動を有するパワートランジスタ等の半導体素子が使用されている。

このような、大電力を供給する半導体素子においても、パッケージに小型化及び実装の高密度化への要求があり、それらに対応するために、ＰＱＦＮ、Ｄ２ＰＡＫ、及びＤＰＡＫ等の表面実装向けのパッケージで、より小型化されて供給されている。そして、それらの小型パッケージに封入された半導体素子は、両面実装のプリント基板上に搭載され、車両制御用のモジュールを構成している。

特開２０１２−２２７３４９号公報

ところが、半導体素子を小型パッケージに封入しても、大電力を供給する半導体素子はその動作時に、供給する電力量に応じて発熱量が大きくなるため、パッケージサイズに応じて単純に実装密度を高くすると、半導体素子が許容される動作温度範囲を超えるまで過熱して動作不良を生じる。従って、このような半導体素子の実装の高密度化を推進するにあたっては、加熱を回避できるような放熱経路を確保するモジュール設計が必須となる。従来のこの種の放熱技術としては、例えば、特許文献１に記載された技術がある。

しかしながら、特許文献１に記載の技術は、放熱経路を半導体素子の搭載領域の直下に形成するため、半導体素子を封入するパッケージの小型化に伴い、放熱経路を形成するための面積が縮小し、加熱を抑制するための十分な放熱を達成することが難しくなる傾向がある。

本発明は、このような状況を鑑みてなされたものであり、その目的とするところは、小型のパッケージに封入された、大電力を供給する半導体素子を搭載したモジュールにおいて、半導体素子からの発熱を放熱する経路を十分に確保し、且つ、両面実装基板に小型パッケージの半導体素子を高密度に実装したモジュール及びこれに用いるプリント基板を提供することにある。

本発明の第１の態様のモジュールは、半導体素子が実装された第１の領域と、第１の領域に隣接する第２の領域と、を有する第１の実装面と、第１の実装面と反対側に位置する第２の実装面と、第２の領域に配置され、第１の実装面から第２の実装面まで達する複数の貫通孔と、第１の実装面において、第１の領域から第２の領域に渡って連続して延在するランドと、複数の貫通孔のそれぞれの内壁面を覆い、ランドと接続された導電膜と、複数の貫通孔の内部を充填する半田と、を備え、半導体素子は、第１の領域でランドと電気的に接続されている。

本発明の第２の態様によれば、上記第１の態様において、半田は、第２の実装面から外方に突出する部分を有し、当該突出する部分と接して第２の実装面を覆う放熱器を更に備える。

本発明の第３の態様によれば、上記第２の態様において、第２の実装面に配置され、開口を有するソルダーレジストを更に備え、ソルダーレジストの開口の領域内に、半田の突出する部分が位置する。

本発明の第４の態様によれば、上記第３の態様において、ソルダーレジストの開口の領域内において、半田の突出する部分が複数あり、互いに隣接する突出する部分同士がつながっている。

本発明の第５の態様によれば、上記第１の態様において、第２の領域で、複数の貫通孔の内部を充填する半田と接し、第１の実装面を覆う放熱器を更に備える。

本発明の第６の態様によれば、上記第１乃至第５の態様のいずれか一つの態様において、半導体素子はサーマルパッドを更に備え、当該サーマルパッドと第１の領域のランドとが接続されている。

本発明の第７の態様のプリント基板は、第１の領域と、第１の領域に隣接する第２の領域と、を有する第１の実装面と、第１の実装面と反対側に位置する第２の実装面と、第２の領域に配置され、第１の実装面から第２の実装面まで達する複数の貫通孔と、第１の領域の一部を覆い、第１の領域から第２の領域に渡って連続して延在するランドと、複数の貫通孔のそれぞれの内壁面を覆い、ランドと接続された導電膜と、複数の貫通孔の各々の内部を、第１の実装面から第２の実装面に渡って充填する半田と、を備える。

本発明のモジュールによれば、プリント基板の第１の実装面に配置されたランド上の一部分に発熱体である半導体素子を表面実装し、その半導体素子と隣接するランドの他の部分に、プリント基板を貫通する複数の貫通孔を設け、その貫通孔を半田で充填することによって、半導体素子からの発熱を、ランドから貫通孔に充填された半田を経由して、裏面へ効率よく放出することが可能となる。

このことにより、大電力を供給する半導体素子を搭載したモジュールにおいて、半導体素子からの発熱を放熱する経路を十分に確保し、且つ、両面実装基板に小型パッケージの半導体素子を高密度に実装したモジュールを提供することにある。

発熱体である半導体素子の斜視図である。 （Ａ）は本発明の第１の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第１の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第１の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第１の実施形態の変形例の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第１の実施形態の変形例の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第１の実施形態の変形例の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第２の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第２の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第２の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第２の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。 （Ａ）は本発明の第２の実施形態の平面図であり、（Ｂ）は平面図（Ａ）の線分Ａ−Ａ´の断面図である。

以下、図面に基づき本発明の一実施形態について説明する。

図１は、ＰＱＦＮパッケージ(Power Quad Flat No-Lead Package)に封入された大電力を供給する半導体素子１の斜視図である。パッケージ２の一表面には、８つの端子４ａ〜４ｈが配置され、この一表面には、更に放熱用のサーマルパッド３を備えている。サーマルパッド３は、４つの端子４ａ〜４ｄと、それらを短絡するように接続されている。８つの端子４ａ〜４ｈ及びサーマルパッド３のそれぞれは、プリント基板へ表面実装可能なように概ね同一平面上に位置する平坦面を有している。

図２〜図４に、本発明のモジュールの第１の実施形態に関する製造工程ごとの平面図及び断面図を示す。モジュール１０を構成する基板１１は、第１の実装面１２と、その反対側に位置する第２の実装面１３と、を有する。第１の実装面１２は、第１の領域１５と、第１の領域１５と隣接してその周囲を囲む第２に領域に大別される。この第１の領域１５には、半導体素子等の部品が配置実装され、そのときに、部品により覆い隠される領域である。

ここで、基板１１は、第１の実装面１２及び第２の実装面１３の両面に、電子部品を表面実装が可能なプリント基板であり、第１の実装面１２及び第２の実装面１３のそれぞれにランドが配置されている。配線層は、第１の実装面１２に配置された配線と第２の実装面１３に配置された配線との少なくとも２層あり、更に、基板１１は複数の絶縁層と複数の配線が積層された多層配線構造を有するプリント基板であってもよい。

第１の実装面１２には、ランド１６ａ、ランド１６ｂが配置されている。これらのランドのそれぞれは第１の領域１５の少なくとも一部を覆い、そこから隣接する第２の領域１５Ａに渡って連続して延在する。その他に、第１の領域１５の内部だけに位置するランド１６ｃが配置されていてもよい。

又、第２の領域１５Ａに延在したランド１６ａには、第１の実装面１２から基板１１を厚み方向に貫通して第２の実装面１３に達する複数の貫通孔１７ａが設置されている。同様に、第２の領域１５Ａに延在したランド１６ｂには、第１の実装面１２から基板１１を厚み方向に貫通して第２の実装面１３に達する複数の貫通孔１７ｂが設置されている。

例えば、各ランド１６ａ、１６ｂ及び１６ｃのそれぞれは、銅を主成分とする薄層からなる。又、複数の貫通孔１７ａのそれぞれの内壁面は、銅を主成分とする薄層からなる導電膜１６ａ１で覆われており、この導電膜１６ａ１は、ランド１６ａから連続して延在するように接続されていることが好ましい。ランド１６ｂに配置されている複数の貫通孔１７ｂについても同様に、それぞれの内壁面は、銅を主成分とする薄層からなる導電膜１６ｂ１で覆われており、この導電膜１６ｂ１は、ランド１６ｂから連続して延在するように接続されていることが好ましい。

更に、第２の実装面１３においても、第１の実装面１２に配置されたランド１６ａと、基板１１を挟んで対向する領域を覆うランド１６ａ´が配置されていてよい。このランド１６ａ´も、例えば銅を主成分とする薄層からなる。ここで、第１の実装面１２のランド１６ａ、複数の貫通孔１７ａの各々の内壁面を覆う導電膜１６ａ１、及び第２の実装面１３のランド１６ａ´は、連続する導電膜として構成されることが好ましい。

同様に、第２の実装面１３においても、第１の実装面１２に配置されたランド１６ｂと、基板１１を挟んで対向する領域を覆うランド１６ｂ´が配置されていてよい。このランド１６ｂ´も、例えば銅を主成分とする薄層からなる。ここで、第１の実装面１２のランド１６ｂ、複数の貫通孔１７ｂの各々の内壁面を覆う導電膜１６ｂ１、及び第２の実装面１３のランド１６ｂ´は、連続する導電膜として構成されることが好ましい。

図３は、第１の実装面１２の、ランド１６ａ、ランド１６ｂ及びランド１６ｃのそれぞれに、半田クリーム１８ａ、半田クリーム１８ｂ、及び半田クリーム１８ｃが形成された平面図（Ａ）及び断面図（Ｂ）である。

これらは印刷技術により形成され、ランド１６ａ、ランド１６ｂ及びランド１６ｃ上に半田クリームを形成する領域に、あらかじめ開口を設けたメタルマスクを、第１の実装面１２上に設置し、メタルマスク上に供給された半田クリームを、メタルマスクのそれぞれの開口に、スキージを用いて流し込んで形成している。

ここで、半田クリーム１８ａ及び半田クリーム１８ｂを、ランド１６ａ及びランド１６ｂのそれぞれを覆うように形成するときに、スキージの動きを制御して、第１の実装面１２側から複数の貫通孔１７ａ及び複数の貫通孔１７ｂの内部へ、半田クリームを押し込んで充填することができる。これらの半田クリームは、各々の貫通孔１７ａ、１７ｂにおいて、第２の実装面１３の表面上に突出して露出するまで充填されることが好ましい。

次に、半導体素子１を第１の実装面１２の半田クリーム上に載置する。半導体素子１の４つの端子４ａ〜４ｄと放熱用のサーマルパッド３は、ランド１６ａに形成された半田クリーム１８ａ上に載置され、３つの端子４ｆ〜４ｈは、ランド１６ｂに形成された半田クリーム１８ｂ上に載置され、端子４ｅは、ランド１６ｃに形成された半田クリーム１８ｃ上に載置される（図４）。

そして、モジュール１０を所定の温度シーケンスで加熱することによって、半田クリームがリフローされて、半導体素子１の各端子及びサーマルパッドが、それぞれ載置されたランドに半田付けされ、電気的に接続される。

このリフローにより、複数の貫通孔１７ａ及び複数の貫通孔１７ｂの内部へ充填された半田クリームも半田となり、それぞれの内壁面を覆うランド１６ａ及びランド１６ｂと接続される。このとき、半田の流動により、複数の貫通孔１７ａ及び複数の貫通孔１７ｂから第２の実装面１３から外方に突出した半田１９ａ及び半田１９ｂが形成されることが好ましい。

このような本発明の第１の実施形態のモジュール１０では、自己発熱部品である大電力を供給する半導体素子１の動作時に発生する熱が、各端子４ａ〜４ｈ及びサーマルパッド３から半田１８ａ、半田１８ｂ、及び半田１８ｃ、並びにランド１６ａ、ランド１６ｂ、及びランド１６ｃに伝搬する。

特に、端子４ａ〜４ｄ及びサーマルパッド３からの熱は、半田１８ａ及びランド１６ａへ伝搬して第１の実装面１２の第２の領域１５Ａの半田１８ａから放熱されると共に、複数の貫通孔１７ａに充填された半田１８ａを伝搬して、第２の実装面１３の外方に突出した半田１９ａ部分及び第２の実装面１３上へ延伸したランド１６ａからも放熱される。

又、端子４ｅ〜４ｇからの熱は、半田１８ｂ及びランド１６ｂへ伝搬し、第１の実装面１２の第２の領域１５Ａから放熱されると共に、複数の貫通孔１７ｂに充填された半田１８ｂを伝搬して、第２の実装面１３の外方に突出した半田１９ｂ部分及び第２の実装面１３上へ延伸したランド１６ｂからも放熱される。

これらの放熱特性は、第２の領域１５Ａへ延在するランド１６ａ及びランド１６ｂの面積、及び複数の貫通孔１７ａ及び複数の貫通孔１７ｂの個数や貫通孔サイズによって調整可能である。加えて、ランド１６ａ及びランド１６ｂの形状は、図示した長方形に限らず、更に複雑な形状であってもよいし、複数の貫通孔１７ａ及び複数の貫通孔１７ｂの配置も図示した規則的なアレイ配置に限定されず、不規則な配置であってもよい。

このように、第１の実装面１２及び第２の実装面１３のそれぞれに実装される様々な部品の配置位置や部品間隔と整合させながら、放熱用のランドの形状や貫通孔の配置、個数等を調整して、放熱特性を最適化することができる。従って、あらかじめ放熱特性を確保するための領域を確保した上で、部品の配置位置を決定することが可能であるから、所定の放熱特性を確保と、部品の実装の高密度化とを高いレベルで両立することができる。

このように、本発明の第１の実施形態のモジュール１０では、大電力を供給する半導体素子１を搭載するときに、半導体素子１からの発熱の放熱経路を確保した上で、基板の両側の表面に各半導体部品を高密度に実装したモジュール１０を提供することが可能となる。

次に、図５〜図７に示した本発明の第１の実施形態の変形例について説明する。図５は、図２において、第２の実装面１３にあらかじめ所定の開口を有するソルダーレジスト２０を配置しておき、それから、メタルマスクを用いた印刷技術により、半田クリーム１８ａ、半田クリーム１８ｂ、及び半田クリーム１８ｃを形成したものである。

この変形例においても、半田クリーム１８ａ及び半田クリーム１８ｂを形成すると同時に、複数の貫通孔１７ａ及び複数の貫通孔１７ｂの内部へ半田クリームを充填し、これらの半田クリームが、各々の貫通孔において、第２の実装面１３の表面上から突出するまで充填されることが好ましい。

このソルダーレジスト２０は、第２の実装面１３上の領域の全体を覆い、いくつかの開口が配置されてる。

これらの開口は、複数の貫通孔１７ａ及び複数の貫通孔１７ｂのいくつかをまとめられる位置に合わせて配置されている（図５）。例えば、複数の貫通孔１７ａは２行×３列ごとにまとめた６つの開口で区画することができる。又、複数の貫通孔１７ｂは、２行×３列ごとにまとめた３つの開口と２行×４列ごとにまとめた２つの開口で区画してもよい。

そして、半導体素子１を各半田クリーム上に載置し、モジュール１０を所定の温度シーケンスで加熱することによって、半田クリームがリフローされて、半導体素子１の各端子及びサーマルパッドが、それぞれ載置されたランドに半田付けされる（図６）。このとき、複数の貫通孔１７ａ及び複数の貫通孔１７ｂに充填されていた半田クリームが半田リフロー時の流動により、第２の実装面１３から外方に突出した半田１９ａ及び半田１９ｂを形成することが好ましい。

ここで、突出した半田１９ａは複数個所で、第２の実装面１３の表面に沿って横方向に広がるように形成される。互いに隣接する半田１９ａの突出した部分同士がつながってもよい。半田１９ｂについても同様である。本変形例では、第２の実装面１３から外方に突出した半田１９ａ及び半田１９ｂが形成されるときに、第２の実装面１３の表面に沿って横方向に広がるように半田が流れたとしても、半田の流れはソルダーレジスト２０の各開口パターン内に収めることができるため、大規模な半田の変型を抑制することができる。

又、ソルダーレジストの開口を概ね規格化した形状とすることにより、それぞれの開口内で流動した半田１９ａ及び半田１９ｂの外方への突出高さが、ほぼ一定となるように制御することができる。

突出高さが揃っていれば、第２の実装面１３からの放熱量を大きくするために第２の実装面１３を覆う放熱器２１を設置するとき（図７参照）に、放熱器２１と半田１９ａ及び半田１９ｂとの接触点を多くすることができる。これらの接触点が多い方が半田１９ａ及び半田１９ｂから放熱器２１への熱伝導がより速やかになり、放熱特性を向上する点で、より好適である。

次に、図８〜図１２に示、本発明のモジュール１１０の第２の実施形態の工程ごとの平面図（Ａ）及び断面図（Ｂ）を示す。モジュール１１０を構成する基板１１１は、第１の実装面１１２と、その反対側に位置する第２の実装面１１３と、を有する。第１の実装面１１２は、第１の領域１１５と、第１の領域１１５と隣接してその周囲を囲む第２に領域に大別される。この第１の領域１１５には、半導体素子等の部品が配置実装され、そのときに、部品により覆い隠される領域である。

ここで、基板１１１は、第１の実装面１１２及び第２の実装面１１３の両面に、電子部品を表面実装が可能なプリント基板であり、第１の実装面１１２及び第２の実装面１１３のそれぞれにランドが配置されている。配線層は、第１の実装面１１２に配置された配線と第２の実装面１１３に配置された配線との少なくとも２層あり、更に、基板１１１は複数の絶縁層と複数の配線が積層された、多層配線構造を有するプリント基板であってもよい。

第１の実装面１１２には、ランド１１６ａ、ランド１１６ｂが配置されている。これらのランドのそれぞれは第１の領域１１５の少なくとも一部を覆い、そこから隣接する第２の領域１１５Ａに渡って連続して延在する。その他に、第１の領域１１５の内部だけに位置するランド１１６ｃが配置されていてもよい。

又、第２の領域１１５Ａに延在したランド１１６ａには、第１の実装面１１２から基板１１１を厚み方向に貫通して第２の実装面１１３に達する複数の貫通孔１１７ａが設置されている。同様に、第２の領域１１５Ａに延在したランド１１６ｂには、第１の実装面１１２から基板１１１を厚み方向に貫通して第２の実装面１１３に達する複数の貫通孔１１７ｂが設置されている。

例えば、各ランド１１６ａ、１１６ｂ及び１１６ｃのそれぞれは、銅を主成分とする薄層からなる。又、複数の貫通孔１１７ａのそれぞれの内壁面は、銅を主成分とする薄層からなる導電膜１１６ａ１で覆われており、この導電膜１１６ａ１は、ランド１１６ａから連続して延在するように接続されていることが好ましい。ランド１１６ｂに配置されている複数の貫通孔１１７ｂについても同様に、それぞれの内壁面は、銅を主成分とする薄層からなる導電膜１１６ｂ１で覆われており、この導電膜１１６ｂ１は、ランド１１６ｂから連続して延在するように接続されていることが好ましい。

更に、第２の実装面１１３においても、第１の実装面１１２に配置されたランド１１６ａと、基板１１１を挟んで対向する領域を覆うランド１１６ａ´が配置されていてよい。このランド１１６ａ´も、例えば銅を主成分とする薄層からなる。ここで、第１の実装面１１２のランド１１６ａ、複数の貫通孔１１７ａの各々の内壁面を覆う導電膜１１６ａ１、及び第２の実装面１１３のランド１１６ａ´は、連続する導電膜として構成されることが好ましい。

同様に、第２の実装面１１３においても、第１の実装面１１２に配置されたランド１１６ｂと、基板１１１を挟んで対向する領域を覆うランド１１６ｂ´が配置されていてよい。このランド１１６ｂ´も、例えば銅を主成分とする薄層からなる。ここで、第１の実装面１１２のランド１１６ｂ、複数の貫通孔１１７ｂの各々の内壁面を覆う導電膜１１６ｂ１、及び第２の実装面１１３のランド１１６ｂ´は、連続する導電膜として構成されることが好ましい。

次に、メタルマスクを用いて、第１の実装面１１２の第１の領域１１５に、半田クリームを配置する。このとき、ランド１１６ａ上では第１の領域内１１５内のみに、半田クリーム１１８ａが配置される。ランド１１６ｂ上には、半導体素子１の端子４ｆ〜４ｈが半田付けされる位置に合わせて、３つの半田クリーム１１８ｂ１、１１８ｂ２、及び１１８ｂ３が配置され、ランド１１６ｃ上には半導体素子１の端子４ｅが半田付けされる位置に半田クリーム１１８ｃが配置される。

ここで、半導体素子１を第１の実装面１１２の半田クリーム上に載置する。図９に図示したとおり、半導体素子１の４つの端子４ａ〜４ｄと放熱用のサーマルパッド３は、ランド１１６ａに形成された半田クリーム１１８ａ上に載置され、３つの端子４ｆ〜４ｈは、ランド１６ｂに形成されたそれぞれの端子に対応する半田クリーム１１８ｂ１、１１８ｂ２、及び１１８ｂ３上に載置され、端子４ｅは、ランド１１６ｃに形成された半田クリーム１１８ｃ上に載置される。

そして、モジュール１０を所定の温度シーケンスで加熱することによって、半田クリームがリフローされて、半導体素子１の各端子及びサーマルパッドが、それぞれ載置されたランドに半田付けされる。

次に、第２の実装面１１３にソルダーレジスト１２０を配置する。このソルダーレジスト１２０には、複数の貫通孔１１７ａ及び複数の貫通孔１１７ｂの一つ一つに対応する開口が設けられている。

ここで、第２の実装面１１３側から、半田クリームを供給する。この半田クリームは、ソルダーレジスト１２０の開口の各々を通して、複数の貫通孔１１７ａ及び複数の貫通孔１１７ｂの各々に充填された半田クリーム１２２となる。各々の充填された半田クリーム１２２は、第１の実装面１１２側のランド１１６ａ及びランド１１６ｂの表面上から突出することが好ましい。

このとき、（図示しないが）第２の実装面１１３上には、他の電子部品を実装するためのランドが配置され、そのランド上に半田クリームが一緒に形成されてもよい。そして、その半田クリーム上に第２の実装面１１３上に実装する他の電子部品が載置されていてよい。

そして、モジュール１０を再度所定の温度シーケンスで加熱することによって、半田クリーム１２２がリフローされ、複数の貫通孔１１７ａ及び複数の貫通孔１１７ｂが半田で充填され、更に、第１の実装面１１２側に突出した半田１２２ａが形成される。このとき、第２の実装面１１３の半田クリーム上に載置されていた電子部品は、第２の実装面１１３上で半田付けされる。

これらの半田１２２ａの各々に接して、第１の実装面１１２上を覆う放熱器１２１を設置することができる。この第２の実施形態によるモジュール１１０では、自己発熱部品である半導体素子１を実装する第１の実装面１１２と同じ面上に放熱器１２１を設置することが可能となる。

本実施形態では、半導体素子１と同じ実装面上に第１の実装面１１２上に放熱器を設置できる。第１の実施形態と組み合わせることにより、発熱部品である半導体素子１からの放熱経路を、第１の実装面１１２及び第２の実装面１１３の双方に形成して、それらを貫通孔で接続することにより、放熱経路をより自由な形状で構成することができる。

１ 半導体素子
２ パッケージ
３ サーマルパッド
４ａ〜４ｈ 端子
１０、１１０ モジュール
１１、１１１ 基板
１２、１１２ 第１の実装面
１３、１１３ 第２の実装面
１５、１１５ 第１の領域
１５Ａ、１１５Ａ 第２の領域
１６ａ、１６ｂ、１６ｃ、１６ａ´、１６ｂ´ ランド
１６ａ１、１６ｂ１ 導電膜
１１６ａ、１１６ｂ、１１６ｃ、１１６ａ´、１１６ｂ´ ランド
１１６ａ１、１１６ｂ１ 導電膜
１７ａ、１７ｂ、１１７ａ、１１７ｂ 貫通孔
１８ａ、１８ｂ、１８ｃ 半田
１１８ａ、１１８ｂ１、１１８ｂ２、１１８ｂ３、１１８ｃ、１２２ 半田
１９ａ、１９ｂ、１１９ａ、１２２ａ 半田の突出する部分
２０、１２０ ソルダーレジスト
２１、１２１ 放熱器

Claims (7)

1. 半導体素子が実装された第１の領域と、前記第１の領域に隣接する第２の領域と、を有する第１の実装面と、
   前記第１の実装面と反対側に位置する第２の実装面と、
   前記第２の領域に配置され、前記第１の実装面から前記第２の実装面まで達する複数の貫通孔と、
   前記第１の実装面において、前記第１の領域から前記第２の領域に渡って連続して延在するランドと、
   前記複数の貫通孔のそれぞれの内壁面を覆い、前記ランドと接続された導電膜と、
   前記複数の貫通孔の内部を充填する半田と、を備え、
   前記半導体素子は、前記第１の領域で前記ランドと電気的に接続されている、
   モジュール。
2. 前記半田は、前記第２の実装面から外方に突出する部分を有し、当該突出する部分と接して前記第２の実装面を覆う放熱器を更に備える、請求項１に記載のモジュール。
3. 前記第２の実装面に配置され、開口を有するソルダーレジストを更に備え、
   前記ソルダーレジストの開口の領域内に、前記半田の前記突出する部分が位置する、
   請求項２に記載のモジュール。
4. 前記ソルダーレジストの開口の領域内において、前記半田の前記突出する部分が複数あり、互いに隣接する前記突出する部分同士がつながっている、請求項３に記載のモジュール。
5. 前記第２の領域で、前記複数の貫通孔の内部を充填する前記半田と接し、前記第１の実装面を覆う放熱器を更に備える、請求項１に記載のモジュール。
6. 前記半導体素子はサーマルパッドを更に備え、当該サーマルパッドと前記第１の領域の前記ランドとが接続されている、請求項１乃至５のいずれか１項に記載のモジュール。
7. 第１の領域と、前記第１の領域に隣接する第２の領域と、を有する第１の実装面と、
   前記第１の実装面と反対側に位置する第２の実装面と、
   前記第２の領域に配置され、前記第１の実装面から前記第２の実装面まで達する複数の貫通孔と、
   前記第１の領域の一部を覆い、前記第１の領域から前記第２の領域に渡って連続して延在するランドと、
   前記複数の貫通孔のそれぞれの内壁面を覆い、前記ランドと接続された導電膜と、
   前記複数の貫通孔の各々の内部を、前記第１の実装面から前記第２の実装面に渡って充填する半田と、
   を備えるプリント基板。

Images