KR20200033746A

KR20200033746A - 모듈 및 프린트 기판

Info

Publication number: KR20200033746A
Application number: KR1020190114041A
Authority: KR
Inventors: 노보루 오이가와; 사토루 쇼지; 가즈히코 오카와라
Original assignee: 에프디케이 가부시키가이샤
Priority date: 2018-09-20
Filing date: 2019-09-17
Publication date: 2020-03-30
Also published as: CN110931447B; KR102242867B1; JP2020047867A; JP7194542B2; CN110931447A

Abstract

대전력을 공급하는 반도체 소자를 탑재한 모듈에 있어서, 반도체 소자로부터의 발열을 방열하는 경로의 확보와, 양면 실장 기판에 대한, 소형 패키지의 반도체 소자의 고밀도 실장을 양립시킨다.
반도체 소자가 실장된 제1 영역과, 상기 제1 영역에 인접하는 제2 영역을 갖는 제1 실장면과, 제1 실장면과 반대측에 위치하는 제2 실장면과, 제2 영역에 배치되고, 제1 실장면으로부터 제2 실장면까지 도달하는 복수의 관통 구멍과, 제1 실장면에 있어서, 제1 영역으로부터 제2 영역에 걸쳐 연속하여 연장 존재하는 랜드와, 복수의 관통 구멍의 각각의 내벽면을 덮고, 랜드와 접속된 도전막과, 복수의 관통 구멍의 내부를 충전하는 땜납을 구비하고, 반도체 소자는 제1 영역에서 랜드와 전기적으로 접속되어 있다.

Description

모듈 및 프린트 기판{MODULE AND PRINTED CIRCUIT BOARD}

본 발명은, 서멀 스루홀을 갖는 프린트 기판을 포함하는 모듈, 및 이에 이용하는 프린트 기판에 관한 것이다.

근년, 차량 탑재용 전자 기기에 있어서, 모듈을 구성하는 전자 부품의 프린트 기판에 대한 실장의 고밀도화가 진전되고 있다. 이 중에서, 차량의 동작을 제어하는, 예를 들어 펌프나 모터 등의 전장품을 구동하기 위해서는 큰 전력이 필요해진다. 이들의, 대전력 구동용의 전자 부품으로서, 예를 들어 수십 볼트의 동작 전압에 있어서 수십 암페어의 전류 구동을 갖는 파워 트랜지스터 등의 반도체 소자가 사용되고 있다.

이와 같은, 대전력을 공급하는 반도체 소자에 있어서도, 패키지에 소형화 및 실장의 고밀도화에 대한 요구가 있으며, 그들에 대응하기 위하여, PQFN, D2PAK 및 DPAK 등의, 표면 실장용의 패키지로, 보다 소형화되어 공급되고 있다. 그리고 그들 소형 패키지에 봉입된 반도체 소자는, 양면 실장의 프린트 기판 상에 탑재되어 차량 제어용의 모듈을 구성하고 있다.

일본 특허 공개 제2012-227349호 공보

그러나 반도체 소자를 소형 패키지에 봉입하더라도, 대전력을 공급하는 반도체 소자는 그 동작 시에, 공급하는 전력량에 따라 발열량이 커지기 때문에, 패키지 사이즈에 따라 단순히 실장 밀도를 높게 하면, 반도체 소자가 허용되는 동작 온도 범위를 초과하기까지 과열되어 동작 불량을 생기게 한다. 따라서 이와 같은 반도체 소자의 실장의 고밀도화를 추진하는 데 있어서는, 가열을 회피할 수 있는 방열 경로를 확보하는 모듈 설계가 필수로 된다. 종래의 이 종류의 방열 기술로서는, 예를 들어 특허문헌 1에 기재된 기술이 있다.

그러나 특허문헌 1에 기재된 기술은, 방열 경로를 반도체 소자의 탑재 영역 바로 아래에 형성하기 때문에, 반도체 소자를 봉입하는 패키지의 소형화에 수반하여, 방열 경로를 형성하기 위한 면적이 축소되어, 가열을 억제하기 위한 충분한 방열을 달성하는 것이 어려워지는 경향이 있다.

본 발명은 이와 같은 상황을 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 소형의 패키지에 봉입된, 대전력을 공급하는 반도체 소자를 탑재한 모듈에 있어서, 반도체 소자로부터의 발열을 방열하는 경로를 충분히 확보하고, 또한 양면 실장 기판에 소형 패키지의 반도체 소자를 고밀도로 실장한 모듈, 및 이에 이용하는 프린트 기판을 제공하는 데 있다.

본 발명의 제1 양태의 모듈은, 반도체 소자가 실장된 제1 영역과, 제1 영역에 인접하는 제2 영역을 갖는 제1 실장면과, 제1 실장면과 반대측에 위치하는 제2 실장면과, 제2 영역에 배치되어, 제1 실장면으로부터 제2 실장면까지 도달하는 복수의 관통 구멍과, 제1 실장면에 있어서, 제1 영역으로부터 제2 영역에 걸쳐 연속하여 연장 존재하는 랜드와, 복수의 관통 구멍의 각각의 내벽면을 덮고 랜드와 접속된 도전막과, 복수의 관통 구멍의 내부를 충전하는 땜납을 구비하고, 반도체 소자는 제1 영역에서 랜드와 전기적으로 접속되어 있다.

본 발명의 제2 양태에 의하면, 상기 제1 양태에 있어서, 땜납은, 제2 실장면으로부터 외측으로 돌출되는 부분을 갖고, 당해 돌출되는 부분과 접하고 제2 실장면을 덮는 방열기를 더 구비한다.

본 발명의 제3 양태에 의하면, 상기 제2 양태에 있어서, 제2 실장면에 배치되어, 개구를 갖는 솔더 레지스트를 더 구비하고, 솔더 레지스트의 개구 영역 내에, 땜납의 돌출되는 부분이 위치한다.

본 발명의 제4 양태에 의하면, 상기 제3 양태에 있어서, 솔더 레지스트의 개구 영역 내에 있어서, 땜납의 돌출되는 부분이 복수 있고, 서로 인접하는 돌출되는 부분끼리가 이어져 있다.

본 발명의 제5 양태에 의하면, 상기 제1 양태에 있어서, 제2 영역에서, 복수의 관통 구멍의 내부를 충전하는 땜납과 접하고 제1 실장면을 덮는 방열기를 더 구비한다.

본 발명의 제6 양태에 의하면, 상기 제1 내지 제5 양태 중 어느 한 양태에 있어서, 반도체 소자는 서멀 패드를 더 구비하고, 당해 서멀 패드와 제1 영역의 랜드가 접속되어 있다.

본 발명의 제7 양태의 프린트 기판은, 제1 영역과, 제1 영역에 인접하는 제2 영역을 갖는 제1 실장면과, 제1 실장면과 반대측에 위치하는 제2 실장면과, 제2 영역에 배치되어, 제1 실장면으로부터 제2 실장면까지 도달하는 복수의 관통 구멍과, 제1 영역의 일부를 덮고 제1 영역으로부터 제2 영역에 걸쳐 연속하여 연장 존재하는 랜드와, 복수의 관통 구멍의 각각의 내벽면을 덮고 랜드와 접속된 도전막과, 복수의 관통 구멍의 각각의 내부를 제1 실장면으로부터 제2 실장면에 걸쳐 충전하는 땜납을 구비한다.

본 발명의 모듈에 의하면, 프린트 기판의 제1 실장면에 배치된 랜드 상의 일부분에 발열체인 반도체 소자를 표면 실장하고, 그 반도체 소자와 인접하는 랜드의 다른 부분에, 프린트 기판을 관통하는 복수의 관통 구멍을 마련하고, 그 관통 구멍을 땜납으로 충전함으로써, 반도체 소자로부터의 발열을, 랜드로부터 관통 구멍에 충전된 땜납을 경유하여 이면으로 효율적으로 방출하는 것이 가능해진다.

이것에 의하여, 대전력을 공급하는 반도체 소자를 탑재한 모듈에 있어서, 반도체 소자로부터의 발열을 방열하는 경로를 충분히 확보하고, 또한 양면 실장 기판에 소형 패키지의 반도체 소자를 고밀도로 실장한 모듈을 제공하는 데 있다.

도 1은 발열체인 반도체 소자의 사시도이다.
도 2a는 본 발명의 제1 실시 형태의 평면도이다.
도 2b는 도 2a의 선분 A-A'의 단면도이다.
도 3a는 본 발명의 제1 실시 형태의 평면도이다.
도 3b는 도 3a의 선분 A-A'의 단면도이다.
도 4a는 본 발명의 제1 실시 형태의 평면도이다.
도 4b는 도 4a의 선분 A-A'의 단면도이다.
도 5a는 본 발명의 제1 실시 형태의 변형예의 평면도이다.
도 5b는 도 5a의 선분 A-A'의 단면도이다.
도 6a는 본 발명의 제1 실시 형태의 변형예의 평면도이다.
도 6b는 도 6a의 선분 A-A'의 단면도이다.
도 7a는 본 발명의 제1 실시 형태의 변형예의 평면도이다.
도 7b는 도 7a의 선분 A-A'의 단면도이다.
도 8a는 본 발명의 제2 실시 형태의 평면도이다.
도 8b는 도 8a의 선분 A-A'의 단면도이다.
도 9a는 본 발명의 제2 실시 형태의 평면도이다.
도 9b는 도 9a의 선분 A-A'의 단면도이다.
도 10a는 본 발명의 제2 실시 형태의 평면도이다.
도 10b는 도 10a의 선분 A-A'의 단면도이다.
도 11a는 본 발명의 제2 실시 형태의 평면도이다.
도 11b는 도 11a의 선분 A-A'의 단면도이다.
도 12a는 본 발명의 제2 실시 형태의 평면도이다.
도 12b는 도 12a의 선분 A-A'의 단면도이다.

이하, 도면에 기초하여 본 발명의 일 실시 형태에 대하여 설명한다.

도 1은, PQFN 패키지(Power Quad Flat No-Lead Package)에 봉입된, 대전력을 공급하는 반도체 소자(1)의 사시도이다. 패키지(2)의 일 표면에는 8개의 단자(4a 내지 4h)가 배치되며, 이 일 표면에는 방열용의 서멀 패드(3)를 더 구비하고 있다. 서멀 패드(3)는 4개의 단자(4a 내지 4d)에, 그들을 단락하도록 접속되어 있다. 8개의 단자(4a 내지 4h) 및 서멀 패드(3)의 각각은, 프린트 기판에 표면 실장 가능하도록 대략 동일 평면 상에 위치하는 평탄면을 갖고 있다.

도 2a 내지 도 4a에, 본 발명의 모듈의 제1 실시 형태에 따른 제조 공정마다의 평면도를, 도 2b 내지 도 4b에 단면도를 도시한다. 모듈(10)을 구성하는 기판(11)은, 제1 실장면(12)과, 그 반대측에 위치하는 제2 실장면(13)을 갖는다. 제1 실장면(12)은, 제1 영역(15)과, 제1 영역(15)과 인접하여 그 주위를 에워싸는 제2 영역으로 크게 구별된다. 이 제1 영역(15)에는 반도체 소자 등의 부품이 배치 실장되며, 그때, 부품에 의하여 덮어서 가려지는 영역이다.

여기서, 기판(11)은, 제1 실장면(12) 및 제2 실장면(13)의 양면에 전자 부품을 표면 실장 가능한 프린트 기판이며, 제1 실장면(12) 및 제2 실장면(13)의 각각에 랜드가 배치되어 있다. 배선층은, 제1 실장면(12)에 배치된 배선과 제2 실장면(13)에 배치된 배선의 적어도 2층이 있고, 또한 기판(11)은, 복수의 절연층과 복수의 배선이 적층된 다층 배선 구조를 갖는 프린트 기판이어도 된다.

제1 실장면(12)에는 랜드(16a), 랜드(16b)가 배치되어 있다. 이들 랜드의 각각은 제1 영역(15)의 적어도 일부를 덮고, 그로부터 인접하는 제2 영역(15A)에 걸쳐 연속하여 연장 존재한다. 그 외에, 제1 영역(15)의 내부에만 위치하는 랜드(16c)가 배치되어 있어도 된다.

또한 제2 영역(15A)에 연장 존재한 랜드(16a)에는, 제1 실장면(12)으로부터 기판(11)을 두께 방향으로 관통하여 제2 실장면(13)에 도달하는 복수의 관통 구멍(17a)이 설치되어 있다. 마찬가지로 제2 영역(15A)에 연장 존재한 랜드(16b)에는, 제1 실장면(12)으로부터 기판(11)을 두께 방향으로 관통하여 제2 실장면(13)에 도달하는 복수의 관통 구멍(17b)이 설치되어 있다.

예를 들어 각 랜드(16a, 16b 및 16c)의 각각은, 구리를 주성분으로 하는 박층을 포함한다. 또한 복수의 관통 구멍(17a)의 각각의 내벽면은, 구리를 주성분으로 하는 박층을 포함하는 도전막(16a1)으로 덮여 있고, 이 도전막(16a1)은, 랜드(16a)로부터 연속하여 연장 존재하도록 접속되어 있는 것이 바람직하다. 랜드(16b)에 배치되어 있는 복수의 관통 구멍(17b)에 대해서도 마찬가지로, 각각의 내벽면은, 구리를 주성분으로 하는 박층을 포함하는 도전막(16b1)으로 덮여 있고, 이 도전막(16b1)은, 랜드(16b)로부터 연속하여 연장 존재하도록 접속되어 있는 것이 바람직하다.

또한 제2 실장면(13)에 있어서도, 제1 실장면(12)에 배치된 랜드(16a)와, 기판(11)을 사이에 두고 대향하는 영역을 덮는 랜드(16a')가 배치되어 있어도 된다. 이 랜드(16a')도, 예를 들어 구리를 주성분으로 하는 박층을 포함한다. 여기서, 제1 실장면(12)의 랜드(16a), 복수의 관통 구멍(17a)의 각각의 내벽면을 덮는 도전막(16a1), 및 제2 실장면(13)의 랜드(16a')는, 연속되는 도전막으로서 구성되는 것이 바람직하다.

마찬가지로 제2 실장면(13)에 있어서도, 제1 실장면(12)에 배치된 랜드(16b)와, 기판(11)을 사이에 두고 대향하는 영역을 덮는 랜드(16b')가 배치되어 있어도 된다. 이 랜드(16b')도, 예를 들어 구리를 주성분으로 하는 박층을 포함한다. 여기서, 제1 실장면(12)의 랜드(16b), 복수의 관통 구멍(17b)의 각각의 내벽면을 덮는 도전막(16b1), 및 제2 실장면(13)의 랜드(16b')는, 연속되는 도전막으로서 구성되는 것이 바람직하다.

도 3a 및 도 3b는, 제1 실장면(12)의 랜드(16a), 랜드(16b) 및 랜드(16c)의 각각에 땜납 크림(18a), 땜납 크림(18b) 및 땜납 크림(18c)이 형성된 평면도 및 단면도이다.

이들은 인쇄 기술에 의하여 형성되며, 랜드(16a), 랜드(16b) 및 랜드(16c) 상에 땜납 크림을 형성하는 영역에 미리 개구를 마련한 메탈 마스크를 제1 실장면(12) 상에 설치하고, 메탈 마스크 상에 공급된 땜납 크림을 메탈 마스크의 각각의 개구에 스퀴지를 이용하여 유입시켜 형성하고 있다.

여기서, 땜납 크림(18a) 및 땜납 크림(18b)을, 랜드(16a) 및 랜드(16b)의 각각을 덮도록 형성할 때, 스퀴지의 움직임을 제어하여, 제1 실장면(12)측으로부터 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)의 내부로 땜납 크림을 압입하여 충전할 수 있다. 이들 땜납 크림은 각각의 관통 구멍(17a, 17b)에 있어서, 제2 실장면(13)의 표면 상으로 돌출되어 노출되기까지 충전되는 것이 바람직하다.

다음으로, 반도체 소자(1)를 제1 실장면(12)의 땜납 크림 상에 적재한다. 반도체 소자(1)의 4개의 단자(4a 내지 4d)와 방열용의 서멀 패드(3)는, 랜드(16a)에 형성된 땜납 크림(18a) 상에 적재되고, 3개의 단자(4f 내지 4h)는, 랜드(16b)에 형성된 땜납 크림(18b) 상에 적재되고, 단자(4e)는, 랜드(16c)에 형성된 땜납 크림(18c) 상에 적재된다(도 4a 및 도 4b).

그리고 모듈(10)을 소정의 온도 시퀀스에서 가열함으로써 땜납 크림이 리플로우되어 반도체 소자(1)의 각 단자 및 서멀 패드가, 각각 적재된 랜드에 납땜되어 전기적으로 접속된다.

이 리플로우에 의하여, 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)의 내부에 충전된 땜납 크림도 땜납으로 되어, 각각의 내벽면을 덮는 랜드(16a) 및 랜드(16b)와 접속된다. 이때, 땜납의 유동에 의하여, 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)으로부터, 제2 실장면(13)으로부터 외측으로 돌출된 땜납(19a) 및 땜납(19b)이 형성되는 것이 바람직하다.

이와 같은 본 발명의 제1 실시 형태 모듈(10)에서는, 자기 발열 부품인, 대전력을 공급하는 반도체 소자(1)의 동작 시에 발생하는 열이 각 단자(4a 내지 4h) 및 서멀 패드(3)로부터 땜납(18a), 땜납(18b) 및 땜납(18c), 그리고 랜드(16a), 랜드(16b) 및 랜드(16c)로 전반한다.

특히 단자(4a 내지 4d) 및 서멀 패드(3)로부터의 열은 땜납(18a) 및 랜드(16a)로 전반하여 제1 실장면(12)의 제2 영역(15A)의 땜납(18a)으로부터 방열됨과 함께, 복수의 관통 구멍(17a)에 충전된 땜납(18a)을 전반하여, 제2 실장면(13)의 외측으로 돌출된 땜납(19a) 부분 및 제2 실장면(13) 상으로 연신된 랜드(16a)로부터도 방열된다.

또한 단자(4e 내지 4g)로부터의 열은 땜납(18b) 및 랜드(16b)로 전반하여 제1 실장면(12)의 제2 영역(15A)으로부터 방열됨과 함께, 복수의 관통 구멍(17b)에 충전된 땜납(18b)을 전반하여, 제2 실장면(13)의 외측으로 돌출된 땜납(19b) 부분 및 제2 실장면(13) 상으로 연신된 랜드(16b)로부터도 방열된다.

이들 방열 특성은, 제2 영역(15A)에 연장 존재하는 랜드(16a) 및 랜드(16b)의 면적, 그리고 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)의 개수나 관통 구멍 사이즈에 따라 조정 가능하다. 게다가 랜드(16a) 및 랜드(16b)의 형상은, 도시한 직사각형에 한정되지 않으며 더 복잡한 형상이어도 되고, 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)의 배치도, 도시한 규칙적인 어레이 배치에 한정되지 않으며 불규칙한 배치여도 된다.

이와 같이, 제1 실장면(12) 및 제2 실장면(13)의 각각에 실장되는 다양한 부품의 배치 위치나 부품 간격과 정합시키면서 방열용의 랜드의 형상이나 관통 구멍의 배치, 개수 등을 조정하여 방열 특성을 최적화할 수 있다. 따라서 미리 방열 특성을 확보하기 위한 영역을 확보한 후에 부품의 배치 위치를 결정하는 것이 가능하기 때문에, 소정의 방열 특성의 확보와 부품의 실장의 고밀도화를 높은 수준에서 양립시킬 수 있다.

이와 같이 본 발명의 제1 실시 형태 모듈(10)에서는, 대전력을 공급하는 반도체 소자(1)를 탑재할 때, 반도체 소자(1)로부터의 발열의 방열 경로를 확보하고, 기판의 양측의 표면에 각 반도체 부품을 고밀도로 실장한 모듈(10)을 제공하는 것이 가능해진다.

다음으로, 도 5a 내지 도 7a 및 도 5b 내지 도 7b에 도시한 본 발명의 제1 실시 형태의 변형예에 대하여 설명한다. 도 5a는, 도 2a에 있어서, 제2 실장면(13)에 미리 소정의 개구를 갖는 솔더 레지스트(20)를 배치해 두고, 그로부터 메탈 마스크를 이용한 인쇄 기술에 의하여 땜납 크림(18a), 땜납 크림(18b) 및 땜납 크림(18c)을 형성한 것이다.

이 변형예에 있어서도, 땜납 크림(18a) 및 땜납 크림(18b)을 형성함과 동시에, 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)의 내부에 땜납 크림을 충전하고, 이들 땜납 크림이 각각의 관통 구멍에 있어서, 제2 실장면(13)의 표면 상으로부터 돌출되기까지 충전되는 것이 바람직하다.

이 솔더 레지스트(20)는 제2 실장면(13) 상의 영역의 전체를 덮으며, 몇몇 개구가 배치되어 있다.

이들 개구는, 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b) 중 몇몇이 모이는 위치에 함께 배치되어 있다(도 5a, 도 5b). 예를 들어 복수의 관통 구멍(17a)은, 2행×3열씩 모은 6개의 개구로 구획할 수 있다. 또한 복수의 관통 구멍(17b)은, 2행×3열씩 모은 3개의 개구와 2행×4열씩 모은 2개의 개구로 구획해도 된다.

그리고 반도체 소자(1)를 각 땜납 크림 상에 적재하고 모듈(10)을 소정의 온도 시퀀스에서 가열함으로써 땜납 크림이 리플로우되어 반도체 소자(1)의 각 단자 및 서멀 패드가, 각각 적재된 랜드에 납땜된다(도 6a, 도 6b). 이때, 복수의 관통 구멍(17a) 및 복수의 관통 구멍(17b)에 충전되어 있던 땜납 크림이, 땜납 리플로우 시의 유동에 의하여, 제2 실장면(13)으로부터 외측으로 돌출된 땜납(19a) 및 땜납(19b)을 형성하는 것이 바람직하다.

여기서, 돌출된 땜납(19a)은 복수 개소에서 제2 실장면(13)의 표면을 따라 횡 방향으로 퍼지도록 형성된다. 서로 인접하는 땜납(19a)의 돌출된 부분끼리가 이어져도 된다. 땜납(19b)에 대해서도 마찬가지이다. 본 변형예에서는, 제2 실장면(13)으로부터 외측으로 돌출된 땜납(19a) 및 땜납(19b)이 형성될 때, 제2 실장면(13)의 표면을 따라 횡 방향으로 퍼지도록 땜납이 흘렀다고 하더라도, 땜납의 흐름은 솔더 레지스트(20)의 각 개구 패턴 내에 수용할 수 있기 때문에, 대규모의 땜납의 변형을 억제할 수 있다.

또한 솔더 레지스트의 개구를 대략 규격화한 형상으로 함으로써, 각각의 개구 내에서 유동한 땜납(19a) 및 땜납(19b)의 외측으로의 돌출 높이가 거의 일정해지도록 제어할 수 있다.

돌출 높이가 정렬되어 있으면, 제2 실장면(13)으로부터의 방열량을 크게 하기 위하여 제2 실장면(13)을 덮는 방열기(21)를 설치할 때(도 7a, 도 7b), 방열기(21)와 땜납(19a) 및 땜납(19b)과의 접촉점을 많게 할 수 있다. 이들 접촉점이 많은 편이, 땜납(19a) 및 땜납(19b)으로부터 방열기(21)로의 열전도가 보다 신속해져 방열 특성을 향상시키는 점에서, 보다 적합하다.

다음으로, 도 8a 내지 도 12a에, 본 발명의 모듈(110)의 제2 실시 형태 공정마다의 평면도를 도시하고, 도 8b 내지 도 12b에 단면도를 도시한다. 모듈(110)을 구성하는 기판(111)은, 제1 실장면(112)과, 그 반대측에 위치하는 제2 실장면(113)을 갖는다. 제1 실장면(112)은, 제1 영역(115)과, 제1 영역(115)과 인접하여 그 주위를 에워싸는 제2 영역으로 크게 구별된다. 이 제1 영역(115)에는 반도체 소자 등의 부품이 배치 실장되며, 그때, 부품에 의하여 덮어서 가려지는 영역이다.

여기서, 기판(111)은, 제1 실장면(112) 및 제2 실장면(113)의 양면에 전자 부품을 표면 실장 가능한 프린트 기판이며, 제1 실장면(112) 및 제2 실장면(113)의 각각에 랜드가 배치되어 있다. 배선층은, 제1 실장면(112)에 배치된 배선과 제2 실장면(113)에 배치된 배선의 적어도 2층이 있고, 또한 기판(111)은, 복수의 절연층과 복수의 배선이 적층된 다층 배선 구조를 갖는 프린트 기판이어도 된다.

제1 실장면(112)에는 랜드(116a), 랜드(116b)가 배치되어 있다. 이들 랜드의 각각은 제1 영역(115)의 적어도 일부를 덮고, 그로부터 인접하는 제2 영역(115A)에 걸쳐 연속하여 연장 존재한다. 그 외에, 제1 영역(115)의 내부에만 위치하는 랜드(116c)가 배치되어 있어도 된다.

또한 제2 영역(115A)에 연장 존재한 랜드(116a)에는, 제1 실장면(112)으로부터 기판(111)을 두께 방향으로 관통하여 제2 실장면(113)에 도달하는 복수의 관통 구멍(117a)이 설치되어 있다. 마찬가지로 제2 영역(115A)에 연장 존재한 랜드(116b)에는, 제1 실장면(112)으로부터 기판(111)을 두께 방향으로 관통하여 제2 실장면(113)에 도달하는 복수의 관통 구멍(117b)이 설치되어 있다.

예를 들어 각 랜드(116a, 116b 및 116c)의 각각은, 구리를 주성분으로 하는 박층을 포함한다. 또한 복수의 관통 구멍(117a)의 각각의 내벽면은, 구리를 주성분으로 하는 박층을 포함하는 도전막(116a1)으로 덮여 있고, 이 도전막(116a1)은, 랜드(116a)로부터 연속하여 연장 존재하도록 접속되어 있는 것이 바람직하다. 랜드(116b)에 배치되어 있는 복수의 관통 구멍(117b)에 대해서도 마찬가지로, 각각의 내벽면은, 구리를 주성분으로 하는 박층을 포함하는 도전막(116b1)으로 덮여 있고, 이 도전막(116b1)은, 랜드(116b)로부터 연속하여 연장 존재하도록 접속되어 있는 것이 바람직하다.

또한 제2 실장면(113)에 있어서도, 제1 실장면(112)에 배치된 랜드(116a)와, 기판(111)을 사이에 두고 대향하는 영역을 덮는 랜드(116a')가 배치되어 있어도 된다. 이 랜드(116a')도, 예를 들어 구리를 주성분으로 하는 박층을 포함한다. 여기서, 제1 실장면(112)의 랜드(116a), 복수의 관통 구멍(117a)의 각각의 내벽면을 덮는 도전막(116a1), 및 제2 실장면(113)의 랜드(116a')는, 연속되는 도전막으로서 구성되는 것이 바람직하다.

마찬가지로 제2 실장면(113)에 있어서도, 제1 실장면(112)에 배치된 랜드(116b)와, 기판(111)을 사이에 두고 대향하는 영역을 덮는 랜드(116b')가 배치되어 있어도 된다. 이 랜드(116b')도, 예를 들어 구리를 주성분으로 하는 박층을 포함한다. 여기서, 제1 실장면(112)의 랜드(116b), 복수의 관통 구멍(117b)의 각각의 내벽면을 덮는 도전막(116b1), 및 제2 실장면(113)의 랜드(116b')는, 연속되는 도전막으로서 구성되는 것이 바람직하다.

다음으로, 메탈 마스크를 이용하여 제1 실장면(112)의 제1 영역(115)에 땜납 크림을 배치한다. 이때, 랜드(116a) 상에서는 제1 영역(115) 내에만 땜납 크림(118a)이 배치된다. 랜드(116b) 상에는, 반도체 소자(1)의 단자(4f 내지 4h)가 납땜되는 위치에 맞추어 3개의 땜납 크림(118b1, 118b2 및 118b3)이 배치되고, 랜드(116c) 상에는, 반도체 소자(1)의 단자(4e)가 납땜되는 위치에 땜납 크림(118c)이 배치된다.

여기서, 반도체 소자(1)를 제1 실장면(112)의 땜납 크림 상에 적재한다. 도 9a 및 도 9b에 도시한 바와 같이, 반도체 소자(1)의 4개의 단자(4a 내지 4d)와 방열용의 서멀 패드(3)는, 랜드(116a)에 형성된 땜납 크림(118a) 상에 적재되고, 3개의 단자(4f 내지 4h)는, 랜드(16b)에 형성된 각각의 단자에 대응하는 땜납 크림(118b1, 118b2 및 118b3) 상에 적재되고, 단자(4e)는, 랜드(116c)에 형성된 땜납 크림(118c) 상에 적재된다.

그리고 모듈(10)을 소정의 온도 시퀀스에서 가열함으로써 땜납 크림이 리플로우되어 반도체 소자(1)의 각 단자 및 서멀 패드가, 각각 적재된 랜드에 납땜된다.

다음으로, 제2 실장면(113)에 솔더 레지스트(120)를 배치한다. 이 솔더 레지스트(120)에는, 복수의 관통 구멍(117a) 및 복수의 관통 구멍(117b)의 하나하나에 대응하는 개구가 마련되어 있다.

여기서, 제2 실장면(113)측으로부터 땜납 크림을 공급한다. 이 땜납 크림은, 솔더 레지스트(120)의 개구의 각각을 통과하여 복수의 관통 구멍(117a) 및 복수의 관통 구멍(117b)의 각각에 충전된 땜납 크림(122)으로 된다. 각각의 충전된 땜납 크림(122)은, 제1 실장면(112)측의 랜드(116a) 및 랜드(116b)의 표면 상으로부터 돌출되는 것이 바람직하다.

이때, (도시하지 않지만)제2 실장면(113) 상에는, 다른 전자 부품을 실장하기 위한 랜드가 배치되고, 그 랜드 상에 땜납 크림이 함께 형성되어도 된다. 그리고 그 땜납 크림 상에, 제2 실장면(113) 상에 실장하는 다른 전자 부품이 적재되어 있어도 된다.

그리고 모듈(10)을 다시 소정의 온도 시퀀스에서 가열함으로써 땜납 크림(122)이 리플로우되어 복수의 관통 구멍(117a) 및 복수의 관통 구멍(117b)이 땜납으로 충전되고, 또한 제1 실장면(112)측으로 돌출된 땜납(122a)이 형성된다. 이때, 제2 실장면(113)의 땜납 크림 상에 적재되어 있던 전자 부품은 제2 실장면(113) 상에서 납땜된다.

이들 땜납(122a)의 각각에 접하고 제1 실장면(112) 상을 덮는 방열기(121)를 설치할 수 있다. 이 제2 실시 형태에 의한 모듈(110)에서는, 자기 발열 부품인 반도체 소자(1)를 실장하는 제1 실장면(112)과 동일한 면 상에 방열기(121)를 설치하는 것이 가능해진다.

본 실시 형태에서는, 반도체 소자(1)와 동일한 실장면 상에, 제1 실장면(112) 상에 방열기를 설치할 수 있다. 제1 실시 형태와 조합함으로써 발열 부품인 반도체 소자(1)로부터의 방열 경로를 제1 실장면(112) 및 제2 실장면(113)의 양쪽에 형성하고, 그들을 관통 구멍으로 접속함으로써 방열 경로를 보다 자유로운 형상으로 구성할 수 있다.

1: 반도체 소자
2: 패키지
3: 서멀 패드
4a 내지 4h: 단자
10, 110: 모듈
11, 111: 기판
12, 112: 제1 실장면
13, 113: 제2 실장면
15, 115: 제1 영역
15A, 115A: 제2 영역
16a, 16b, 16c, 16a', 16b': 랜드
16a1, 16b1: 도전막
116a, 116b, 116c, 116a', 116b': 랜드
116a1, 116b1: 도전막
17a, 17b, 117a, 117b: 관통 구멍
18a, 18b, 18c: 땜납
118a, 118b1, 118b2, 118b3, 118c, 122: 땜납
19a, 19b, 119a, 122a: 땜납의 돌출되는 부분
20, 120: 솔더 레지스트
21, 121: 방열기

Claims

반도체 소자가 실장된 제1 영역과, 상기 제1 영역에 인접하는 제2 영역을 갖는 제1 실장면과,
상기 제1 실장면과 반대측에 위치하는 제2 실장면과,
상기 제2 영역에 배치되어, 상기 제1 실장면으로부터 상기 제2 실장면까지 도달하는 복수의 관통 구멍과,
상기 제1 실장면에 있어서, 상기 제1 영역으로부터 상기 제2 영역에 걸쳐 연속하여 연장 존재하는 랜드와,
상기 복수의 관통 구멍의 각각의 내벽면을 덮고 상기 랜드와 접속된 도전막과,
상기 복수의 관통 구멍의 내부를 충전하는 땜납을 구비하고,
상기 반도체 소자는 상기 제1 영역에서 상기 랜드와 전기적으로 접속되어 있는,
모듈.
제1항에 있어서,
상기 땜납은, 상기 제2 실장면으로부터 외측으로 돌출되는 부분을 갖고, 당해 돌출되는 부분과 접하고 상기 제2 실장면을 덮는 방열기를 더 구비하는, 모듈.
제2항에 있어서,
상기 제2 실장면에 배치되어, 개구를 갖는 솔더 레지스트를 더 구비하고,
상기 솔더 레지스트의 개구 영역 내에, 상기 땜납의 상기 돌출되는 부분이 위치하는,
모듈.
제3항에 있어서,
상기 솔더 레지스트의 개구 영역 내에 있어서, 상기 땜납의 상기 돌출되는 부분이 복수 있고, 서로 인접하는 상기 돌출되는 부분끼리가 이어져 있는, 모듈.
제1항에 있어서,
상기 제2 영역에서, 상기 복수의 관통 구멍의 내부를 충전하는 상기 땜납과 접하고 상기 제1 실장면을 덮는 방열기를 더 구비하는, 모듈.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 반도체 소자는 서멀 패드를 더 구비하고, 당해 서멀 패드와 상기 제1 영역의 상기 랜드가 접속되어 있는, 모듈.
제1 영역과, 상기 제1 영역에 인접하는 제2 영역을 갖는 제1 실장면과,
상기 제1 실장면과 반대측에 위치하는 제2 실장면과,
상기 제2 영역에 배치되고, 상기 제1 실장면으로부터 상기 제2 실장면까지 도달하는 복수의 관통 구멍과,
상기 제1 영역의 일부를 덮고 상기 제1 영역으로부터 상기 제2 영역에 걸쳐 연속하여 연장 존재하는 랜드와,
상기 복수의 관통 구멍의 각각의 내벽면을 덮고 상기 랜드와 접속된 도전막과,
상기 복수의 관통 구멍의 각각의 내부를, 상기 제1 실장면으로부터 상기 제2 실장면에 걸쳐 충전하는 땜납
을 구비하는, 프린트 기판.