JP4712948B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4712948B2 JP4712948B2 JP2000286767A JP2000286767A JP4712948B2 JP 4712948 B2 JP4712948 B2 JP 4712948B2 JP 2000286767 A JP2000286767 A JP 2000286767A JP 2000286767 A JP2000286767 A JP 2000286767A JP 4712948 B2 JP4712948 B2 JP 4712948B2
- Authority
- JP
- Japan
- Prior art keywords
- peltier element
- power supply
- semiconductor device
- element module
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、ペルチェ素子モジュールを備えた半導体装置に関する。
【0002】
【従来の技術】
多層基板の上に複数個の半導体集積回路(以下、「IC」という。)チップを搭載したマルチチップモジュールにおいて、ICの発熱は、特性の劣化や誤作動の原因となるため、放熱する必要がある。その手段として、例えば、放熱フィンが設けられ、冷却ファンにて外気を送りこむといったものや、ペルチェ素子モジュールを備えたものが知られている。ここで、ペルチェ素子は、2種類の金属又は半導体を接続して電流を流すと、その接点でジュール熱以外の熱の発生および吸収が起きる効果(ペルチェ効果)を利用した素子であり、これら素子を直列に多数接続して一つのモジュール(ペルチェ素子モジュール)が形成されている。
【0003】
【発明が解決しようとする課題】
ところが、上記手段において、放熱ファンを設けた半導体装置では、冷却ファンに対して、ペルチェ素子モジュールを備えた半導体装置では、そのペルチェ素子モジュールに対して、専用の供給電源が必要となるといった欠点があった。
【0004】
本発明は、上記事情に鑑みてなされたもので、その目的は、専用供給電源を必要としないペルチェ素子モジュールを備えた半導体装置を提供するところにある。
【0005】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明に係る半導体装置は、半導体集積回路を実装した回路基板の一面側を覆うようにしてペルチェ素子モジュールを設けた半導体装置であって、半導体集積回路及びペルチェ素子モジュールに給電を行うための複数の外部接続端子が半導体装置から突設して設けられ、ペルチェ素子モジュールには少なくとも正負一対の給電端子が設けられており、半導体集積回路及び給電端子は別々の外部接続端子と接続されており、半導体装置の温度を測定する温度センサと、この温度センサのデータに応じてペルチェ素子モジュールへの給電方向を制御する給電制御回路とが設けられているところに特徴を有する。
【0007】
請求項2の発明は、請求項1に記載の半導体装置において、ペルチェ素子モジュールは、金属基板を備え、この金属基板が接地電位に接続されているところに特徴を有する。
【0008】
【発明の作用及び効果】
<請求項1の発明>
【0009】
請求項1の構成によれば、ペルチェ素子モジュールは、半導体装置の外部接続端子から給電端子を介して給電がなされ、上記ペルチェ素子モジュールを構成する各半導体の接合部で熱の発生又は吸収が起こり、半導体集積回路を実装した回路基板を加熱又は冷却することができる。従って、半導体装置の外部接続端子を外部回路に接続することにより、同時にペルチェ素子モジュールに対しても給電がなされるから、ペルチェ素子モジュールのための専用の電力供給ラインを別途設ける必要がない。
【0010】
また、給電制御回路により、温度センサで測定されたデータに応じて、ペルチェ素子モジュールへの給電方向が制御される。即ち、給電方向を切り替わることによって、各半導体の接合部での吸発熱が切り替わり、回路基板の被覆面において加熱及び冷却も切り替わるので、広範囲の雰囲気温度のもとで半導体装置の温度を所定の温度に制御することができる。
なお、給電制御回路は、給電の方向だけでなくその出力量をも切り替えて、所定温度に制御するものも含まれる。
【0011】
<請求項2>
請求項2の構成によれば、金属基板は接地電位に接続されているから、回路基板の被覆面に搭載された半導体集積回路に対する外部からの高周波ノイズの影響を軽減することができる。
【0012】
【発明の実施の形態】
以下、本発明を具体化した実施形態について図1及び図2を参照して説明する。
本実施形態の半導体装置10は、図1に示すように、略正方形状の多層回路基板30と、その多層回路基板30の一面側(図1において上面側)を覆うようにして設けられた同じく略正方形状のペルチェ素子モジュール20とから構成される。
【0013】
多層回路基板30は、複数の絶縁性基板と導体層とが積層された多層プリント配線板であり、その表面および内部には所定の配線回路(図示せず)が形成されている。その上面側には、複数のICパッケージ34と、後述する給電制御回路35及び温度センサ36が実装されている。また、同上面側の外周縁には、ペルチェ素子モジュール20の後述するペルチェ素子給電用ピン26A,26B及びグランド用ピン26Cを接続するための接続ランド30A,30B及び30Cが、対向配置されている。
【0014】
一方、多層回路基板30の他面側(図1において下面側)の外周縁には、多層回路基板30を外部回路(例えば、マザーボード)のPGAソケット(図示せず)に接続するための複数の導電性の外部接続ピン31(本発明の「外部接続端子」に相当する。)が突出した状態で固着されている。この外部接続ピン31のうち、例えば一対のピンは、ICパッケージへの給電用端子(以下、「IC給電用外部接続ピン31A,31B」という)として使用される。
【0015】
次いで、ペルチェ素子モジュール20は、上記多層回路基板30と接合される第1金属基板21Aと、その接合される面に対向する面側(図1において上面側)に配列された複数のN型半導体22及びP型半導体23からなる半導体層と、さらにその半導体層の上面に接合された第2金属基板21Bとから構成される。
【0016】
まず、第1金属基板21Aは、その上面側に、シリコンで形成された絶縁層27が積層されて、さらにその絶縁層27の表面に銅箔24が設けられている。その第1金属基板21Aの両端には、スルーホールH1,H2が形成されており、その内側壁には、例えば、絶縁性を有したシリコンでコーティングがされている。また、上記銅箔24は、エッチングすることにより所要パターンが形成されている。そして、その銅箔24上には、図2に示すように、複数のN型半導体22及びP型半導体23が交互に配列されて半田25により固着されている。また、第2金属基板21Bの下面側には、第1金属基板21Aの上面側と同様に、絶縁層27が積層され、銅箔24をエッチングすることにより所要パターンが形成されており、その銅箔24にN型半導体22及びP型半導体23の上面が半田25により固着されている。半導体層は、隣合うN型半導体22及びP型半導体23が、その上面及び下面で交互に銅箔24を介して電気的に直列接続された構成となっている。これにより、例えば、図1において右端のP型半導体23から左端のN型半導体22へと電流を流した場合には、ペルチェ効果により、上面(第2金属基板21B側)の銅箔24では熱の発生が起こり、下面(第1金属基板21A側)の銅箔24では熱の吸収が起こる。これに対して、電流方向を逆にすると、熱の吸発熱も逆になる。
【0017】
さて、第1金属基板21Aの両端に形成された前記スルーホールH1,H2には、ペルチェ素子モジュール20に給電するためのペルチェ素子給電用ピン26A,26B(本発明の給電端子に相当する)がそれぞれ挿通されている。そのペルチェ素子給電用ピン26A,26Bの基端部は、上記パターンにより形成された接続ランドにより近接したN型又はP型半導体22,23と電気的に接続されている。一方、その先端部は、前記多層回路基板30上の対向位置に配された前記接続ランド30A,30Bに半田付けされている。
【0018】
また、第1金属基板21Aを接地電位に接続するためのグランド用ピン26Cは、その基端部が第1金属基板21Aに半田付けされる一方、その先端部が、多層回路基板30上の対向位置に配された前記接続ランド30Cに半田付けされている。
【0019】
次いで、外部回路に接続した状態での半導体装置10内のブロック図について説明する。図2において、多層回路基板30には、ICパッケージ34、給電制御回路35及び温度センサ36が設けられている。ICパッケージ34は、IC給電用外部接続ピン31A,31Bを介して電源40から給電がなされる。
【0020】
給電制御回路35には、外部回路の電源40とペルチェ素子モジュール20とが接続されている。即ち、給電制御回路35は、多層回路基板30に形成された配線回路を介して、前記接続ランド30A,30B及び外部接続ピン31のうち、例えば一対のピン31C,31Dと電気的に接続されている。従って、半導体装置10を外部回路のPGAソケットに接続することによって、電源40からペルチェ素子モジュール20への給電が可能になる。
【0021】
また、給電制御回路35には、多層回路基板30上面側の温度を測定する温度センサ36が接続されている。温度センサ36で測定された温度信号は給電制御回路35に伝送される。そして、給電制御回路35において、この温度信号と予め設定してある基準温度信号とを比較して、ペルチェ素子モジュール20への給電方向を切り替える給電制御が行われる。例えば、基準温度よりも多層回路基板30の温度が高い場合には、図2において右端のP型半導体23から左端のN型半導体22へと電流を流す(このとき、ペルチェ効果により、金属基板21B側の銅箔24では熱の吸収が起こり)一方、その逆の場合には、電流を逆方向に切り替える(このとき、同銅箔24では、熱の発生が起こる)。
【0022】
さらに、グランド用ピン26Cと接続される接続ランド30Cは、多層回路基板30に形成された配線回路を介して、前記外部接続ピン31のうち、例えばピン31Fと電気的に接続されている。従って、半導体装置10を外部回路のPGAソケットに接続することによって、外部回路のグランド層に電気的に接続され、もって第1金属基板21Aを接地電位に接続することが可能になる。
【0023】
以上のように、半導体装置10において、ペルチェ素子モジュール20は、多層回路基板30の外部接続ピン31のうちピン31C,31Dからペルチェ素子給電用ピン26A,26Bを介して給電がなされる。これにより各半導体22,23の接合部である銅箔24で熱の発生又は吸収が起こり、ICパッケージ34等を実装した多層回路基板30を加熱又は冷却することができる。従って、半導体装置10の外部接続ピン31を外部回路に接続することにより、同時にペルチェ素子モジュール20に対しても給電がなされるから、ペルチェ素子モジュール20のための専用の電力供給ラインを別途設ける必要がない。
【0024】
また、給電制御回路35により、温度センサ36で測定された温度信号に基づいて、ペルチェ素子モジュール20への給電方向が制御されるから、広範囲の雰囲気温度のもとで半導体装置10の温度を所定の温度に制御することができる。
【0025】
さらに、金属基板21Bは、グランド用ピン26C及び外部接続ピン31Fを介して外部回路のグランド層に接地されるから、多層回路基板30上に搭載されたICパッケージ34等に対する外部からの高周波ノイズの影響を軽減することができる。
【0026】
<他の実施形態>
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態においては、ペルチェ素子モジュール20への給電は、電源40から多層回路基板30の外部接続ピン31C,31D及びペルチェ素子給電用ピン26A,26Bを介してなされるとしたが、これに限られず、例えば、ペルチェ素子給電用ピン26A,26Bを多層回路基板30の外部接続ピン31の位置まで延設して、直接給電がなされるものであっても良い。
【0027】
(2)また、上記実施形態においては、給電端子をペルチェ素子給電用ピン26A,26Bとしてが、ペルチェ素子モジュール20へ給電が可能なものであれば、例えばリード線によるものであっても良い。また、上記給電端子は正負一対に限られず、複数の対の端子を設けたものであっても良い。
【0028】
(3)上記実施形態においては、給電制御回路35は、ペルチェ素子モジュール20への電流の方向のみを制御するとしたが、これに限られず、給電する電流量をも制御するものであっても良い。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の側面図
【図2】半導体装置のブロック図
【符号の説明】
10…半導体装置
20…ペルチェ素子モジュール
21A,21B…金属基板
26A,26B…ペルチェ素子給電用ピン
26C…グランド用ピン
30…多層回路基板
31…外部接続ピン
35…給電制御回路
36…温度センサ
Claims (2)
- 半導体集積回路を実装した回路基板の一面側を覆うようにしてペルチェ素子モジュールを設けた半導体装置であって、
前記半導体集積回路及び前記ペルチェ素子モジュールに給電を行うための複数の外部接続端子が前記半導体装置から突設して設けられ、
前記ペルチェ素子モジュールには少なくとも正負一対の給電端子が設けられており、
前記半導体集積回路及び前記給電端子は別々の前記外部接続端子と接続されており、
前記半導体装置の温度を測定する温度センサと、この温度センサのデータに応じて前記ペルチェ素子モジュールへの給電方向を制御する給電制御回路とが設けられていることを特徴とする半導体装置。 - 前記ペルチェ素子モジュールは、金属基板を備え、この金属基板が接地電位に接続されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000286767A JP4712948B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000286767A JP4712948B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100714A JP2002100714A (ja) | 2002-04-05 |
JP4712948B2 true JP4712948B2 (ja) | 2011-06-29 |
Family
ID=18770635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000286767A Expired - Fee Related JP4712948B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4712948B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101014353B1 (ko) * | 2009-07-30 | 2011-02-15 | 충북대학교 산학협력단 | 집적 회로 냉각 장치 |
JP2011138879A (ja) * | 2009-12-28 | 2011-07-14 | Nec Toshiba Space Systems Ltd | デバイス設置構造 |
US8983622B2 (en) | 2009-12-30 | 2015-03-17 | Cardiac Pacemakers, Inc. | Implantable leads with optimized lead body cross-section configuration |
JP6725904B2 (ja) * | 2016-03-08 | 2020-07-22 | Necスペーステクノロジー株式会社 | 温度制御装置、方法、およびそれに使用される制御回路 |
CN108511404B (zh) * | 2017-02-28 | 2020-03-10 | 华为技术有限公司 | 芯片封装系统 |
CN112466981B (zh) * | 2020-10-30 | 2022-03-11 | 武汉大学 | 一种用于高功率脉冲激光能量衰减的制冷陷阱衰减器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56133634A (en) * | 1980-03-25 | 1981-10-19 | Toshiba Corp | Pyroelectric detector |
JPS6272148A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | 集積回路の冷却方式 |
JPS6260042U (ja) * | 1985-10-01 | 1987-04-14 | ||
JPH0327053U (ja) * | 1989-07-26 | 1991-03-19 |
-
2000
- 2000-09-21 JP JP2000286767A patent/JP4712948B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56133634A (en) * | 1980-03-25 | 1981-10-19 | Toshiba Corp | Pyroelectric detector |
JPS6272148A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | 集積回路の冷却方式 |
JPS6260042U (ja) * | 1985-10-01 | 1987-04-14 | ||
JPH0327053U (ja) * | 1989-07-26 | 1991-03-19 |
Also Published As
Publication number | Publication date |
---|---|
JP2002100714A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3639505B2 (ja) | プリント配線基板及び半導体装置 | |
US6196002B1 (en) | Ball grid array package having thermoelectric cooler | |
JP3410969B2 (ja) | 半導体装置 | |
JP3804861B2 (ja) | 電気装置および配線基板 | |
JP5106519B2 (ja) | 熱伝導基板及びその電子部品実装方法 | |
US20110180819A1 (en) | Light-emitting arrangement | |
TW200403822A (en) | Package for integrated circuit with thermal vias and method thereof | |
JP3603354B2 (ja) | 混成集積回路装置 | |
US7759789B2 (en) | Local area semiconductor cooling system | |
JPH06309532A (ja) | Icカード | |
JP4712948B2 (ja) | 半導体装置 | |
US20080156520A1 (en) | Complex printed circuit board structure | |
JP4493026B2 (ja) | 冷却装置付き回路基板の製造方法 | |
JP2006120996A (ja) | 回路モジュール | |
US20080218965A1 (en) | Electronic device, package having the same, and electronic apparatus | |
JP2002164485A (ja) | 半導体モジュール | |
JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
CN110931447B (zh) | 控制用模块及印刷基板 | |
JP2004071597A (ja) | 半導体モジュール | |
JP4934915B2 (ja) | 半導体装置 | |
KR20030011159A (ko) | 반도체패키지 | |
JP2002151634A (ja) | 基板放熱装置 | |
JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
JP7342803B2 (ja) | 電子部品内蔵基板及びこれを備える電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090909 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |