JP2002100714A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002100714A JP2002100714A JP2000286767A JP2000286767A JP2002100714A JP 2002100714 A JP2002100714 A JP 2002100714A JP 2000286767 A JP2000286767 A JP 2000286767A JP 2000286767 A JP2000286767 A JP 2000286767A JP 2002100714 A JP2002100714 A JP 2002100714A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor device
- peltier
- element module
- peltier element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 専用供給電源を必要としないペルチェ素子モ
ジュールを備えた半導体装置を提供する。 【解決手段】 ペルチェ素子モジュール２０は、外部接
続ピン３１Ｃ，３１Ｄからペルチェ素子給電用ピン２６
Ａ，２６Ｂを介して給電がなされる。従って、半導体装
置１０の外部接続ピン３１を外部回路に接続することに
より、同時にペルチェ素子モジュール２０に対しても給
電がなされる。また、給電制御回路３５により、温度セ
ンサ３６で測定された温度信号に基づいて、ペルチェ素
子モジュール２０への給電方向が制御される。さらに、
金属基板２１Ｂは、グランド用ピン２６Ｃ及び外部接続
ピン３１Ｆを介して外部回路のグランド層に接地され
る。
ジュールを備えた半導体装置を提供する。 【解決手段】 ペルチェ素子モジュール２０は、外部接
続ピン３１Ｃ，３１Ｄからペルチェ素子給電用ピン２６
Ａ，２６Ｂを介して給電がなされる。従って、半導体装
置１０の外部接続ピン３１を外部回路に接続することに
より、同時にペルチェ素子モジュール２０に対しても給
電がなされる。また、給電制御回路３５により、温度セ
ンサ３６で測定された温度信号に基づいて、ペルチェ素
子モジュール２０への給電方向が制御される。さらに、
金属基板２１Ｂは、グランド用ピン２６Ｃ及び外部接続
ピン３１Ｆを介して外部回路のグランド層に接地され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ペルチェ素子モジ
ュールを備えた半導体装置に関する。
ュールを備えた半導体装置に関する。
【０００２】
【従来の技術】多層基板の上に複数個の半導体集積回路
（以下、「ＩＣ」という。）チップを搭載したマルチチ
ップモジュールにおいて、ＩＣの発熱は、特性の劣化や
誤作動の原因となるため、放熱する必要がある。その手
段として、例えば、放熱フィンが設けられ、冷却ファン
にて外気を送りこむといったものや、ペルチェ素子モジ
ュールを備えたものが知られている。ここで、ペルチェ
素子は、２種類の金属又は半導体を接続して電流を流す
と、その接点でジュール熱以外の熱の発生および吸収が
起きる効果（ペルチェ効果）を利用した素子であり、こ
れら素子を直列に多数接続して一つのモジュール（ペル
チェ素子モジュール）が形成されている。
（以下、「ＩＣ」という。）チップを搭載したマルチチ
ップモジュールにおいて、ＩＣの発熱は、特性の劣化や
誤作動の原因となるため、放熱する必要がある。その手
段として、例えば、放熱フィンが設けられ、冷却ファン
にて外気を送りこむといったものや、ペルチェ素子モジ
ュールを備えたものが知られている。ここで、ペルチェ
素子は、２種類の金属又は半導体を接続して電流を流す
と、その接点でジュール熱以外の熱の発生および吸収が
起きる効果（ペルチェ効果）を利用した素子であり、こ
れら素子を直列に多数接続して一つのモジュール（ペル
チェ素子モジュール）が形成されている。
【０００３】
【発明が解決しようとする課題】ところが、上記手段に
おいて、放熱ファンを設けた半導体装置では、冷却ファ
ンに対して、ペルチェ素子モジュールを備えた半導体装
置では、そのペルチェ素子モジュールに対して、専用の
供給電源が必要となるといった欠点があった。
おいて、放熱ファンを設けた半導体装置では、冷却ファ
ンに対して、ペルチェ素子モジュールを備えた半導体装
置では、そのペルチェ素子モジュールに対して、専用の
供給電源が必要となるといった欠点があった。
【０００４】本発明は、上記事情に鑑みてなされたもの
で、その目的は、専用供給電源を必要としないペルチェ
素子モジュールを備えた半導体装置を提供するところに
ある。
で、その目的は、専用供給電源を必要としないペルチェ
素子モジュールを備えた半導体装置を提供するところに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明に係る半導体装置は、半導体集積回
路を実装した回路基板の一面側を覆うようにしてペルチ
ェ素子モジュールを設けた半導体装置であって、ペルチ
ェ素子モジュールには少なくとも正負一対の給電端子が
設けられており、給電端子には、半導体装置から突設さ
れた外部接続端子から給電がなされるところに特徴を有
する。
め、請求項１の発明に係る半導体装置は、半導体集積回
路を実装した回路基板の一面側を覆うようにしてペルチ
ェ素子モジュールを設けた半導体装置であって、ペルチ
ェ素子モジュールには少なくとも正負一対の給電端子が
設けられており、給電端子には、半導体装置から突設さ
れた外部接続端子から給電がなされるところに特徴を有
する。
【０００６】請求項２の発明は、請求項１に記載の半導
体装置において、半導体装置には、その温度を測定する
温度センサと、この温度センサのデータに応じてペルチ
ェ素子モジュールへの給電を制御する給電制御回路とが
設けられているところに特徴を有する。
体装置において、半導体装置には、その温度を測定する
温度センサと、この温度センサのデータに応じてペルチ
ェ素子モジュールへの給電を制御する給電制御回路とが
設けられているところに特徴を有する。
【０００７】請求項３の発明は、請求項１又は請求項２
に記載の半導体装置において、ペルチェ素子モジュール
は、金属基板を備え、この金属基板が接地電位に接続さ
れているところに特徴を有する。
に記載の半導体装置において、ペルチェ素子モジュール
は、金属基板を備え、この金属基板が接地電位に接続さ
れているところに特徴を有する。
【０００８】
【発明の作用及び効果】＜請求項１の発明＞
【０００９】請求項１の構成によれば、ペルチェ素子モ
ジュールは、半導体装置の外部接続端子から給電端子を
介して給電がなされ、上記ペルチェ素子モジュールを構
成する各半導体の接合部で熱の発生又は吸収が起こり、
半導体集積回路を実装した回路基板を加熱又は冷却する
ことができる。従って、半導体装置の外部接続端子を外
部回路に接続することにより、同時にペルチェ素子モジ
ュールに対しても給電がなされるから、ペルチェ素子モ
ジュールのための専用の電力供給ラインを別途設ける必
要がない。
ジュールは、半導体装置の外部接続端子から給電端子を
介して給電がなされ、上記ペルチェ素子モジュールを構
成する各半導体の接合部で熱の発生又は吸収が起こり、
半導体集積回路を実装した回路基板を加熱又は冷却する
ことができる。従って、半導体装置の外部接続端子を外
部回路に接続することにより、同時にペルチェ素子モジ
ュールに対しても給電がなされるから、ペルチェ素子モ
ジュールのための専用の電力供給ラインを別途設ける必
要がない。
【００１０】＜請求項２の発明＞請求項２の構成によれ
ば、給電制御回路により、温度センサで測定されたデー
タに応じて、ペルチェ素子モジュールへの給電方向が制
御される。即ち、給電方向を切り替わることによって、
各半導体の接合部での吸発熱が切り替わり、回路基板の
被覆面において加熱及び冷却も切り替わるので、広範囲
の雰囲気温度のもとで半導体装置の温度を所定の温度に
制御することができる。なお、給電制御回路は、給電の
方向だけでなくその出力量をも切り替えて、所定温度に
制御するものも含まれる。
ば、給電制御回路により、温度センサで測定されたデー
タに応じて、ペルチェ素子モジュールへの給電方向が制
御される。即ち、給電方向を切り替わることによって、
各半導体の接合部での吸発熱が切り替わり、回路基板の
被覆面において加熱及び冷却も切り替わるので、広範囲
の雰囲気温度のもとで半導体装置の温度を所定の温度に
制御することができる。なお、給電制御回路は、給電の
方向だけでなくその出力量をも切り替えて、所定温度に
制御するものも含まれる。
【００１１】＜請求項３＞請求項３の構成によれば、金
属基板は接地電位に接続されているから、回路基板の被
覆面に搭載された半導体集積回路に対する外部からの高
周波ノイズの影響を軽減することができる。
属基板は接地電位に接続されているから、回路基板の被
覆面に搭載された半導体集積回路に対する外部からの高
周波ノイズの影響を軽減することができる。
【００１２】
【発明の実施の形態】以下、本発明を具体化した実施形
態について図１及び図２を参照して説明する。本実施形
態の半導体装置１０は、図１に示すように、略正方形状
の多層回路基板３０と、その多層回路基板３０の一面側
（図１において上面側）を覆うようにして設けられた同
じく略正方形状のペルチェ素子モジュール２０とから構
成される。
態について図１及び図２を参照して説明する。本実施形
態の半導体装置１０は、図１に示すように、略正方形状
の多層回路基板３０と、その多層回路基板３０の一面側
（図１において上面側）を覆うようにして設けられた同
じく略正方形状のペルチェ素子モジュール２０とから構
成される。
【００１３】多層回路基板３０は、複数の絶縁性基板と
導体層とが積層された多層プリント配線板であり、その
表面および内部には所定の配線回路（図示せず）が形成
されている。その上面側には、複数のＩＣパッケージ３
４と、後述する給電制御回路３５及び温度センサ３６が
実装されている。また、同上面側の外周縁には、ペルチ
ェ素子モジュール２０の後述するペルチェ素子給電用ピ
ン２６Ａ，２６Ｂ及びグランド用ピン２６Ｃを接続する
ための接続ランド３０Ａ，３０Ｂ及び３０Ｃが、対向配
置されている。
導体層とが積層された多層プリント配線板であり、その
表面および内部には所定の配線回路（図示せず）が形成
されている。その上面側には、複数のＩＣパッケージ３
４と、後述する給電制御回路３５及び温度センサ３６が
実装されている。また、同上面側の外周縁には、ペルチ
ェ素子モジュール２０の後述するペルチェ素子給電用ピ
ン２６Ａ，２６Ｂ及びグランド用ピン２６Ｃを接続する
ための接続ランド３０Ａ，３０Ｂ及び３０Ｃが、対向配
置されている。
【００１４】一方、多層回路基板３０の他面側（図１に
おいて下面側）の外周縁には、多層回路基板３０を外部
回路（例えば、マザーボード）のＰＧＡソケット（図示
せず）に接続するための複数の導電性の外部接続ピン３
１（本発明の「外部接続端子」に相当する。）が突出し
た状態で固着されている。この外部接続ピン３１のう
ち、例えば一対のピンは、ＩＣパッケージへの給電用端
子（以下、「ＩＣ給電用外部接続ピン３１Ａ，３１Ｂ」
という）として使用される。
おいて下面側）の外周縁には、多層回路基板３０を外部
回路（例えば、マザーボード）のＰＧＡソケット（図示
せず）に接続するための複数の導電性の外部接続ピン３
１（本発明の「外部接続端子」に相当する。）が突出し
た状態で固着されている。この外部接続ピン３１のう
ち、例えば一対のピンは、ＩＣパッケージへの給電用端
子（以下、「ＩＣ給電用外部接続ピン３１Ａ，３１Ｂ」
という）として使用される。
【００１５】次いで、ペルチェ素子モジュール２０は、
上記多層回路基板３０と接合される第１金属基板２１Ａ
と、その接合される面に対向する面側（図１において上
面側）に配列された複数のＮ型半導体２２及びＰ型半導
体２３からなる半導体層と、さらにその半導体層の上面
に接合された第２金属基板２１Ｂとから構成される。
上記多層回路基板３０と接合される第１金属基板２１Ａ
と、その接合される面に対向する面側（図１において上
面側）に配列された複数のＮ型半導体２２及びＰ型半導
体２３からなる半導体層と、さらにその半導体層の上面
に接合された第２金属基板２１Ｂとから構成される。
【００１６】まず、第１金属基板２１Ａは、その上面側
に、シリコンで形成された絶縁層２７が積層されて、さ
らにその絶縁層２７の表面に銅箔２４が設けられてい
る。その第１金属基板２１Ａの両端には、スルーホール
Ｈ１，Ｈ２が形成されており、その内側壁には、例え
ば、絶縁性を有したシリコンでコーティングがされてい
る。また、上記銅箔２４は、エッチングすることにより
所要パターンが形成されている。そして、その銅箔２４
上には、図２に示すように、複数のＮ型半導体２２及び
Ｐ型半導体２３が交互に配列されて半田２５により固着
されている。また、第２金属基板２１Ｂの下面側には、
第１金属基板２１Ａの上面側と同様に、絶縁層２７が積
層され、銅箔２４をエッチングすることにより所要パタ
ーンが形成されており、その銅箔２４にＮ型半導体２２
及びＰ型半導体２３の上面が半田２５により固着されて
いる。半導体層は、隣合うＮ型半導体２２及びＰ型半導
体２３が、その上面及び下面で交互に銅箔２４を介して
電気的に直列接続された構成となっている。これによ
り、例えば、図１において右端のＰ型半導体２３から左
端のＮ型半導体２２へと電流を流した場合には、ペルチ
ェ効果により、上面（第２金属基板２１Ｂ側）の銅箔２
４では熱の発生が起こり、下面（第１金属基板２１Ａ
側）の銅箔２４では熱の吸収が起こる。これに対して、
電流方向を逆にすると、熱の吸発熱も逆になる。
に、シリコンで形成された絶縁層２７が積層されて、さ
らにその絶縁層２７の表面に銅箔２４が設けられてい
る。その第１金属基板２１Ａの両端には、スルーホール
Ｈ１，Ｈ２が形成されており、その内側壁には、例え
ば、絶縁性を有したシリコンでコーティングがされてい
る。また、上記銅箔２４は、エッチングすることにより
所要パターンが形成されている。そして、その銅箔２４
上には、図２に示すように、複数のＮ型半導体２２及び
Ｐ型半導体２３が交互に配列されて半田２５により固着
されている。また、第２金属基板２１Ｂの下面側には、
第１金属基板２１Ａの上面側と同様に、絶縁層２７が積
層され、銅箔２４をエッチングすることにより所要パタ
ーンが形成されており、その銅箔２４にＮ型半導体２２
及びＰ型半導体２３の上面が半田２５により固着されて
いる。半導体層は、隣合うＮ型半導体２２及びＰ型半導
体２３が、その上面及び下面で交互に銅箔２４を介して
電気的に直列接続された構成となっている。これによ
り、例えば、図１において右端のＰ型半導体２３から左
端のＮ型半導体２２へと電流を流した場合には、ペルチ
ェ効果により、上面（第２金属基板２１Ｂ側）の銅箔２
４では熱の発生が起こり、下面（第１金属基板２１Ａ
側）の銅箔２４では熱の吸収が起こる。これに対して、
電流方向を逆にすると、熱の吸発熱も逆になる。
【００１７】さて、第１金属基板２１Ａの両端に形成さ
れた前記スルーホールＨ１，Ｈ２には、ペルチェ素子モ
ジュール２０に給電するためのペルチェ素子給電用ピン
２６Ａ，２６Ｂ（本発明の給電端子に相当する）がそれ
ぞれ挿通されている。そのペルチェ素子給電用ピン２６
Ａ，２６Ｂの基端部は、上記パターンにより形成された
接続ランドにより近接したＮ型又はＰ型半導体２２，２
３と電気的に接続されている。一方、その先端部は、前
記多層回路基板３０上の対向位置に配された前記接続ラ
ンド３０Ａ，３０Ｂに半田付けされている。
れた前記スルーホールＨ１，Ｈ２には、ペルチェ素子モ
ジュール２０に給電するためのペルチェ素子給電用ピン
２６Ａ，２６Ｂ（本発明の給電端子に相当する）がそれ
ぞれ挿通されている。そのペルチェ素子給電用ピン２６
Ａ，２６Ｂの基端部は、上記パターンにより形成された
接続ランドにより近接したＮ型又はＰ型半導体２２，２
３と電気的に接続されている。一方、その先端部は、前
記多層回路基板３０上の対向位置に配された前記接続ラ
ンド３０Ａ，３０Ｂに半田付けされている。
【００１８】また、第１金属基板２１Ａを接地電位に接
続するためのグランド用ピン２６Ｃは、その基端部が第
１金属基板２１Ａに半田付けされる一方、その先端部
が、多層回路基板３０上の対向位置に配された前記接続
ランド３０Ｃに半田付けされている。
続するためのグランド用ピン２６Ｃは、その基端部が第
１金属基板２１Ａに半田付けされる一方、その先端部
が、多層回路基板３０上の対向位置に配された前記接続
ランド３０Ｃに半田付けされている。
【００１９】次いで、外部回路に接続した状態での半導
体装置１０内のブロック図について説明する。図２にお
いて、多層回路基板３０には、ＩＣパッケージ３４、給
電制御回路３５及び温度センサ３６が設けられている。
ＩＣパッケージ３４は、ＩＣ給電用外部接続ピン３１
Ａ，３１Ｂを介して電源４０から給電がなされる。
体装置１０内のブロック図について説明する。図２にお
いて、多層回路基板３０には、ＩＣパッケージ３４、給
電制御回路３５及び温度センサ３６が設けられている。
ＩＣパッケージ３４は、ＩＣ給電用外部接続ピン３１
Ａ，３１Ｂを介して電源４０から給電がなされる。
【００２０】給電制御回路３５には、外部回路の電源４
０とペルチェ素子モジュール２０とが接続されている。
即ち、給電制御回路３５は、多層回路基板３０に形成さ
れた配線回路を介して、前記接続ランド３０Ａ，３０Ｂ
及び外部接続ピン３１のうち、例えば一対のピン３１
Ｃ，３１Ｄと電気的に接続されている。従って、半導体
装置１０を外部回路のＰＧＡソケットに接続することに
よって、電源４０からペルチェ素子モジュール２０への
給電が可能になる。
０とペルチェ素子モジュール２０とが接続されている。
即ち、給電制御回路３５は、多層回路基板３０に形成さ
れた配線回路を介して、前記接続ランド３０Ａ，３０Ｂ
及び外部接続ピン３１のうち、例えば一対のピン３１
Ｃ，３１Ｄと電気的に接続されている。従って、半導体
装置１０を外部回路のＰＧＡソケットに接続することに
よって、電源４０からペルチェ素子モジュール２０への
給電が可能になる。
【００２１】また、給電制御回路３５には、多層回路基
板３０上面側の温度を測定する温度センサ３６が接続さ
れている。温度センサ３６で測定された温度信号は給電
制御回路３５に伝送される。そして、給電制御回路３５
において、この温度信号と予め設定してある基準温度信
号とを比較して、ペルチェ素子モジュール２０への給電
方向を切り替える給電制御が行われる。例えば、基準温
度よりも多層回路基板３０の温度が高い場合には、図２
において右端のＰ型半導体２３から左端のＮ型半導体２
２へと電流を流す（このとき、ペルチェ効果により、金
属基板２１Ｂ側の銅箔２４では熱の吸収が起こり）一
方、その逆の場合には、電流を逆方向に切り替える（こ
のとき、同銅箔２４では、熱の発生が起こる）。
板３０上面側の温度を測定する温度センサ３６が接続さ
れている。温度センサ３６で測定された温度信号は給電
制御回路３５に伝送される。そして、給電制御回路３５
において、この温度信号と予め設定してある基準温度信
号とを比較して、ペルチェ素子モジュール２０への給電
方向を切り替える給電制御が行われる。例えば、基準温
度よりも多層回路基板３０の温度が高い場合には、図２
において右端のＰ型半導体２３から左端のＮ型半導体２
２へと電流を流す（このとき、ペルチェ効果により、金
属基板２１Ｂ側の銅箔２４では熱の吸収が起こり）一
方、その逆の場合には、電流を逆方向に切り替える（こ
のとき、同銅箔２４では、熱の発生が起こる）。
【００２２】さらに、グランド用ピン２６Ｃと接続され
る接続ランド３０Ｃは、多層回路基板３０に形成された
配線回路を介して、前記外部接続ピン３１のうち、例え
ばピン３１Ｆと電気的に接続されている。従って、半導
体装置１０を外部回路のＰＧＡソケットに接続すること
によって、外部回路のグランド層に電気的に接続され、
もって第１金属基板２１Ａを接地電位に接続することが
可能になる。
る接続ランド３０Ｃは、多層回路基板３０に形成された
配線回路を介して、前記外部接続ピン３１のうち、例え
ばピン３１Ｆと電気的に接続されている。従って、半導
体装置１０を外部回路のＰＧＡソケットに接続すること
によって、外部回路のグランド層に電気的に接続され、
もって第１金属基板２１Ａを接地電位に接続することが
可能になる。
【００２３】以上のように、半導体装置１０において、
ペルチェ素子モジュール２０は、多層回路基板３０の外
部接続ピン３１のうちピン３１Ｃ，３１Ｄからペルチェ
素子給電用ピン２６Ａ，２６Ｂを介して給電がなされ
る。これにより各半導体２２，２３の接合部である銅箔
２４で熱の発生又は吸収が起こり、ＩＣパッケージ３４
等を実装した多層回路基板３０を加熱又は冷却すること
ができる。従って、半導体装置１０の外部接続ピン３１
を外部回路に接続することにより、同時にペルチェ素子
モジュール２０に対しても給電がなされるから、ペルチ
ェ素子モジュール２０のための専用の電力供給ラインを
別途設ける必要がない。
ペルチェ素子モジュール２０は、多層回路基板３０の外
部接続ピン３１のうちピン３１Ｃ，３１Ｄからペルチェ
素子給電用ピン２６Ａ，２６Ｂを介して給電がなされ
る。これにより各半導体２２，２３の接合部である銅箔
２４で熱の発生又は吸収が起こり、ＩＣパッケージ３４
等を実装した多層回路基板３０を加熱又は冷却すること
ができる。従って、半導体装置１０の外部接続ピン３１
を外部回路に接続することにより、同時にペルチェ素子
モジュール２０に対しても給電がなされるから、ペルチ
ェ素子モジュール２０のための専用の電力供給ラインを
別途設ける必要がない。
【００２４】また、給電制御回路３５により、温度セン
サ３６で測定された温度信号に基づいて、ペルチェ素子
モジュール２０への給電方向が制御されるから、広範囲
の雰囲気温度のもとで半導体装置１０の温度を所定の温
度に制御することができる。
サ３６で測定された温度信号に基づいて、ペルチェ素子
モジュール２０への給電方向が制御されるから、広範囲
の雰囲気温度のもとで半導体装置１０の温度を所定の温
度に制御することができる。
【００２５】さらに、金属基板２１Ｂは、グランド用ピ
ン２６Ｃ及び外部接続ピン３１Ｆを介して外部回路のグ
ランド層に接地されるから、多層回路基板３０上に搭載
されたＩＣパッケージ３４等に対する外部からの高周波
ノイズの影響を軽減することができる。
ン２６Ｃ及び外部接続ピン３１Ｆを介して外部回路のグ
ランド層に接地されるから、多層回路基板３０上に搭載
されたＩＣパッケージ３４等に対する外部からの高周波
ノイズの影響を軽減することができる。
【００２６】＜他の実施形態＞本発明は、前記実施形態
に限定されるものではなく、例えば、以下に説明するよ
うな実施形態も本発明の技術的範囲に含まれ、さらに、
下記以外にも要旨を逸脱しない範囲内で種々変更して実
施することができる。 （１）上記実施形態においては、ペルチェ素子モジュー
ル２０への給電は、電源４０から多層回路基板３０の外
部接続ピン３１Ｃ，３１Ｄ及びペルチェ素子給電用ピン
２６Ａ，２６Ｂを介してなされるとしたが、これに限ら
れず、例えば、ペルチェ素子給電用ピン２６Ａ，２６Ｂ
を多層回路基板３０の外部接続ピン３１の位置まで延設
して、直接給電がなされるものであっても良い。
に限定されるものではなく、例えば、以下に説明するよ
うな実施形態も本発明の技術的範囲に含まれ、さらに、
下記以外にも要旨を逸脱しない範囲内で種々変更して実
施することができる。 （１）上記実施形態においては、ペルチェ素子モジュー
ル２０への給電は、電源４０から多層回路基板３０の外
部接続ピン３１Ｃ，３１Ｄ及びペルチェ素子給電用ピン
２６Ａ，２６Ｂを介してなされるとしたが、これに限ら
れず、例えば、ペルチェ素子給電用ピン２６Ａ，２６Ｂ
を多層回路基板３０の外部接続ピン３１の位置まで延設
して、直接給電がなされるものであっても良い。
【００２７】（２）また、上記実施形態においては、給
電端子をペルチェ素子給電用ピン２６Ａ，２６Ｂとして
が、ペルチェ素子モジュール２０へ給電が可能なもので
あれば、例えばリード線によるものであっても良い。ま
た、上記給電端子は正負一対に限られず、複数の対の端
子を設けたものであっても良い。
電端子をペルチェ素子給電用ピン２６Ａ，２６Ｂとして
が、ペルチェ素子モジュール２０へ給電が可能なもので
あれば、例えばリード線によるものであっても良い。ま
た、上記給電端子は正負一対に限られず、複数の対の端
子を設けたものであっても良い。
【００２８】（３）上記実施形態においては、給電制御
回路３５は、ペルチェ素子モジュール２０への電流の方
向のみを制御するとしたが、これに限られず、給電する
電流量をも制御するものであっても良い。
回路３５は、ペルチェ素子モジュール２０への電流の方
向のみを制御するとしたが、これに限られず、給電する
電流量をも制御するものであっても良い。
【図１】本発明の一実施形態に係る半導体装置の側面図
【図２】半導体装置のブロック図
１０…半導体装置 ２０…ペルチェ素子モジュール ２１Ａ，２１Ｂ…金属基板 ２６Ａ，２６Ｂ…ペルチェ素子給電用ピン ２６Ｃ…グランド用ピン ３０…多層回路基板 ３１…外部接続ピン ３５…給電制御回路 ３６…温度センサ
Claims (3)
- 【請求項１】 半導体集積回路を実装した回路基板の一
面側を覆うようにしてペルチェ素子モジュールを設けた
半導体装置であって、 前記ペルチェ素子モジュールには少なくとも正負一対の
給電端子が設けられており、前記給電端子には、前記半
導体装置から突設された外部接続端子から給電がなされ
ることを特徴とする半導体装置。 - 【請求項２】 前記半導体装置には、その温度を測定す
る温度センサと、この温度センサのデータに応じて前記
ペルチェ素子モジュールへの給電を制御する給電制御回
路とが設けられていることを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 前記ペルチェ素子モジュールは、金属基
板を備え、この金属基板が接地電位に接続されているこ
とを特徴とする請求項１又は請求項２に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286767A JP4712948B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286767A JP4712948B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100714A true JP2002100714A (ja) | 2002-04-05 |
| JP4712948B2 JP4712948B2 (ja) | 2011-06-29 |
Family
ID=18770635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000286767A Expired - Fee Related JP4712948B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4712948B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101014353B1 (ko) * | 2009-07-30 | 2011-02-15 | 충북대학교 산학협력단 | 집적 회로 냉각 장치 |
| WO2011081166A1 (ja) * | 2009-12-28 | 2011-07-07 | Ｎｅｃ東芝スペースシステム株式会社 | デバイス設置構造及びデバイス設置方法 |
| US8983622B2 (en) | 2009-12-30 | 2015-03-17 | Cardiac Pacemakers, Inc. | Implantable leads with optimized lead body cross-section configuration |
| JP2017162905A (ja) * | 2016-03-08 | 2017-09-14 | Ｎｅｃスペーステクノロジー株式会社 | 温度制御装置、方法、およびそれに使用される制御回路 |
| EP3367434A1 (en) * | 2017-02-28 | 2018-08-29 | Huawei Technologies Co., Ltd. | Chip packaging system |
| CN112466981A (zh) * | 2020-10-30 | 2021-03-09 | 武汉大学 | 一种用于高功率脉冲激光能量衰减的制冷陷阱衰减器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56133634A (en) * | 1980-03-25 | 1981-10-19 | Toshiba Corp | Pyroelectric detector |
| JPS6272148A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | 集積回路の冷却方式 |
| JPS6260042U (ja) * | 1985-10-01 | 1987-04-14 | ||
| JPH0327053U (ja) * | 1989-07-26 | 1991-03-19 |
-
2000
- 2000-09-21 JP JP2000286767A patent/JP4712948B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56133634A (en) * | 1980-03-25 | 1981-10-19 | Toshiba Corp | Pyroelectric detector |
| JPS6272148A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | 集積回路の冷却方式 |
| JPS6260042U (ja) * | 1985-10-01 | 1987-04-14 | ||
| JPH0327053U (ja) * | 1989-07-26 | 1991-03-19 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101014353B1 (ko) * | 2009-07-30 | 2011-02-15 | 충북대학교 산학협력단 | 집적 회로 냉각 장치 |
| WO2011081166A1 (ja) * | 2009-12-28 | 2011-07-07 | Ｎｅｃ東芝スペースシステム株式会社 | デバイス設置構造及びデバイス設置方法 |
| US8983622B2 (en) | 2009-12-30 | 2015-03-17 | Cardiac Pacemakers, Inc. | Implantable leads with optimized lead body cross-section configuration |
| JP2017162905A (ja) * | 2016-03-08 | 2017-09-14 | Ｎｅｃスペーステクノロジー株式会社 | 温度制御装置、方法、およびそれに使用される制御回路 |
| EP3367434A1 (en) * | 2017-02-28 | 2018-08-29 | Huawei Technologies Co., Ltd. | Chip packaging system |
| CN112466981A (zh) * | 2020-10-30 | 2021-03-09 | 武汉大学 | 一种用于高功率脉冲激光能量衰减的制冷陷阱衰减器 |
| CN112466981B (zh) * | 2020-10-30 | 2022-03-11 | 武汉大学 | 一种用于高功率脉冲激光能量衰减的制冷陷阱衰减器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4712948B2 (ja) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825625A (en) | Heat conductive substrate mounted in PC board for transferring heat from IC to heat sink | |
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| JP3410969B2 (ja) | 半導体装置 | |
| US5513072A (en) | Power module using IMS as heat spreader | |
| JP5106519B2 (ja) | 熱伝導基板及びその電子部品実装方法 | |
| JPH033290A (ja) | 電子回路アセンブリ用サーマルシヤント及びその製造方法 | |
| JP3603354B2 (ja) | 混成集積回路装置 | |
| US7759789B2 (en) | Local area semiconductor cooling system | |
| US8878305B2 (en) | Integrated power module for multi-device parallel operation | |
| JPH06309532A (ja) | Ｉｃカード | |
| KR100663117B1 (ko) | 열전 모듈 | |
| JP4712948B2 (ja) | 半導体装置 | |
| JP2006120996A (ja) | 回路モジュール | |
| TWI459512B (zh) | 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組 | |
| JP2002164485A (ja) | 半導体モジュール | |
| JP4934915B2 (ja) | 半導体装置 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| KR20030063178A (ko) | 전기 장치 | |
| JP2003133514A (ja) | パワーモジュール | |
| JP2000315747A (ja) | 半導体パッケージ | |
| JP7342803B2 (ja) | 電子部品内蔵基板及びこれを備える電子機器 | |
| CN217361562U (zh) | 一种半导体功率模块 | |
| JP2010040569A (ja) | 電子部品モジュール | |
| JPH1032290A (ja) | 電子冷却構造 | |
| JPH11220050A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090909 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |