JP2017162905A - 温度制御装置、方法、およびそれに使用される制御回路 - Google Patents

温度制御装置、方法、およびそれに使用される制御回路 Download PDF

Info

Publication number
JP2017162905A
JP2017162905A JP2016044364A JP2016044364A JP2017162905A JP 2017162905 A JP2017162905 A JP 2017162905A JP 2016044364 A JP2016044364 A JP 2016044364A JP 2016044364 A JP2016044364 A JP 2016044364A JP 2017162905 A JP2017162905 A JP 2017162905A
Authority
JP
Japan
Prior art keywords
temperature
integrated circuit
control
cooler
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016044364A
Other languages
English (en)
Other versions
JP6725904B2 (ja
Inventor
遼子 星
Ryoko Hoshi
遼子 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Space Technologies Ltd
Original Assignee
NEC Space Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Space Technologies Ltd filed Critical NEC Space Technologies Ltd
Priority to JP2016044364A priority Critical patent/JP6725904B2/ja
Publication of JP2017162905A publication Critical patent/JP2017162905A/ja
Application granted granted Critical
Publication of JP6725904B2 publication Critical patent/JP6725904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】構成が簡易な温度制御装置を提供すること。【解決手段】温度制御装置は、集積回路と、この集積回路と接触する第1の表面を持ち、印加される制御電圧に応じて集積回路を冷却する冷却器と、第1の表面と対向する冷却器の第2の表面上に設けられ、外部温度に応答して制御電圧を可変して、集積回路の温度を所定の温度に保つように制御する制御回路と、を含む。【選択図】図3

Description

本発明は、温度制御装置に関し、特に、集積回路を搭載した冷却器を用いて集積回路の温度を制御する温度制御装置、方法、それに使用される制御回路に関する。
集積回路は、それを最適に動作させるために冷却することが必要である。集積回路は、例えば、人工衛星搭載用LNA(Low Noise Amplifier、低雑音増幅器)であってよい。集積回路から熱を放散させる(集積回路を冷却する)ために、種々の提案がなされている。
例えば、特許文献1は、マイクロ波、ミリ波帯用MIC(Microwave Integrated Circuit)及びMMIC(Microwave Monolithic Integrated Circuit)用のICパッケージを開示している。特許文献1では、MMICを収容する、ケース、蓋及び壁等からなるパッケージ全体を高誘電率のかつ熱伝導性の良好なセラミック材料で構成している。
また、特許文献2は、半導体素子の直下にペルチェ効果を利用した冷却器を設置した半導体装置を開示している。特許文献2では、低周波高出力増幅等のHICにも使用できることを記載している。
さらに、特許文献3は、熱電冷却素子を有する集積回路パッケージを開示している。特許文献3に開示されたパッケージは、集積回路と、集積回路を支持する支持部と、支持部の下に離間して配置されたベース部と、支持部とベース部との間に設けられた多数の熱電冷却(TEC)素子と、備える。支持部とベース部とは、熱伝導性で電気絶縁性であるセラミック材料からなる。熱電冷却素子は、集積回路の反対側の支持部の他側において、支持部と熱結合されている。電流がTEC素子に流れると、TEC素子は集積回路から熱を奪う。TEC素子はp型材料とn型素子が交互に配置された素子を有している。
実開平6−82856号公報 実開昭62−2254号公報 特表2002−510864号公報
しかしながら、上記特許文献1〜3には、それぞれ、次に述べるような課題がある。
上記特許文献1に開示されたICパッケージは、MMICで発生した熱を放散させている(自然冷却している)だけであって、MMICを強制的に冷却してはいない。
上記特許文献2に開示された半導体装置では、ペルチェ効果冷却器を使用して、半導体素子を強制的に冷却しているだけである。したがって、特許文献2に開示された構造では、半導体素子の温度を一定に保つことができない。
また、特許文献3にされた集積回路パッケージでも、ペルチェ素子を使用して、集積回路を強制的に冷却しているだけである。したがって、特許文献3に開示された構造でも、集積回路の温度を一定に保つことができない。
すなわち、特許文献1〜3のいずれも、集積回路(半導体素子)の温度を一定に制御する装置(方法)について、何ら開示も示唆もしていない。
尚、特許文献2および3に開示されているような、ペルチェ素子を用いた冷却器を使用して、集積回路(半導体素子)の温度を一定になるように制御しようとする場合、一般的には、例えば、次のようなフィードバック制御により温度制御することが行われると考えられる。
すなわち、フィードバック制御では、集積回路(半導体素子)の温度を温度センサで検出し、その検出温度と目標温度とを比較し、それらの間の温度差(偏差)に基づいて、ペルチェ素子に印加する制御電圧を、検出温度が目標温度に近づくように、制御する。
しかしながら、このようなフィードバック制御では、制御装置(制御回路)の構成が複雑になるという問題がある。
本発明の目的は、上述した課題を解決する、温度制御装置、方法、およびそれに使用される制御回路を提供することにある。
本発明の温度制御装置は、集積回路と、該集積回路と接触する第1の表面を持ち、印加される制御電圧に応じて前記集積回路を冷却する冷却器と、前記第1の表面と対向する前記冷却器の第2の表面上に設けられ、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路と、を有する。
本発明の温度制御方法は、第1の表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御する方法であって、前記第1の表面と対向する前記冷却器の第2の表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する。
本発明の制御回路は、外部温度に応答して制御電圧を可変する。
本発明によれば、構成が簡易な温度制御装置を提供することができる。
関連の温度制御装置を示すブロック図である。 図1に示した関連の温度制御装置で用いられる制御回路の構成を示すブロック図である。 本発明の一実施の形態に係る温度制御装置の構成を示すブロック図である。 図3に示した温度制御装置で用いられる制御回路の構成を示すブロック図である。 本発明の一実施例に係る温度制御装置に使用される、HICパッケージ(制御対象)を示す斜視図である。 図5をZ−Y平面で切断した横断面図である。 図5に示したHICパッケージ(制御対象)に用いられるペルチェ素子の構造の一部分を示す部分縦断面図である。 図7に示したペルチェ素子の吸熱特性の一例を示す図である。 本発明の実施例に係る温度制御装置に使用される制御回路の一例を示す回路図である。 ペルチェ素子へ印加する制御電圧と温度との間の関係を示すグラフである。 温度に対するNF値の特性(制御なし、本実施時)を示す図である。 MMICアナログ減衰器を用いて温度補償を行った際の、周波数に対する利得特性を示す図であって、(A)は温度制御をしない場合のLNAの利得特性を示すグラフであり、(B)は本実施例に係る温度制御装置を使用して温度制御を行なったときのLNAの利得特性を示すグラフである。
[関連技術]
本発明の理解を容易にするために、関連の温度制御装置について説明する。
図1は、関連の温度制御装置100を示すブロック図である。
図示の関連の温度制御装置100は、制御対象10として、集積回路12と、冷却器14とを有する。集積回路12は、例えば、人工衛星搭載用LNAであってよい。このLNAのRF(Radio Frequency)回路は、通常、HIC(Hybrid Integrated Circuit:ハイブリット集積回路)内に構成される。
集積回路14は、冷却器14の第1の表面14aに接触するように、冷却器14上に搭載されている。この冷却器14は、例えば、上記特許文献3に開示された構成をしていてよい。
詳述すると、冷却器14は、集積回路12を支持する支持部と、支持部から下に離間して配置されたベース部と、支持部とベース部との間に配置された、多数のTEC素子から成るペルチェ素子と、を有する。支持部とベース部の各々は、熱伝導性で電気絶縁性であるセラミック材料からなる。ペルチェ素子は、支持部と熱結合されている。ペルチェ素子には、一対のリード線146a、146bが接続されている。
図示の関連の温度制御装置100は、集積回路12の温度を検出するための温度センサ16と、この温度センサ16で検出された検出温度に基づいて、集積回路12の温度を制御するための制御回路200と、を更に有する。制御回路200は、第1の表面14aと対向する冷却器12の第2の表面14b上に設けられている。制御回路200は、上記一対のリード線146a、146bを介して、後述するように、冷却器14のペルチェ素子へ制御電圧を印加する。
図2は、関連の制御回路200の構成を示すブロック図である。
関連の制御回路200には、温度センサ16からの検出温度を示す検出信号と、目標温度を示す目標信号とが供給される。
制御回路200は、比較器220と、制御電圧生成部240とを有する。比較器220は、目標信号と検出信号とを比較して、目標温度と検出温度との間の温度差を示す偏差信号を出力する。制御電圧生成部240は、偏差信号に応答して、温度差がゼロとなるような制御電圧を生成する。この制御電圧は、上記一対のリード線146a、146bを介して冷却器14のペルチェ素子へ印加される。
したがって、このような構成の関連の温度制御装置100では、検出温度が目標温度に近づくように、集積回路12の温度をフィードバック制御することができる。
しかしながら、このような関連の温度制御装置100の構成では、制御回路200の構成が複雑になるという問題がある。
[実施の形態]
次に、発明を実施するための形態について図面を参照して詳細に説明する。
図3は、本発明の一実施の形態に係る温度制御装置100Aの構成を示すブロック図である。
図示の温度制御装置100Aは、温度センサ16がなく、制御回路が後述のように変更されている点を除いて、図1に示した温度制御装置100と同様の構成を有し、動作をする。したがって、制御回路に200Aの参照符号を付してある。以下では、図1に示したものと同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために、相違点についてのみ説明する。
図1に示す関連の温度制御装置100では、フィードバック制御するために、集積回路12の温度を検出する温度センサ16を備えている。そして、関連の制御回路200は、検出温度が目標温度に近づくような制御電圧を求めて、その制御電圧を一対のリード線146a、146bを介して冷却器14のペルチェ素子へ印加している。
これに対して、温度制御装置100Aの制御回路200Aは、集積回路12の温度ではなく、外部温度(冷却器14の第2の表面14bの近傍の温度)に応答して、制御電圧を可変して、集積回路12の温度を所定の温度(目標温度)に保つように制御している。
したがって、温度制御装置100Aは、フィードバック制御を行っていない。尚、所定の温度(目標温度)は、本実施例では、-20℃に等しい。
図4は、制御回路200Aの構成を示すブロック図である。
制御回路200Aは、一定の正電圧が供給される電源端子200Aaと、制御電圧を出力する出力端子200Abと、接地端子200Acとを持つ。
制御回路200Aは、外部温度を検出する検出部220Aと、この検出部200Aに接続されて、可変の制御電圧を供給する供給部240Aとから成る。
図示の例では、検出部220Aは、外部温度に依存して抵抗値が変動する温度可変素子から成る。温度可変素子は、例えば、サーミスタから成ってよい。サーミスタは、集積回路12の特定の指標が一定となるように予め調整されている。集積回路12が低雑音増幅器を含む場合、特定の指標は雑音指数であってよい。
次に、本実施形態の効果について説明する。
本温度制御装置100Aでは、フィードバック制御を行うことなく、冷却器14の第2の表面14a上に設けられた制御回路200Aが、外部温度に応答して制御電圧を可変して、集積回路12の温度を所定の温度(目標温度)に保つように制御しているので、制御回路200Aの構成が簡易になるという効果がある。
尚、本実施の形態では、検出部220Aとしてサーミスタを使用しているが、検出部はこれに限定されない。例えば、検出部220Aとしては、測温抵抗体やリニア抵抗などの他の温度可変素子や、ゼーベック効果を利用した熱電変換素子(熱電素子、熱電対)などを使用してもよい。
次に、本発明の一実施例に係る温度制御装置100Aについて説明する。
以下の実施例では、集積回路12が、人工衛星搭載用LNAからなる場合を例に挙げて説明する。この場合、前述したように、LNAのRF回路は、通常、HIC内に構成される。人工衛星搭載用LNAにおいて、NF(Noise Figure:雑音指数)及び利得は、重要性能である。
公知のLNAでは、NF値の温度変動を制御出来なかった。しかしながら、温度変動の影響は大きく、NF性能の改善には温度制御が必然となる。また、利得においても温度による性能劣化分が大きく、これらの状況からLNA全体の温度制御を行うことが必要である。
次に、雑音指数について説明する。
雑音指数の基本的な定義は、入力側のS/N(S:Signal 信号量、N:noise 雑音量)に対して、出力側のS/Nがどれだけ劣化するかを示すもので、下記の数1および数2で表される。
Figure 2017162905
Figure 2017162905
ここで、数2は雑音指数Fをデシベルで表したものである。
雑音指数Fは経験的に、下記の数3の様に、温度に依存することが知られている。
Figure 2017162905
NF特性は、上記数3のように温度に依存し、高温になるほど性能が劣化する。しかしながら、公知のLNAでは、NFの温度変動を制御出来なかった。
人工衛星搭載用LNAの動作温度範囲は、一般的に-20℃〜+60℃程度であり、この温度範囲に対しNFの温度変動は、例えばKu帯において0.5dB程度である。
また、利得は増幅素子の特性により温度変動するため、公知の人工衛星搭載用LNAでは、MMICアナログ減衰器等の利得可変素子を用いて利得温度補正を行っていた。しかしながら、温度変動により、増幅素子の利得の周波数特性も変動するが、周波数特性に関しては補正を行えていない状況である。
これに対して、本実施例では、このHICパッケージ(制御対象)10を、セラミックとペルチェ素子とで構成し、ペルチェ素子の吸熱作用を利用することで、HIC内の温度を下げることができる。
それにより、人工衛星搭載用LNAにおいて重要性能である、NF及び利得の温度変動に伴う変動を、ペルチェ素子を内蔵したHICパッケージ(制御対象)10を使用することで制御している。
さらに、本実施例では、ペルチェ素子に印加する制御電圧を温度により可変することで、HIC内を低温状態で、所定の温度(一定)に保つことが可能になる。
これにより、外部温度の変動に対してNF値は、低温状態の値を維持しつつ、同時に各増幅素子の温度を一定に保てるため、利得変動及び周波数特性変動も同時に制御することができる。
また、HICパッケージ(制御対象)10の外ではなく、HICパッケージ10内にペルチェ素子を内蔵することで、アンプ素子の熱吸収率の向上、小型化等の利点がある。
したがって、本実施例に係る人工衛星搭載用LNAは、公知のLNAに比べ、NF性能、利得性能が格段に良くなり、衛星通信性能の大幅な向上が見込める。
以下、図面を参照して、本発明の実施例について詳細に説明する。
図5および図6は、それぞれ、本発明の実施例に係る温度制御装置100Aに使用される、HICパッケージである制御対象10を示す斜視図である。図6は図5をZ−Y平面で切断した横断面図である。
ここでは、図5および図6に示されるように、直交座標系(X,Y,Z)を使用している。図5および図6に示された状態では、直交座標系(X,Y,Z)において、X軸方向は前後方向(奥行方向)であり、Y軸方向は左右方向であり、Z軸方向は上下方向(高さ方向)である。
制御対象(HICパッケージ)10は、集積回路12と、冷却器14とから成る。
図示の集積回路12は、前後方向Xに延在し、3つの素子121と、4つの基板122とを有する。しかしながら、素子121の数や、基板122の数は、図5に示したものに限定されない。素子121は、例えば、増幅素子や、利得可変素子などのMMICであってよい。基板122は、例えば、LPF(Low Pass Filter)や、BPF(Band Pass Filter)等のフィルタの役割を担っていたり、スルーのラインであってよい。
冷却器14は、集積回路12を支持する支持部142と、支持部142から下に離間して配置されたベース部144と、支持部142とベース部144との間に配置された、多数のTEC素子から成るペルチェ素子146と、を有する。
支持部142は、X−Y平面と平行に延在して集積回路12を搭載する搭載部142−1と、集積回路12の周囲を囲むように、搭載部142−1から上方向へ延在する四角筒状の壁部142−2とを有する。尚、図5および図6では図示していないが、壁部142−2の上面の開口は、蓋で閉じられる。ベース部144も、支持部142の搭載部142−1と同様に、X−Y平面と平行に延在している。ペルチェ素子146は、支持部142の搭載部142−1とベース部144との間に挟まれて、X−Y平面と平行に延在している。
支持部142とベース部144の各々は、熱伝導性で電気絶縁性であるセラミック材料からなる。ペルチェ素子146は、支持部142と熱結合されている。ペルチェ素子146には、一対のリード線146a、146bが接続されている。
また、図5および図6では、ペルチェ素子146は、一枚の板から構成されているように図示されているが、実際には、上記特許文献3の図1に図示されているように、支持部142とベース部144との間に多数のTEC素子が並べて配置されている。
尚、図5および図6には図示していないが、制御回路200Aは、冷却器14の第2の表面14bに設けられた基板上に形成されている。
図7は、ペルチェ素子146の構造の一部分を示す部分縦断面図である。
ペルチェ素子146は、前述したように多数のTEC素子146−1が多数並べて配置されて構造を有する。TEC素子146−1は、図7に示されるように、P型の熱電半導体とN型の熱電半導体とが交互に配置された素子から成る。TEC素子146−1の各々は、対応する上側リード(上側金属電極)146−2にはんだ付けされた上端と、対応する下側リード(下側金属電極)146−3にはんだ付けされた下面とを有している。したがって、ペルチェ素子146は、金属電極146−2、146−3と、P型の熱電半導体およびN型の熱電半導体とが、πの字型に交互に連結された構造を有する。
図7に示されるように、ペルチェ素子146は、P型とN型の熱電半導体146−1に電流を流すことで吸熱及び放熱が起こる。この効果を利用して、本実施例に係る温度制御装置100Aは、HIC12内の温度を下げる。
図8は、ペルチェ素子146の吸熱特性を示す図である。図8において、横軸はペルチェ素子146に流す電流(A)を示し、縦軸はペルチェ素子146の吸熱量(W)を示す。
図8に示すように、ペルチェ素子146の吸熱量は、一般的に、ペルチェ素子146に流す電流値と相関関係がある。このため、ペルチェ素子146に印加する制御電圧を外部温度により可変することで、ペルチェ素子146の吸熱量の制御を行うことができる。その結果、本実施に係る温度制御装置100Aは、HIC12内の温度を、外部温度の変動に対して所定の温度(一定)に保つことが可能である。尚、所定の温度は、例えば、−20℃程度である。
図9は、本実施例に係る温度制御装置100Aに使用される制御回路200Aの一例を示す回路図である。図示の例の制御回路200Aでは、温度可変素子としてサーミスタを使用した例を示している。
図示の制御回路200Aは、前述したように、一定の正電圧(V)が印加される電源端子200Aaと、制御電圧を出力する出力端子200Abと、接地端子200Acとを持つ。制御回路200Aは、外部温度を検出する検出部220Aと、この検出部220Aに接続されて、可変の制御電圧を供給する供給部240Aと、から成る。
検出部220Aは、電源端子200Aaと出力端子200Abとの間に接続された負特性サーミスタNTCと、出力端子200Abと接地端子200Acとの間に接続された正特性サーミスタPTCと、から成る。
供給部240Aは、負特性サーミスタNTCと並列に接続された第1の抵抗器R1と、正特性サーミスタPCTと並列に接続された第2の抵抗器R2と、から成る。
サーミスタNTC、PCTは、集積回路12の特定の指標が一定となるように予め調整されている。本実施例の場合、集積回路12は低雑音増幅器(LNA)から成るので、特定の指標として雑音指数が使用される。
したがって、図示の制御回路200Aは、負特性サーミスタNTCと正特性サーミスタPCTとを用い、冷却器14に印加する制御電圧を、外部温度の変動に対して可変する。
次に、負特性サーミスタNTCおよび正特性サーミスタPCTの選択の仕方について説明する。
周知のように、負特性サーミスタNTC、正特性サーミスタPCT自身が、温度によりその抵抗値が変動する特性を持っている。各外部温度でどのような制御電圧をペルチェ素子146に印加するかは、以下に述べるように、あらかじめ温度試験を行って決定する。
例えば、−20℃から+60℃の温度試験において、各温度(温度ステップは任意)でNF値が一定となるように、ペルチェ素子146へ印加する制御電圧の電圧値を可変し、図10に示すような温度特性が得られたと仮定する。
図10は、制御電圧と温度との間の関係を示すグラフである。図10において、横軸は温度(℃)を示し、縦軸はペルチェ素子146へ印加した制御電圧[V]を示す。ここでの温度とは外部温度であり、HIC12内の正確な温度は分からない。すなわち、本実施例では、HIC12内の温度の測定を行わない。
しかしながら、NF値を測定することで、HIC12内の温度を、−20℃時のNF値と同一の温度にすることが可能である。
本実施例では、ペルチェ素子146へ印加する制御電圧と温度(外部温度)との間の関係が図10となるように、図9に示した制御回路200Aを構成する、負特性サーミスタNTC、正特性サーミスタPCT、第1の抵抗器R1、および第2の抵抗器R2の定数、回路構成を決定する。
尚、図9に示した制御回路200Aは、負特性サーミスタNTC、正特性サーミスタPCT、第1の抵抗器R1、および第2の抵抗器R2から成るが、この構成に限定されない。
具体的には、図8に示すように、ペルチェ素子146の吸熱特性は一般的に非線形である。したがって、この曲線を再現するために、制御回路200Aを構成する、サーミスタおよび抵抗器の数、配置(直列、並列接続)を任意に選択する。
尚、一例として、図10の温度特性となるような制御回路200Aの定数は、制御回路200Aが図9のような回路であるとすると、次のようになる。
正電圧は+10Vである。負特性サーミスタNTCは、外部温度T=25℃の時、2700Ωの抵抗値を持ち、13.5Ω/Tの抵抗温度係数を持つ。正特性サーミスタPTCは、外部温度T=25℃の時、2186Ωの抵抗値を持ち、次のような各温度での温度Tと抵抗値Rの関係を持つ。4500K=ln{(2186)/R}/(1/25)−(1/T)}。第1の抵抗器R1は、12000Ωの抵抗値を持ち、第2の抵抗器R2は、5000Ωの抵抗値を持つ。
次に、本実施例に係る温度制御装置100Aの効果について説明する。
第1の効果は、LNAのNF値の温度による変動を無くし、低温時の値で一定に保つことができることである。
詳述すると、図11は、温度に対するNF値の特性を示す図である。図11において、横軸は温度(外部温度)(℃)を示し、縦軸はNF値(dB)を示す。図11において、実線は温度制御を行なわないときのLNAのNF値を示し、破線は本実施例に係る温度制御装置100Aを使用して温度制御を行なったときのLNAのNF値を示す。
図11から、温度制御を行なわないとき、NF値は、外部温度が上昇するとともに、大きくなっていることが分かる。それに対して、温度制御装置100Aを使用して温度制御を行なうと、NF値はほぼ一定に保たれていることが分かる。これは、温度制御装置100Aを使用して温度制御を行なうことによって、HIC12内の温度が−20℃に保たれているからである。
第2の効果は、LNAの利得の温度変動を無くすことができることである。
詳述すると、図12は、MMICアナログ減衰器を用いて温度補償を行った際の、周波数に対する利得特性を示す図である。図12において、(A)は温度制御をしない場合のLNAの利得特性を示すグラフであり、(B)は本実施例に係る温度制御装置100Aを使用して温度制御を行なったときのLNAの利得特性を示すグラフである。図12(A)および(B)において、横軸は、相対周波数(Relative Frequency)(GHz)を示し、縦軸は利得のスケール(Scale)(0.5dB/div)を示す。
図12(A)に示されるように、温度制御を行なわない場合、外部温度が低温(−20℃)、常温(+25℃)、高温(+60℃)において、利得の周波数特性が変動していることが分かる。特に、 外部温度が常温や高温のときには、外部温度が低温のときと比較して、利得の周波数特性が大幅に変動してことが分かる。
これに対して、図12(B)に示されるように、本実施例に係る温度制御装置100Aを使用して温度制御を行なった場合、たとえ外部温度が低温(−20℃)、常温(+25℃)、高温(+60℃)に変動したとしても、利得の周波数特性が常に一定に変動していることが分かる。これは、外部温度が変動しても、HIC12内の温度が低温(−20℃)に維持されているからである。
このように、本実施例では、外部温度による利得変動・周波数変動を無くすことができる。
以上、実施の形態(実施例)を参照して本願発明を説明したが、本願発明は上記実施の形態(実施例)に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
例えば、上記実施の形態(実施例)では、冷却器としてペルチェ効果を利用した冷却器を例に挙げて説明しているが、冷却器はこれに限定されず、印加される制御電圧に応じて対象物(集積回路)を冷却できるものであればどのようなものであってもよい。また、上記実施例では、ペルチェ素子を両側から挟む支持部およびベース部の材料として、セラミック材料を例に挙げているが、他の熱伝導性で電気絶縁性のある材料を使用してよいのは勿論である。さらに、上記実施例では、集積回路として、低雑音増幅器を含むモノリシックマイクロ波集積回路等のハイブリッド集積回路を例に挙げて説明しているが、他の集積回路であってもよい。
また、上記実施例では、集積回路の特定の指標が雑音指数である場合を例に挙げて説明しているが、他の特性の指標を用いてもよい。さらに、上記実施例では、温度可変素子として、サーミスタを例に挙げて説明したが、測温抵抗体やリニア抵抗、ゼーベック効果を利用した熱電変換素子(熱電素子、熱電対)などを使用してもよい。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
集積回路と、
該集積回路と接触する第1の表面を持ち、印加される制御電圧に応じて前記集積回路を冷却する冷却器と、
前記第1の表面と対向する前記冷却器の第2の表面上に設けられ、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路と、
を有する温度制御装置。
(付記2)
前記所定温度が-20℃である、付記1に記載の温度制御装置。
(付記3)
前記冷却器は、ペルチェ効果を利用した冷却器から成る、付記1又は2に記載の温度制御装置。
(付記4)
前記冷却器は、
前記第1の表面を持ち、前記集積回路を支持する支持部と、
前記第2の表面を持つベース部と、
前記支持部と前記ベース部との間に配置され、複数の熱電冷却素子から成るペルチェ素子と、
から成る付記3に記載の温度制御装置。
(付記5)
前記支持部および前記ベース部の各々は、熱伝導性で電気絶縁性の材料から成る、付記4に記載の温度制御装置。
(付記6)
前記材料がセラミック材料から成る、付記5に記載の温度制御装置。
(付記7)
前記集積回路はハイブリッド集積回路からなる、付記1乃至6のいずれか1項に記載の温度制御装置。
(付記8)
前記ハイブリッド集積回路はモノリシックマイクロ波集積回路を含む、付記7に記載の温度制御装置。
(付記9)
前記モノリシックマイクロ波集積回路は低雑音増幅器を含む、付記8に記載の温度制御装置。
(付記10)
前記制御回路は、
前記外部温度を検出する検出部と、
該検出部に接続されて、前記可変の制御電圧を供給する供給部と、
から成る、付記1乃至9のいずれか1項に記載の温度制御装置。
(付記11)
前記検出部は前記外部温度に依存して抵抗値が変動する温度可変素子から成る、付記10に記載の温度制御装置。
(付記12)
前記温度可変素子がサーミスタからなる、付記11に記載の温度制御装置。
(付記13)
前記サーミスタは、前記集積回路の特定の指標が一定となるように予め調整されている、付記12に記載の温度制御装置。
(付記14)
前記集積回路が低雑音増幅器を含む場合、前記特定の指標は雑音指数である、付記13に記載の温度制御回路。
(付記15)
前記制御回路は、一定の正電圧が印加される電源端子と、前記制御電圧を出力する出力端子と、接地端子とを持ち、
前記検出部は、前記電源端子と前記出力端子との間に接続された負特性サーミスタと、前記出力端子と前記接地端子との接続された正特性サーミスタと、から成り、
前記供給部は、前記負特性サーミスタと並列に接続された第1の抵抗器と、前記正特性サーミスタと並列に接続された第2の抵抗器と、から成る、
付記14に記載の温度制御装置。
(付記16)
第1の表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御する方法であって、
前記第1の表面と対向する前記冷却器の第2の表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する温度制御方法。
(付記17)
前記外部温度を検出し、
該検出した外部温度に応答して、前記可変の制御電圧を供給する、
付記16に記載の温度制御方法。
(付記18)
外部温度に応答して制御電圧を可変する制御回路。
(付記19)
前記外部温度を検出する検出部と、
該検出部に接続されて、前記可変の制御電圧を供給する供給部と、
から成る、付記18に記載の制御回路。
(付記20)
前記検出部は前記外部温度に依存して抵抗値が変動する温度可変素子から成る、付記19に記載の制御回路。
(付記21)
前記温度可変素子がサーミスタからなる、付記20に記載の制御回路。
(付記22)
前記制御回路は、集積回路を搭載した冷却器に前記制御電圧を印加して、前記集積回路の温度を一定に保つように冷却するために使用され、
前記サーミスタは、前記集積回路の特定の指標が一定となるように予め調整されている、付記21に記載の制御回路。
(付記23)
前記集積回路が低雑音増幅器を含む場合、前記特定の指標は雑音指数である、付記22に記載の制御回路。
(付記24)
前記制御回路は、一定の正電圧が印加される電源端子と、前記制御電圧を出力する出力端子と、接地端子とを持ち、
前記検出部は、前記電源端子と前記出力端子との間に接続された負特性サーミスタと、前記出力端子と前記接地端子との接続された正特性サーミスタと、から成り、
前記供給部は、前記負特性サーミスタと並列に接続された第1の抵抗器と、前記正特性サーミスタと並列に接続された第2の抵抗器と、から成る、
付記23に記載の制御回路。
本発明による温度制御装置は、通信衛星搭載用LNAばかりでなく、地上用の通信機器にも利用可能である。
10 制御対象(HICパッケージ)
12 集積回路(HIC)
121 素子
122 基板
14 冷却器
14a 第1の表面
14b 第2の表面
142 支持部
142−1 搭載部
142−2 壁部
144 ベース部
146 ペルチェ素子
146a、146b リード線
146−1 TEC素子
146−2 上側リード(上側金属電極)
146−3 下側リード(下側金属電極)
100A 温度制御装置
200A 制御回路
220A 検出部
240A 供給部

Claims (10)

  1. 集積回路と、
    該集積回路と接触する第1の表面を持ち、印加される制御電圧に応じて前記集積回路を冷却する冷却器と、
    前記第1の表面と対向する前記冷却器の第2の表面上に設けられ、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する制御回路と、
    を有する温度制御装置。
  2. 前記冷却器は、ペルチェ効果を利用した冷却器から成る、請求項1に記載の温度制御装置。
  3. 前記集積回路はハイブリッド集積回路からなる、請求項1又は2に記載の温度制御装置。
  4. 前記ハイブリッド集積回路はモノリシックマイクロ波集積回路を含む、請求項3に記載の温度制御装置。
  5. 前記モノリシックマイクロ波集積回路は低雑音増幅器を含む、請求項4に記載の温度制御装置。
  6. 前記制御回路は、
    前記外部温度を検出する検出部と、
    該検出部に接続されて、前記可変の制御電圧を供給する供給部と、
    から成る、請求項1乃至5のいずれか1項に記載の温度制御装置。
  7. 前記検出部は前記外部温度に依存して抵抗値が変動する温度可変素子から成る、請求項6に記載の温度制御装置。
  8. 第1の表面上に搭載された集積回路の温度を、印加される制御電圧に応じて前記集積回路を冷却する冷却器を使用して制御する方法であって、
    前記第1の表面と対向する前記冷却器の第2の表面における、外部温度に応答して前記制御電圧を可変して、前記集積回路の温度を所定の温度に保つように制御する温度制御方法。
  9. 前記外部温度を検出し、
    該検出した外部温度に応答して、前記可変の制御電圧を供給する、
    請求項8に記載の温度制御方法。
  10. 外部温度に応答して制御電圧を可変する制御回路。
JP2016044364A 2016-03-08 2016-03-08 温度制御装置、方法、およびそれに使用される制御回路 Active JP6725904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016044364A JP6725904B2 (ja) 2016-03-08 2016-03-08 温度制御装置、方法、およびそれに使用される制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016044364A JP6725904B2 (ja) 2016-03-08 2016-03-08 温度制御装置、方法、およびそれに使用される制御回路

Publications (2)

Publication Number Publication Date
JP2017162905A true JP2017162905A (ja) 2017-09-14
JP6725904B2 JP6725904B2 (ja) 2020-07-22

Family

ID=59853136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016044364A Active JP6725904B2 (ja) 2016-03-08 2016-03-08 温度制御装置、方法、およびそれに使用される制御回路

Country Status (1)

Country Link
JP (1) JP6725904B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622254U (ja) * 1985-06-20 1987-01-08
JPH0682856U (ja) * 1993-05-12 1994-11-25 日本無線株式会社 マイクロ波、ミリ波帯用icパッケージ
JP2002100714A (ja) * 2000-09-21 2002-04-05 Ibiden Co Ltd 半導体装置
WO2002049105A2 (en) * 2000-12-11 2002-06-20 International Business Machines Corporation Thermoelectric spot coolers for rf and microwave communication integrated circuits
JP2005092793A (ja) * 2003-09-19 2005-04-07 Nec Engineering Ltd 電子機器回路
CN101047224A (zh) * 2006-03-31 2007-10-03 京瓷株式会社 热电模块
JP2012084824A (ja) * 2010-10-12 2012-04-26 Oclaro Technology Ltd 電子部品の温度制御

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622254U (ja) * 1985-06-20 1987-01-08
JPH0682856U (ja) * 1993-05-12 1994-11-25 日本無線株式会社 マイクロ波、ミリ波帯用icパッケージ
JP2002100714A (ja) * 2000-09-21 2002-04-05 Ibiden Co Ltd 半導体装置
WO2002049105A2 (en) * 2000-12-11 2002-06-20 International Business Machines Corporation Thermoelectric spot coolers for rf and microwave communication integrated circuits
JP2004516653A (ja) * 2000-12-11 2004-06-03 インターナショナル・ビジネス・マシーンズ・コーポレーション Rfおよびマイクロ波通信集積回路用熱電スポット冷却装置
CN1650422A (zh) * 2000-12-11 2005-08-03 国际商业机器公司 用于rf和微波通信集成电路的热电定点冷却器
JP2005092793A (ja) * 2003-09-19 2005-04-07 Nec Engineering Ltd 電子機器回路
CN101047224A (zh) * 2006-03-31 2007-10-03 京瓷株式会社 热电模块
EP1840981A2 (en) * 2006-03-31 2007-10-03 Kyocera Corporation Thermoelectric module
JP2007294864A (ja) * 2006-03-31 2007-11-08 Kyocera Corp 熱電モジュール
JP2012084824A (ja) * 2010-10-12 2012-04-26 Oclaro Technology Ltd 電子部品の温度制御

Also Published As

Publication number Publication date
JP6725904B2 (ja) 2020-07-22

Similar Documents

Publication Publication Date Title
CN101517496B (zh) 封装外壳内印刷电路板上安装的电子元件的热稳定的设备和方法
JP4955042B2 (ja) 恒温型の水晶発振器
US6725669B2 (en) Thermoelectric cooler temperature control
TWI523410B (zh) 恒溫槽控制晶體振盪器的溫度控制電路
US7782147B2 (en) Apparatus for providing oscillator frequency stability
JP6064054B2 (ja) トランジスタ、トランジスタの放熱構造及びトランジスタの製造方法
US8390390B2 (en) Oven controlled crystal oscillator
US6621361B1 (en) Dual oven oscillator using a thermoelectric module
Wang et al. Characterization of intermodulation distortion in reconfigurable liquid metal antennas
TWI783040B (zh) 以阻測溫術在雙極電晶體中操作溫度判定
CN102656533B (zh) 帕尔贴元件的冷却控制电路
CN104679059A (zh) 一种集成电路的温度控制系统
JP5717497B2 (ja) 発振器
JP5434844B2 (ja) 昇温装置及び昇温試験方法
JP6725904B2 (ja) 温度制御装置、方法、およびそれに使用される制御回路
US3017522A (en) Electrical semiconductor cooling by use of peltier effect
CN109976411A (zh) 部件的热控制装置、相关电子系统及平台
US20060163708A1 (en) Semiconductor device
US8896408B2 (en) Composite resistors
JP4770518B2 (ja) 高出力増幅器
JP5636219B2 (ja) 光受信器
JP5088224B2 (ja) 増幅装置及び実装台
CN114112113A (zh) 热阻传递标准件及热阻测量仪器校准方法
JP2010109690A (ja) 分布定数型感温減衰器
Dixon Remote temperature sensor for the 774A board mounted power (BMP) module.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200618

R150 Certificate of patent or registration of utility model

Ref document number: 6725904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150