JP5651430B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP5651430B2 JP5651430B2 JP2010244019A JP2010244019A JP5651430B2 JP 5651430 B2 JP5651430 B2 JP 5651430B2 JP 2010244019 A JP2010244019 A JP 2010244019A JP 2010244019 A JP2010244019 A JP 2010244019A JP 5651430 B2 JP5651430 B2 JP 5651430B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- die pad
- region
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
(1)スクリーン印刷等を用いて、ダイパッド1の一面側1aにおける、半導体チップ2が接合される接合領域E1の中央部分にハンダHを塗布する(図5(a))。
(2)接合領域E1の中央部分に塗布されたハンダHに重ねて、半導体チップ2を載置する。これにより、半導体チップ2の接合面がダイパッドの一面1aとほぼ平行になるように半導体チップ2が配置される(図5(b))。
(3)リフローによってハンダHを溶融してダイパッド1の接合領域E1全体に広げ、半導体チップ2とダイパッド1とをハンダHを介して接合させる(図5(c))。
また、例えば、特許文献2に記載された発明では、ハンダ接合部の中央部分から外気に連通するように流路(スリット)を形成することによって、ハンダの塗布時に巻き込んだ空気等の気体を、この流路を介して外部に放出する構成が開示されている。
一方、特許文献2に開示された発明では、基板の接合面を加工する必要があり、形状が複雑になり、接合面全体が導電性材料で形成されるダイパッドに対してこうした構成を適用することは困難であるという課題があった。
すなわち、本発明の電子部品の実装方法は、電子部品を実装するダイパッドの一面と電子部品の接合面とを、ハンダを用いて接合する電子部品の実装方法であって、
前記ダイパッドの一面のうち、前記電子部品の接合面と接合される接合領域の周縁を含む一部分に、非対称にハンダを配置するハンダ配置工程と、前記電子部品の接合面の一部分だけが前記ハンダと接するように、前記ダイパッドの一面に対して前記接合面を傾斜させて前記電子部品を載置する電子部品載置工程と、前記はんだを溶融し、前記接合領域全体に前記はんだを広げる溶融工程と、を少なくとも備えたこと特徴とする。
前記電子部品載置工程において、前記電子部品は、前記ハンダと接する領域からその外側の領域に向かって前記ダイパッドの一面に接近するように傾斜して載置されればよい。
前記溶融工程において、前記ハンダは前記ダイパッドの一面との接触面において均一に溶融させればよい。
本発明の電子部品の実装方法によって、回路基板10に形成された、電子部品を載置(実装)するためのダイパッド11に対して、電子部品、例えば半導体チップ(集積回路)21を実装する際には、図1(a)に示すように、まず、ダイパッド11の一面側11aにハンダチップ(ハンダ)13を載置する(ハンダ配置工程)。ハンダチップ13は、例えば、断面楕円形の円盤状に形成されたハンダの小片であればよい。なお、ダイパッド11は、半導体チップ21を載置して、半導体チップ21の端子と、回路基板10に形成された配線(図示略)とを電気的に接続する、回路基板10上に形成された領域である。
なお、ダイパッド11が半導体チップ21の接合面21aと接合される接合領域E2は、その全体が導電性材料、例えばCu、Alなどから形成されていればよい。
こうした溝部22は、ハンダチップ13を溶融した際に、溶融されたハンダが接合領域E2全体に広がりやすくする。
図3(a)に示す実施形態では、ダイパッド21の一面21aの接合領域E2内に、半導体チップ(電子部品)の平面形状と相似した形状、例えば、半導体チップが平面四角形である時に、ハンダチップ(ハンダ)22をそれよりも小さい四角形に形成し、接合領域E2の四隅のうち、一方の角部に配置した。これによって、溶融工程でハンダチップ22を溶融させた際に、半導体チップの形状に倣って、溶融したハンダを均一に広がりやすくすることができる。
図4(a)に示す実施形態では、ダイパッド51の一面51aに載置されるハンダチップのハンダ配置領域E3から、接合領域E2全体に広がるように延び、更に、接合領域E2よりも外側まで延長した複数の溝部53を形成した例である。これによって、溶融したハンダを接合領域E2の周縁まで確実に広げることができる。
Claims (5)
- 電子部品を実装するダイパッドの一面と電子部品の接合面とを、ハンダを用いて接合する電子部品の実装方法であって、
前記ダイパッドの一面のうち、前記電子部品の接合面と接合される接合領域の周縁を含む一部分に、非対称にハンダを配置するハンダ配置工程と、
前記電子部品の接合面の一部分だけが前記ハンダと接するように、前記ダイパッドの一面に対して前記接合面を傾斜させて前記電子部品を載置する電子部品載置工程と、
前記はんだを溶融し、前記接合領域全体に前記はんだを広げる溶融工程と、
を少なくとも備えたこと特徴とする電子部品の実装方法。 - 前記ハンダ配置工程において、前記ハンダは、前記ダイパッドの一面における前記接合領域の周縁よりも外側まで覆うように配置されることを特徴とする請求項1記載の電子部品の実装方法。
- 前記電子部品載置工程において、前記電子部品は、前記ハンダと接する領域からその外側の領域に向かって前記ダイパッドの一面に接近するように傾斜して載置することを特徴とする請求項1または2記載の電子部品の実装方法。
- 前記電子部品載置工程において、前記電子部品は、前記接合面の一端が前記ダイパッドの一面に接するように傾斜して載置することを特徴とする請求項1ないし3いずれか1項記載の電子部品の実装方法。
- 前記溶融工程において、前記ハンダは前記ダイパッドの一面との接触面において均一に溶融させることを特徴とする請求項1ないし4いずれか1項記載の電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010244019A JP5651430B2 (ja) | 2010-10-29 | 2010-10-29 | 電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010244019A JP5651430B2 (ja) | 2010-10-29 | 2010-10-29 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099559A JP2012099559A (ja) | 2012-05-24 |
JP5651430B2 true JP5651430B2 (ja) | 2015-01-14 |
Family
ID=46391170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010244019A Expired - Fee Related JP5651430B2 (ja) | 2010-10-29 | 2010-10-29 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5651430B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6175532A (ja) * | 1984-09-20 | 1986-04-17 | Mitsubishi Electric Corp | 半導体素子のはんだ付方法 |
JPH02203541A (ja) * | 1989-01-31 | 1990-08-13 | Nec Kansai Ltd | 半導体ペレットのマウント方法 |
JPH03233944A (ja) * | 1990-02-09 | 1991-10-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH08288319A (ja) * | 1995-04-14 | 1996-11-01 | Hitachi Ltd | 半導体装置の製造方法 |
DE59708121D1 (de) * | 1997-01-08 | 2002-10-10 | Esec Trading Sa | Einrichtung zum Formen von flüssigen Lotportionen beim Weichlöten von Halbleiterchips |
JP2003045903A (ja) * | 2001-08-01 | 2003-02-14 | Fujitsu Ten Ltd | ダイボンド装置 |
JP2005079241A (ja) * | 2003-08-29 | 2005-03-24 | Toyota Motor Corp | ベアチップのマウント方法 |
JP2006253208A (ja) * | 2005-03-08 | 2006-09-21 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4893303B2 (ja) * | 2006-12-29 | 2012-03-07 | 株式会社デンソー | 半導体装置 |
-
2010
- 2010-10-29 JP JP2010244019A patent/JP5651430B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012099559A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9545013B2 (en) | Flip chip interconnect solder mask | |
JP4740765B2 (ja) | 半導体装置及びその製造方法 | |
TW200830442A (en) | Non-pull back pad package with an additional solder standoff | |
KR20120001621A (ko) | 반도체 패키지의 제조 방법 | |
JP5967629B2 (ja) | 回路モジュール及びその製造方法 | |
JP2010074153A (ja) | 電子部品製造方法、電子部品、及び、冶具 | |
JP2015050347A (ja) | 半導体装置及びその製造方法 | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP5651430B2 (ja) | 電子部品の実装方法 | |
JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP5095957B2 (ja) | 回路装置の製造方法 | |
JP5212392B2 (ja) | 半導体装置 | |
JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
JP2007258448A (ja) | 半導体装置 | |
JPH11345900A (ja) | 半導体装置 | |
JP3850352B2 (ja) | 半導体装置の製造方法 | |
JP2007220740A (ja) | 半導体装置及びその製造方法 | |
JP4144553B2 (ja) | 半導体装置の製造方法 | |
JP4828997B2 (ja) | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 | |
JP4287987B2 (ja) | 電子部品の実装方法及び電子部品実装体 | |
JP6687838B2 (ja) | 半導体装置、実装基板及び半導体装置実装構造 | |
JP2012079724A (ja) | 半導体付基板 | |
JP2010056181A (ja) | 半導体装置 | |
JP2007036015A (ja) | 回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5651430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |