JP5651430B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP5651430B2
JP5651430B2 JP2010244019A JP2010244019A JP5651430B2 JP 5651430 B2 JP5651430 B2 JP 5651430B2 JP 2010244019 A JP2010244019 A JP 2010244019A JP 2010244019 A JP2010244019 A JP 2010244019A JP 5651430 B2 JP5651430 B2 JP 5651430B2
Authority
JP
Japan
Prior art keywords
solder
electronic component
die pad
region
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010244019A
Other languages
English (en)
Other versions
JP2012099559A (ja
Inventor
亮兄 鈴木
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010244019A priority Critical patent/JP5651430B2/ja
Publication of JP2012099559A publication Critical patent/JP2012099559A/ja
Application granted granted Critical
Publication of JP5651430B2 publication Critical patent/JP5651430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、電子部品の実装方法、および電子部品の実装構造に関し、詳しくは、電子部品を実装するダイパッドと電子部品とを、確実に、かつ容易に接合する技術に関する。
従来、電子部品、例えば半導体チップを、回路基板のダイパッドに接合する際には、例えば、図5に示す工程を経て接合していた。即ち、
(1)スクリーン印刷等を用いて、ダイパッド1の一面側1aにおける、半導体チップ2が接合される接合領域E1の中央部分にハンダHを塗布する(図5(a))。
(2)接合領域E1の中央部分に塗布されたハンダHに重ねて、半導体チップ2を載置する。これにより、半導体チップ2の接合面がダイパッドの一面1aとほぼ平行になるように半導体チップ2が配置される(図5(b))。
(3)リフローによってハンダHを溶融してダイパッド1の接合領域E1全体に広げ、半導体チップ2とダイパッド1とをハンダHを介して接合させる(図5(c))。
しかしながら、上述した方法では、ダイパッドに塗布されたハンダHに重ねて半導体チップ2を載置した際に、ハンダHと半導体チップ2との間に、空気Gが挟まれる(図1(b))。この状態でリフローによってハンダHを溶融して接合領域E1全体に広げると、半導体チップ2の接合面とハンダHとの間に多量の空気Gを巻き込んでしまい、ハンダが固化した後にこの空気Gがボイド(気泡)として残る(図1(c))。こうした接合面におけるボイド(気泡)の存在は、半導体チップ2とダイパッド1との接合強度の不足や、導電性の低下などの原因となる。
こうした、半導体チップを回路基板のダイパッドに接合する際の空気の巻き込みを抑制するために、例えば、特許文献1に記載された発明では、基板の接合領域にパッドとダミーパッドとを隣接して配置し、ハンダのリフロー時に、ハンダを不均一に溶解させる(溶融速度に差をつける)ことによって実装部品を傾斜させ、巻き込まれた空気を一端側から放出しつつ接合させる構成が開示されている。
また、例えば、特許文献2に記載された発明では、ハンダ接合部の中央部分から外気に連通するように流路(スリット)を形成することによって、ハンダの塗布時に巻き込んだ空気等の気体を、この流路を介して外部に放出する構成が開示されている。
特願2010−056181号公報 特開2008−311417号公報
しかしながら、特許文献1に開示された発明では、基板の接合領域に、ハンダの溶融速度を不均一にするために、互いに異なる形状ないし異なる材質のパッドとダミーパッドとを形成する必要があり、接合構造が複雑になり、かつ製造工程が増加するという課題があった。
一方、特許文献2に開示された発明では、基板の接合面を加工する必要があり、形状が複雑になり、接合面全体が導電性材料で形成されるダイパッドに対してこうした構成を適用することは困難であるという課題があった。
本発明にかかるいくつかの態様は、上記事情に鑑みてなされたものであり、回路基板のダイパッドに対して、電子部品を隙間なく確実に、かつ容易に実装することが可能な電子部品の実装方法、および電子部品の実装構造を提供することを目的とする。
上記課題を解決するために、本発明のいくつかの態様は次のような電子部品の実装方法を提供した。
すなわち、本発明の電子部品の実装方法は、電子部品を実装するダイパッドの一面と電子部品の接合面とを、ハンダを用いて接合する電子部品の実装方法であって、
前記ダイパッドの一面のうち、前記電子部品の接合面と接合される接合領域の周縁を含む一部分に、非対称にハンダを配置するハンダ配置工程と、前記電子部品の接合面の一部分だけが前記ハンダと接するように、前記ダイパッドの一面に対して前記接合面を傾斜させて前記電子部品を載置する電子部品載置工程と、前記はんだを溶融し、前記接合領域全体に前記はんだを広げる溶融工程と、を少なくとも備えたこと特徴とする。
前記ハンダ配置工程において、前記ハンダは、前記ダイパッドの一面における前記接合領域の周縁よりも外側まで覆うように配置されていればよい。
前記電子部品載置工程において、前記電子部品は、前記ハンダと接する領域からその外側の領域に向かって前記ダイパッドの一面に接近するように傾斜して載置されればよい。
前記電子部品載置工程において、前記電子部品は、前記接合面の一端が前記ダイパッドの一面に接するように傾斜して載置されればよい。
前記溶融工程において、前記ハンダは前記ダイパッドの一面との接触面において均一に溶融させればよい。
本発明の電子部品の実装方法、および電子部品の実装構造によれば、電子部品の接合面と接合される接合領域の周縁を含む一部分に、非対称にハンダを配置させることによって、溶融したハンダがハンダを配置した配置から接合領域の周縁に向けて流れる。この時、電子部品の接合面とハンダとの隙間にあった気泡(空気層)は、溶融したハンダが接合領域の周縁に向けて流される際に、接合領域の周縁から外部に押し出される。これにより、電子部品とダイパッドとを接合するハンダは、巻き込まれた気泡が溶融時に外部に排出されるので、気泡による導通不良や接合強度の不足といった不具合が生じることなく、強固に、かつ導電性を良好に保った状態で電子部品をダイパッドに接合させることが可能になる。
電子部品の実装方法の一実施形態を段階的に示した説明図である。 電子部品の実装方法の一実施形態を段階的に示した説明図である。 ハンダ(ハンダチップ)の載置例を示す平面図である。 溝部の形成例を示す平面図、断面図である。 従来の電子部品の実装方法を示す説明図である。
以下、図面を参照して、本発明に係る電子部品の実装方法、および電子部品の実装構造の一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図1、図2は、本発明の電子部品の実装方法の一実施形態を段階的に示した説明図である。なお、各図の(a)、(b)における上部には、電子部品の実装構造を上から見た時の図が示され、下部には、そのA−A線に沿った断面図が示される。
本発明の電子部品の実装方法によって、回路基板10に形成された、電子部品を載置(実装)するためのダイパッド11に対して、電子部品、例えば半導体チップ(集積回路)21を実装する際には、図1(a)に示すように、まず、ダイパッド11の一面側11aにハンダチップ(ハンダ)13を載置する(ハンダ配置工程)。ハンダチップ13は、例えば、断面楕円形の円盤状に形成されたハンダの小片であればよい。なお、ダイパッド11は、半導体チップ21を載置して、半導体チップ21の端子と、回路基板10に形成された配線(図示略)とを電気的に接続する、回路基板10上に形成された領域である。
こうしたハンダチップ13は、例えば、ダイパッド11の一面11aのうち、半導体チップ(電子部品)21の接合面21a(図1(b)参照)と接合される接合領域E2の周縁を含む一部分に、非対称に配置される。例えば、ハンダチップ13は、ダイパッド11の一面11aにおける接合領域E2の周縁よりも外側まで覆うように、即ち、接合領域E2の周縁を跨いで外側にはみ出るように配置すればよい。本実施形態では、ハンダチップ13は、接合領域E2の四隅のうちのいずれかの角部分に配置される。
なお、ダイパッド11が半導体チップ21の接合面21aと接合される接合領域E2は、その全体が導電性材料、例えばCu、Alなどから形成されていればよい。
また、ダイパッド11の一面11aのうち、半導体チップ(電子部品)21の接合面21aと接合される接合領域E2には、溝部22が形成されている。この溝部22は、ダイパッド11の一面11aのうち、ハンダチップ13が配置されるハンダ配置領域E3から、接合領域E2全体に広がるように延びる。溝部22は、複数本形成されていれば良く、例えば、ダイパッド11の一面11aに彫り込まれた細長い溝であれば良い。
こうした溝部22は、ハンダチップ13を溶融した際に、溶融されたハンダが接合領域E2全体に広がりやすくする。
次に、図1(b)に示すように、半導体チップ21の接合面21aの一部分だけがハンダチップ13と接するように、ダイパッド11の一面11aに対して、半導体チップ21の接合面21aを傾斜させるように、半導体チップ21をダイパッド11に載置する(電子部品載置工程)。これによって、半導体チップ21は、例えば、四隅のうちのいずれかの角部分がハンダチップ13に乗り上げるように傾斜する。同時に、半導体チップ21は、ハンダチップ13に接している部分以外の一端(端部)が、ダイパッド11の一面11aに接するように傾斜する。半導体チップ21は、例えば、ダイパッド11の一面11aに対して、2°〜30°の角度θとなるように載置されればよい。
なお、こうした半導体チップ21を載置する際には、図1(b)に示すように、半導体チップ21の一端(端部)がダイパッド11の一面11aに接するように傾斜させなくても、例えば、ハンダチップ13と接する部分(領域)から、その外側の領域に向かってダイパッド11の一面11aに向けて接近するように傾斜させるだけであってもよい。
このように、半導体チップ21のいずれかの角部分がハンダチップ13に乗り上げるように載置しただけの状態では、半導体チップ21の接合面21aとハンダチップ13との間は密着することが無いので、隙間による気泡(空気層)Gが形成される。
以上のように、ダイパッド11の一面11aにハンダチップ(ハンダ)13を配置し、更に半導体チップ(電子部品)21を傾斜させて載置したら、加熱によってハンダチップ13を溶融させる(溶融工程)。この溶融工程では、例えば、ヒーターなどの加熱装置を用いて、ハンダチップ13を180〜300℃程度に加熱して、ハンダチップ13を溶融させて液体にする。
図2(a)に示すように、溶融したハンダ14は、ダイパッド11の一面11aと半導体チップ21の接合面21aとの間に生ずる張力によって、ダイパッド11の一面11aと半導体チップ21との隙間全体、即ち接合領域E2全体に広がる。この時、ダイパッド11の一面11aのうち、ハンダ配置領域E3から接合領域E2全体に広がる溝部22によって、溶融したハンダ14は容易に接合領域E2全体に展開することができる。
こうした溶融工程において、ハンダチップ(ハンダ)13は、ダイパッド11の一面11aとの接触面、即ちハンダ配置領域E3において、均一に溶融させることが好ましい。これによって、ハンダチップ13を接合領域E2全体に均一に広げることができる。このため、ハンダチップ13を溶融させる加熱装置としては、面状の領域を均一に加熱できる加熱装置を用いることが好ましい。
半導体チップ21は、前述した電子部品載置工程において、半導体チップ21はダイパッド11の一面11aに対して傾斜して配置されているので、ハンダチップ13が溶融すると、半導体チップ21は溶融したハンダ14に対して水平に浮いた状態になろうとするため、ハンダ配置領域E3から接合領域E2の周縁に向けて流れる。この時、半導体チップ21の接合面21aとハンダチップ13との隙間にあった気泡(空気層)Gは、溶融したハンダが接合領域E2の周縁に向けて流れると同時に、一緒に接合領域E2の周縁に向けて移動する。そして、接合領域E2の周縁から外部に押し出される。
このような作用によって、半導体チップ21をダイパッド11に載置した際に生じた隙間による気泡Gは、溶融したハンダ14の流れによってハンダ14内から除去される。そして、図2(b)に示すように、ハンダ14が固化すると、半導体チップ21は、ハンダ14を介してダイパッド11の一面11aに導通可能に接合される。ハンダ(ハンダ層)14は、前述した溶融工程において、気泡Gが外部に排出されているので、気泡による導通不良や接合強度の不足といった不具合が生じることなく、強固に、かつ導電性を良好に保った状態で半導体チップ21がダイパッド11に接合される。
なお、図2(b)に示す本発明の電子部品の実装構造では、ダイパッド11の一面11aのうち、半導体チップ21(電子部品)の接合面21aと接合される接合領域E2の周縁よりも外側に、ハンダ14を含む合金層の薄膜が形成される。即ち、ハンダチップ13が溶融すると、溶融したハンダ14は張力によって半導体チップ21とダイパッド11とが対面している領域、即ち接合領域E2内に凝集され、ハンダ配置領域E3のうち、接合領域E2と重なる部分よりも外側(図4(b)における領域M)からは除去される。
しかしながら、この領域Mにおいては、ハンダチップ13が溶融された時点で、ダイパッド11の一面11aを成す金属層、例えばCu、Alとの合金が生じる。このため、その後に溶融したハンダ14が接合領域E2の内側に凝集して引き込まれても、接合領域E2の外側のこの領域Mには、ハンダ14と、ダイパッド11の金属層との合金層16、例えば、ハンダ−Cu合金、ハンダ−Al合金などの合金層16が残される。
以上のように、本発明の電子部品の実装方法、および電子部品の実装構造によれば、半導体チップ(電子部品)21をダイパッド11の一面11aに対して傾斜して配置させることによって、溶融させたハンダはハンダ配置領域E3から接合領域E2の周縁に向けて流れる。この時、半導体チップ21の接合面21aとハンダチップ13との隙間にあった気泡(空気層)Gは、溶融したハンダが接合領域E2の周縁に向けて流される際に、接合領域E2の周縁から外部に押し出される。これにより、半導体チップ21とダイパッド11とを接合するハンダ14は、気泡Gが外部に排出されているので、気泡による導通不良や接合強度の不足といった不具合が生じることなく、強固に、かつ導電性を良好に保った状態で半導体チップ21がダイパッド11に接合させることが可能になる。
図3は、ダイパッドにハンダ(ハンダチップ)を載置するバリエーション(他の実施形態)を示す平面図である。
図3(a)に示す実施形態では、ダイパッド21の一面21aの接合領域E2内に、半導体チップ(電子部品)の平面形状と相似した形状、例えば、半導体チップが平面四角形である時に、ハンダチップ(ハンダ)22をそれよりも小さい四角形に形成し、接合領域E2の四隅のうち、一方の角部に配置した。これによって、溶融工程でハンダチップ22を溶融させた際に、半導体チップの形状に倣って、溶融したハンダを均一に広がりやすくすることができる。
図3(b)に示す実施形態では、ダイパッド31の一面31aの接合領域E2の四隅のうち、一方の角部に平面形状が三角形のハンダチップ(ハンダ)32を配置したものである。こうしたハンダチップ32の形状であっても、接合領域E2の全体に溶融したハンダを均一に広がりやすくすることができる。
図3(c)に示す実施形態では、ダイパッド41の一面41aの接合領域E2の四隅のうち、互いに隣接する2つの角部に平面形状が円形のハンダチップ(ハンダ)42a,42bを配置したものである。このように、複数個のハンダチップ42a,42bを配置することで、より一層、接合領域E2の全体に溶融したハンダを均一に広がりやすくすることができる。
図4は、ダイパッドの一面に形成される溝部のバリエーション(他の実施形態)を示す平面図、断面図である。
図4(a)に示す実施形態では、ダイパッド51の一面51aに載置されるハンダチップのハンダ配置領域E3から、接合領域E2全体に広がるように延び、更に、接合領域E2よりも外側まで延長した複数の溝部53を形成した例である。これによって、溶融したハンダを接合領域E2の周縁まで確実に広げることができる。
図4(b)に示す実施形態では、ダイパッド61の一面61aに載置されるハンダチップのハンダ配置領域E3から、接合領域E2全体に広がるように延びる複数の溝部63を形成した例である。そして、それぞれの溝部63は、ハンダ配置領域E3から接合領域E2の周縁に向かうにつれて、溝の幅が漸増するように(周縁に行くほど幅が広がるように)形成されている。溝部63をこうした形状に形成することによって、溶融したハンダをハンダ配置領域E3から接合領域E2の周縁に向けて容易に広げることができる。
図4(c)に示す実施形態では、ダイパッド71の一面71aに載置されるハンダチップのハンダ配置領域E3から、接合領域E2全体に枝分かれして樹状に広がる溝部73を形成した例である。溝部73をこうした樹状に形成することによって、溶融したハンダを接合領域E2全体にムラ無く均一に広げることができる。
図4(d)に示す実施形態では、ダイパッド81の一面81aに載置されるハンダチップのハンダ配置領域E3から、接合領域E2の周縁に向かうにつれて、溝の深さDが漸増するような溝部83を形成したものである。溝部73の深さを周縁に向かうにつれて徐々に深くすることによって、溶融したハンダをハンダ配置領域E3から接合領域E2の周縁に向けて容易に広げることができる。
なお、これまで説明したダイパッドにハンダ(ハンダチップ)を載置するバリエーションや、ダイパッドの一面に形成される溝部のバリエーションは、適宜組み合わせて構成することができる。
10…回路基板、11…ダイパッド、13…ハンダチップ(ハンダ)、21…半導体チップ(電子部品)、22…溝部、E2…接合領域。

Claims (5)

  1. 電子部品を実装するダイパッドの一面と電子部品の接合面とを、ハンダを用いて接合する電子部品の実装方法であって、
    前記ダイパッドの一面のうち、前記電子部品の接合面と接合される接合領域の周縁を含む一部分に、非対称にハンダを配置するハンダ配置工程と、
    前記電子部品の接合面の一部分だけが前記ハンダと接するように、前記ダイパッドの一面に対して前記接合面を傾斜させて前記電子部品を載置する電子部品載置工程と、
    前記はんだを溶融し、前記接合領域全体に前記はんだを広げる溶融工程と、
    を少なくとも備えたこと特徴とする電子部品の実装方法。
  2. 前記ハンダ配置工程において、前記ハンダは、前記ダイパッドの一面における前記接合領域の周縁よりも外側まで覆うように配置されることを特徴とする請求項1記載の電子部品の実装方法。
  3. 前記電子部品載置工程において、前記電子部品は、前記ハンダと接する領域からその外側の領域に向かって前記ダイパッドの一面に接近するように傾斜して載置することを特徴とする請求項1または2記載の電子部品の実装方法。
  4. 前記電子部品載置工程において、前記電子部品は、前記接合面の一端が前記ダイパッドの一面に接するように傾斜して載置することを特徴とする請求項1ないし3いずれか1項記載の電子部品の実装方法。
  5. 前記溶融工程において、前記ハンダは前記ダイパッドの一面との接触面において均一に溶融させることを特徴とする請求項1ないし4いずれか1項記載の電子部品の実装方法。
JP2010244019A 2010-10-29 2010-10-29 電子部品の実装方法 Expired - Fee Related JP5651430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010244019A JP5651430B2 (ja) 2010-10-29 2010-10-29 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010244019A JP5651430B2 (ja) 2010-10-29 2010-10-29 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2012099559A JP2012099559A (ja) 2012-05-24
JP5651430B2 true JP5651430B2 (ja) 2015-01-14

Family

ID=46391170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010244019A Expired - Fee Related JP5651430B2 (ja) 2010-10-29 2010-10-29 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP5651430B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175532A (ja) * 1984-09-20 1986-04-17 Mitsubishi Electric Corp 半導体素子のはんだ付方法
JPH02203541A (ja) * 1989-01-31 1990-08-13 Nec Kansai Ltd 半導体ペレットのマウント方法
JPH03233944A (ja) * 1990-02-09 1991-10-17 Fujitsu Ltd 半導体装置の製造方法
JPH08288319A (ja) * 1995-04-14 1996-11-01 Hitachi Ltd 半導体装置の製造方法
DE59708121D1 (de) * 1997-01-08 2002-10-10 Esec Trading Sa Einrichtung zum Formen von flüssigen Lotportionen beim Weichlöten von Halbleiterchips
JP2003045903A (ja) * 2001-08-01 2003-02-14 Fujitsu Ten Ltd ダイボンド装置
JP2005079241A (ja) * 2003-08-29 2005-03-24 Toyota Motor Corp ベアチップのマウント方法
JP2006253208A (ja) * 2005-03-08 2006-09-21 Renesas Technology Corp 半導体装置の製造方法
JP4893303B2 (ja) * 2006-12-29 2012-03-07 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2012099559A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
US9545013B2 (en) Flip chip interconnect solder mask
JP4740765B2 (ja) 半導体装置及びその製造方法
TW200830442A (en) Non-pull back pad package with an additional solder standoff
KR20120001621A (ko) 반도체 패키지의 제조 방법
JP5967629B2 (ja) 回路モジュール及びその製造方法
JP2010074153A (ja) 電子部品製造方法、電子部品、及び、冶具
JP2015050347A (ja) 半導体装置及びその製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP5651430B2 (ja) 電子部品の実装方法
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP2019091922A (ja) 半導体装置
JP5095957B2 (ja) 回路装置の製造方法
JP5212392B2 (ja) 半導体装置
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2007258448A (ja) 半導体装置
JPH11345900A (ja) 半導体装置
JP3850352B2 (ja) 半導体装置の製造方法
JP2007220740A (ja) 半導体装置及びその製造方法
JP4144553B2 (ja) 半導体装置の製造方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP4287987B2 (ja) 電子部品の実装方法及び電子部品実装体
JP6687838B2 (ja) 半導体装置、実装基板及び半導体装置実装構造
JP2012079724A (ja) 半導体付基板
JP2010056181A (ja) 半導体装置
JP2007036015A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5651430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees