JPS63228657A - 混成集積回路装置およびリ−ドフレ−ム - Google Patents

混成集積回路装置およびリ−ドフレ−ム

Info

Publication number
JPS63228657A
JPS63228657A JP62060964A JP6096487A JPS63228657A JP S63228657 A JPS63228657 A JP S63228657A JP 62060964 A JP62060964 A JP 62060964A JP 6096487 A JP6096487 A JP 6096487A JP S63228657 A JPS63228657 A JP S63228657A
Authority
JP
Japan
Prior art keywords
leads
lead
board
lead frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62060964A
Other languages
English (en)
Inventor
Mitsuaki Kiyono
清野 光明
Masashi Yamaura
正志 山浦
Shinichi Aikawa
相川 紳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP62060964A priority Critical patent/JPS63228657A/ja
Publication of JPS63228657A publication Critical patent/JPS63228657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路装置およびその混成集積回路装
置を構成するリードを有するリードフレームに関する。
〔従来の技術〕
混成集積回路装置において、主面に電子部品やベアチッ
プ等を搭載した基板(配線基板)に取り付けられるリー
ドとしては、たとえば、工業調査会発行「電子材料41
985年12月号、昭和60年12月1日発行、広告頁
273に記載されているように各種の構造がある。これ
らリードの一端は配線基板に接続される接続部となって
いる。
そして、この接続部の形状としては、前記文献に記載さ
れているように、基板の縁をクランプするU字状等のク
ランプを有する構造、基板の縁に重ねられるフラット構
造、基板のスルーホール等に挿入される屈曲部を有する
L字構造等が示めされている。
〔発明が解決しようとする問題点〕
混成集積回路装置の組立に用いられるリードフレームは
、上述のように種々な構造がある。前記リードフレーム
の接続部の形状において、接続部がフラットな構造のリ
ードフレームは、形状が単純であることからコストが安
くなる利点はあるが、基板の一側面にリード先端を重ね
て半田で固定する構造となるため、接合強度が低く信転
性に難がある。また、L字状構造のリードフレームは、
基板のスルーホール等の孔にリード先端の屈曲部を挿入
し半田で固定することから接合強度は高くなるが、基板
にスルーホールを設けなければならなくなり、基板単価
が高くなる嫌いがある。また、これらのリードフレーム
では、基板にリードの接続部を固定する際、基板から接
続部が浮き上がらないようにする手直てが必要となる。
一方、接続部がU字状等のクランプ構造となっているリ
ードフレームは、基板にリードを取り付ける際、前記ク
ランプ部を基板に嵌め込むだけで、リードの仮り固定が
行える利点がある。また、半田で固定されたリード接続
部は、基板を挟む構造となっていることから、接合強度
も高い。
ところで、本出願人は、DRAM (グイナミソク・ラ
ンダム・アクセス・メモリ)を組み込んだ混成集積回路
装置のモジュール品を開発している。
また、画像処理用DRAMモジュールは、DRAMを多
数基板に組み込むため、引き出し端子(リード)が数十
本と多くなる。たとえば、DRAMを8個組み込んだ画
像処理用DRAMモジュールの場合には、リード数は6
0本にも及ぶ、このため、基板に一列にリードを配置し
た構造では、リードを配置するために基板長さが長くな
ってしまい、画像処理用DRAMモジュールが大型化し
てしまう。
本発明の目的は、リード配列長さが短くできる混成集積
回路装置を提供することにある。
本発明の他の目的はリード数の増大を達成できる混成集
積回路装置を提供することにある。
本発明の他の目的は、リード接合の信鯨性が高い混成集
積回路装置を提供することにある。
本発明の目的はリード配列密度が高いリードフレームを
提供することにある。
本発明の他の目的は、リード配列長さが短いリードフレ
ームを提供することにある。
本発明の他の目的は、混成集積回路装置の組立において
基板との接合強度を高くすることができるリードフレー
ムを提供することにある。
本発明の他の目的は基板へのリード接続コストが低減で
きるリードフレームを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明のリードフレームは、細長の連結板の
一側から平行に突出させる複数のリードにあって、隣り
合うリードは、その途中から交互に反対方向に階段状に
一段折り曲げられ、かつその先端は基板に嵌合するクラ
ンプ部を有する構造となっている。したがって、基板に
リードを固定する際、各リードの先端接続部のクランプ
部を基板に嵌合させることによってリードの仮り固定が
行える。また、この状態で半田ディツプを行うことによ
ってリードは半田で基板に固定される。このようにして
製造された画像処理用DRAMモジュールにあっては、
リードは基板の表裏面から交互に突出し、丁度千鳥状に
配列されているため、全体のリードを投影した状態での
リードピッチは、基板の表面および裏面におけるリード
ピッチの半分のピッチとなり、リード取り付けに関して
は基板の長さを短くでき、画像処理用DRAMモジュー
ルの小型化が達成できる。
〔作用〕
上記した手段によれば、本発明によれば、画像処理用D
RAMモジユールの組立において、基板にリードを固定
する際、リードフレームにおける各リードの先端のクラ
ンプ部を基板に嵌合させ、かつ半田ディツプするだけて
良く、組立に際して特に治具等を使用しないため、組立
作業性が良い。
また、製造された画像処理用DRAMモジュールにあっ
ては、リードの基板に対する固定部分はリードのクラン
プ部で基板を挟むようになっているため、半田の接合力
とも相俟って接合強度が高(倍額性が高い、また、前記
リードフレームの各リードの使用部分は千鳥状に延在し
ていることから、画像処理用DRAMモジュール状態で
は、基板の表裏面から交互に延在するようになり、実質
的なリードピッチが狭くなり、同一基板ではリード本数
増大が達成できるとともに、リード本数が少ない場合に
は、基板の小型化から画像処理用DRAMモジュールの
小型化が達成できる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による混成集積回路装置であ
る画像処理用DRAMモジュールの一部を示す模式的斜
視図、第2図は同じく画像処理用DRAMモジュールの
平面図、第3図は同じくリードフレームの一部を示す斜
視図、第4図は同じく基板とリードとの固定部分を示す
一部を断面とした斜視図である。
この実施例の画像処理用DRAMモジュール1は、第2
図に示されるように、厚さ1. 2mmのガラスエポキ
シ樹脂板を主体とした基板2と、この基板2の主面に取
り付けられた8個の電子部品3、たとえば、256にビ
ットDRAMと、前記基vi2の一側に取り付けられた
複数のリード4、たとえば、60本のり−ド4とからな
っている。
前記リード4の接続部は、第1図および第4図に示され
るように、基板2の表裏面に設けられたリード接続用パ
ッド5に固定されている。このリード接続用パッド5は
、特に図示はしないが、多層構造、たとえば、下層の厚
さ18μmのCu箔。
中層の厚さ10〜30μmのCuメッキ層、上層の厚さ
0.5〜20μmの半田コート膜からなっている。
一方、前記リード4の接続部はクランプ構造となってい
る。したがって、このクランプ部6の一対のクランプ爪
7が前記基板2のリード接続用バンド5部分を挟むこと
によって、リード4は基板2に取り付けられる。また、
前記クランプ爪7はリード接続用パッド5を被うように
被着された半田8 (第1図では図示せず、第4図参照
)によって基板2に固定されている。なお、隣り合うリ
ード接続用パッド5およびクランプ部6が、相互に半田
8で接続されるような半田ブリッジ現象が半田ディップ
時発生しないように、第4図に示されるように、リード
接続用パッド5を除く基板2の表裏面には、半田が濡れ
難い半田濡れ阻止膜9で被われている。この半田濡れ阻
止膜9の存在によって、前記画像処理用DRAMモジュ
ール1の製造における半田デイツプ時、リード接続用バ
ンド5領域から半田8は流出しなくなり、半田ブリッジ
の発生は阻止される。なお、前記半田濡れ阻止膜9は、
ソルダーレジスト等と呼称されているエポキシ樹脂を基
板に印刷した後、ベーキングすることによって形成され
る。また、図示はしないが、基板2はその内部にスルー
ホールが設けられていて、基板の裏面のリード接続用パ
ッド5も基板2の主面の図示しない配線パターンと電気
的に繋がっている。
また、これが本発明の特徴であるが、前記リード4は基
板2の表裏面から交互に延在するようになっている。す
なわち、基板2の表面および裏面側のリード4のピンチ
は、たとえば、2.54mmとなっているが、基板2の
表面のり一部4は基板2の裏面のり−ド4の中間に位置
するようにずれていることから、リード4全体を投影し
た場合の全体のり一部4におけるピンチは、1.27m
mと、いわゆるハーフピッチとなる。また、基板2の表
裏面の2列のリード列のピンチは2.54mmとなって
いる。したがって、リード4の先端面側から画像処理用
DRAMモジュール1を見た場合、リード4先端部分は
千鳥状の配列となっている、このため、この画像処理用
DRAMモジュール1を取り付けるマザーボード等にあ
っては、この画像処理用DRAMモジュール1のリード
4の配列に対応するように、リード挿入孔を千鳥状に設
ける必要がある。
このようなリード配列は、基板2の単位長さにおける取
り付はリード数は増大する。したがって、このようなリ
ード配列にすることによって、基板2により多くのリー
ドを取り付けることができるようになり、高密度実装も
可能となる。また、リード本数が少なくて良い場合には
、基板2の主面に搭載する電子部品等の搭載スペースが
充分あるならば、基板2の長さを短(でき、画像処理用
DRAMモジュール1の小型化が可能となる。
つぎに、このような画像処理用DRAMモジュール1を
組み立てる際に使用するリードフレーム10について説
明する。リードフレーム10は、第3図に示されるよう
な形状となっている。リードフレーム10は、細長い連
結板11の一側から一定間隔、たとえば、1.27mm
とハーフピッチにリード4を突出させる構造となってい
る。これらリード4は途中から階段状に一段折れ曲がっ
ている。しかし、この折れ曲がりは、隣り合うリード毎
に反対側となるため、折れ曲がったリード4部分は、間
隔が2.54mmの2列のリード列となり、リード4を
垂直に切った面から見ると、リード4は千鳥状配列とな
る。
また、前記各リード4の先端の基Fi2との接続部はク
ランプ構造となっている。このクランプ部6はリード4
の先端部分をそれぞれ外側に折り返すとともに、再び一
定幅を有して折り戻して0字状溝12を構成している。
この0字状溝12を構成する両側の折り返し部13およ
び折り戻し部14がそれぞれクランプ爪7となる。また
、前記折り返し部13の折り返しは空隙を有するように
折り返す構造となっていることから、前記U字状溝12
に基板2のリード接続用パッド5部分が嵌め込まれた際
、弾力的に基板2を挟むようになっている。また、クラ
ンプ爪7が基板2に取り付は易いように、前記折り戻し
部14の先端は外側に傾斜するように曲げられてガイド
となっている。
なお、前記連結板11には、ガイド孔15が設けられて
いる。このガイド孔15は、リードフレーム10の間欠
移送や位置決め等の作業において利用される。
前記のようなリードフレーム10および基板2を用いて
画像処理用DRAMモジュール1を組み立てる場合、組
立が終了した基板2が用意される。
前記基12は、その主面に電子部品3等が搭載されてい
る。
そこで、第1図に示されるように、前記基板2の周縁に
リードフレーム10を取り付ける。このリードフレーム
10の取り付けにあっては、各リード4のクランプ部6
のクランプ爪7が基板2のリード接続用バンド5に重な
るようにして取り付けられる。このリードフレーム10
の取り付けによって、リードフレーム10は基板2に対
して仮固定される。
つぎに、この基板2は半田デイツプ処理される。
具体的には、リードフレーム10の連結板11部分が上
方となるようにしてリードフレーム10が掴まれ、基板
2部分が半田デイツプ槽に浸される。
この結果、基板2のリード接続用パッド5部分には、半
田8が付着し、この半田8でリード4のクランプ爪7部
分は基板2のリード接続用パッド5部分に固定される。
つぎに、第3図の二点鎖線で示される部分でリード4が
切断され、第2図に示されるような画像処理用DRAM
モジュール1が得られる。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明によるリードフレームおよび基板にあって
は、基板の表裏面に交互にリード接続用パッドが配列さ
れるとともに、リードフレームのリードもこれらリード
接続用パッドに対応するように千鳥状に配列されている
ことから、画像処理用DRAMモジュール状態では、基
板の表裏面から交互にリードが延在するようになり、実
質的なリードピッチが狭くなるという効果が得られる。
(2)上記(1)により、本発明によれば、リードピッ
チを小さくできることから、基板に取り付けるリード数
の増大を図ることができ、画像処理用DRAMモジュー
ルの高密度化が可能となるという効果が得られる。
(3)上記(1)により、本発明によれば、基板に取り
付けられるリードピンチが小さくできることから、リー
ド数を多く必要としない場合には、基板の小型化が達成
でき、画像処理用DRAMモジュールの小型化も達成で
きる。
(4)本発明の画像処理用DRAMモジュールにあって
は、リードの基板に対する固定部分はリードのクランプ
部で基板を挟むようになっているため、半田の接合力と
も相俟って接合強度が高くなり、信転度が向上するとい
う効果が得られる。
(5)本発明のリードフレームは、リードは千鳥状に配
列されていることから、投影状態でのり一ドピッチは狭
くなり、画像処理用DRAMモジュールにおける基板の
縮小による画像処理用DRAMモジュールの小型化、リ
ード取付本数増大が達成できるという効果が得られる。
(6)本発明のリードフレームにあっては、基板に接続
する接続部は基板を挟み込むクランプ構造となっている
ため、基板にクランプ部分を挟み込むだけでよく、リー
ド取付に治具等を必要とせず、作業性が高くなるという
効果が得られる。
(7)本発明のリードフレームにあっては、基板に接続
する接続部は基板を挟み込むクランプ構造となっている
ため、基板との固定状態が良(なり、半田で基板に固定
された場合、接合強度はさらに高くなり接合の信頼性が
向上するという効果が得られる。
(8)本発明による基板は、基板の表裏面に設けられた
リード接続用バッドの周囲の基板表面には、半田が濡れ
難い半田濡れ阻止膜で被われていることから、隣り合う
リード接続用パッド部分が相互に半田で電気的に繋がる
ような半田ブリッジ現象は発生せず、歩留りが向上する
という効果が得られる。
(9)上記(1)〜(8)により、本発明によればリー
ドピンチが狭くかつリード固定強度が高い画像処理用D
RAMモジュールを安価に提供することができるという
相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。すなわち、リードの接続
部の形状は、前記クラック構造以外の構造でも良い。ま
た、基板はガラスエポキシ樹脂板以外の厚膜ハイブリッ
ド基板。
薄膜基板、プリント基板、積層板等信の配線基板を用い
ても前記実施例同様な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である画像処理用DRAM
モジュールの製造技術に適用した場合について説明した
が、それに限定されるものではなく、他の構造の混成集
積回路装置の製造にも同様に適用できる。
本発明は少なくとも板状物の周縁にリード等の端子を接
続する技術には適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明のリードフレームにあっては、画像処理用DRA
Mモジュールの製造における基板へのリードの固定の際
、リードフレームにおける各リードの先端のクランプ部
を基板に嵌合させ、かつ半田ディツプするだけで良いた
め、組立に際して特に治具等を使用しないことから組立
作業性が良い。
また、製造された画像処理用DRAMモジュールにあっ
ては、リードの基板に対する固定部分はリードのクラン
プ部で基板を挟むようになっているため、半田の接合力
とも相俟って接合強度が高く信軌性が貰い、また、前記
リードフレームの各リードの使用部分は千鳥状に延在し
ていることから、画像処理用DRAMモジュール状態で
は、基板の表裏面から交互に延在するようになり、実質
的なリードピッチが狭くなり、リード本数の増大が達成
できるとともに、リード数を多(必要としない場合には
、基板の小型化が達成でき、画像処理用DRAMモジュ
ールの小型化も達成できる。
【図面の簡単な説明】
第1図は本発明の一実施例による混成集積回路装置であ
る画像処理用DRAMモジュールの一部を示す模式的斜
視図、 第2図は同じく画像処理用DRAMモジュールの平面図
、 第3図は同じくリードフレームの一部を示す斜視図、 第4図は同じく基板とリードとの固定部分を示す一部を
断面とした斜視図である。 1・・・画像処理用DRAMモジエール、2・・・基板
、3・・・電子部品、4・・・リード、5・・・リード
接続用パッド、6・・・クランプ部、7・・・クランプ
爪、8・・・半田、9・・・半田濡れ阻止膜、10・・
・リードフレーム、11・・・連結板、12・・・U字
状溝、13・・・折り返し部、14・・・折り戻し部、
15・・ ・ガイド孔。 第  1  図 第  2  図

Claims (3)

    【特許請求の範囲】
  1. 1.配線基板の周縁に複数のリードが接続配列されてな
    る混成集積回路装置であって、前記リードは配線基板の
    表面側,裏面側と順次交互に配列されていることを特徴
    とする混成集積回路装置。
  2. 2.前記リードは配線基板のリード接続用パッドに接触
    しかつ半田で固定されているとともに、このリード接続
    用パッドの周囲の配線基板面は半田が濡れ難い半田濡れ
    阻止膜で被われていることを特徴とする特許請求の範囲
    第1項記載の混成集積回路装置。
  3. 3.細長の連結板の一側から平行に複数のリードを突出
    させるとともに、その先端が混成集積回路装置の配線基
    板に接続される接続部となっているリードフレームであ
    って、前記リードはその途中から交互に反対方向に階段
    状に一段折り曲げられ、前記配線基板に接続部が接続さ
    れた状態では、配線基板の表裏面から交互にリードが延
    在するように構成されていることを特徴とするリードフ
    レーム。
JP62060964A 1987-03-18 1987-03-18 混成集積回路装置およびリ−ドフレ−ム Pending JPS63228657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62060964A JPS63228657A (ja) 1987-03-18 1987-03-18 混成集積回路装置およびリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62060964A JPS63228657A (ja) 1987-03-18 1987-03-18 混成集積回路装置およびリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63228657A true JPS63228657A (ja) 1988-09-22

Family

ID=13157605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62060964A Pending JPS63228657A (ja) 1987-03-18 1987-03-18 混成集積回路装置およびリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63228657A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299369A (ja) * 1987-05-29 1988-12-06 Rohm Co Ltd 電子部品の製造方法
US5307929A (en) * 1991-06-19 1994-05-03 North American Specialties Corporation Lead arrangement for integrated circuits and method of assembly
EP0657931B1 (en) * 1993-12-08 1999-11-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device
JP2011044642A (ja) * 2009-08-24 2011-03-03 Ricoh Co Ltd 電子回路部品及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299369A (ja) * 1987-05-29 1988-12-06 Rohm Co Ltd 電子部品の製造方法
US5307929A (en) * 1991-06-19 1994-05-03 North American Specialties Corporation Lead arrangement for integrated circuits and method of assembly
EP0657931B1 (en) * 1993-12-08 1999-11-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device
JP2011044642A (ja) * 2009-08-24 2011-03-03 Ricoh Co Ltd 電子回路部品及びその製造方法

Similar Documents

Publication Publication Date Title
CN100517680C (zh) 布线基板、半导体装置及显示模块
US7294532B2 (en) Method for manufacturing semiconductor device
KR100299949B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법
JPH0652767B2 (ja) 電子パッケージ
KR20010023575A (ko) 고밀도 i/o 카운트를 가진 집적 장치에 대한 전기인터페이스
JP2568748B2 (ja) 半導体装置
KR920000076B1 (ko) 반도체장치
JPS63228657A (ja) 混成集積回路装置およびリ−ドフレ−ム
JPH11317568A (ja) 配線基板の補強方法
US5389818A (en) Lead frame
JP2624742B2 (ja) 混成集積回路装置およびリードフレーム
JPH053737B2 (ja)
JPS6242548Y2 (ja)
JPH0299978A (ja) 複写機用イレーサー
JP2588956B2 (ja) ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法
JP2664440B2 (ja) 混成集積回路
JP3146116B2 (ja) 光結合素子
JP2004273583A (ja) 配線基板構造体
JPH04237154A (ja) 半導体パッケージ
JP2008166605A (ja) マルチチップモジュール
JP2005223129A (ja) コイル装置
JPH11312715A (ja) 半導体装置
JP2594365B2 (ja) 配線基板及び配線基板の接続方法
KR100300266B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법
JP2009140966A (ja) 半導体パッケージ及びその製造方法