JPH05175405A - 半導体チップのパッケージ - Google Patents
半導体チップのパッケージInfo
- Publication number
- JPH05175405A JPH05175405A JP3338356A JP33835691A JPH05175405A JP H05175405 A JPH05175405 A JP H05175405A JP 3338356 A JP3338356 A JP 3338356A JP 33835691 A JP33835691 A JP 33835691A JP H05175405 A JPH05175405 A JP H05175405A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- compressing
- housing part
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】側面にパッドを有するＩＣチップとパッケージ
との接続を確実に行う。 【構成】ＩＣチップのパッドのピッチと同一ピッチの圧
接端子１２をＩＣチップのパッケージ１０の収容部１１
に備えた。
との接続を確実に行う。 【構成】ＩＣチップのパッドのピッチと同一ピッチの圧
接端子１２をＩＣチップのパッケージ１０の収容部１１
に備えた。
Description
【０００１】
【産業上の利用分野】本発明は、側面にパッドを備えた
半導体チップのパッケージに関する。
半導体チップのパッケージに関する。
【０００２】
【従来の技術】図３は従来提案されている半導体チップ
（以下、ＩＣチップと呼ぶ）の一例の図、図４は図３の
ＩＣチップがリードフレームに接続されている一例の斜
視図である（特願平３−１０４２４６参照）。ＩＣチッ
プ３を小型化し、かつパッケージを薄型化する技術とし
て、ＩＣチップ３の側面にパッド４を備えることで、Ｉ
Ｃチップ３の表面にパッド４が占める面積を減少させ、
かつＩＣチップ３とパッケージ側のリード端子とを接続
するワイヤ７の高さをＩＣチップ３の厚さ以内で納める
技術が提案されている。この技術においてＩＣチップ３
とパッケージ側のリード端子との接続には、金などの細
線を用いるワイヤボンディングが用いられる。
（以下、ＩＣチップと呼ぶ）の一例の図、図４は図３の
ＩＣチップがリードフレームに接続されている一例の斜
視図である（特願平３−１０４２４６参照）。ＩＣチッ
プ３を小型化し、かつパッケージを薄型化する技術とし
て、ＩＣチップ３の側面にパッド４を備えることで、Ｉ
Ｃチップ３の表面にパッド４が占める面積を減少させ、
かつＩＣチップ３とパッケージ側のリード端子とを接続
するワイヤ７の高さをＩＣチップ３の厚さ以内で納める
技術が提案されている。この技術においてＩＣチップ３
とパッケージ側のリード端子との接続には、金などの細
線を用いるワイヤボンディングが用いられる。
【０００３】
【発明が解決しようとする課題】上記従来の技術では、
ＩＣチップ３とリード端子とを接続する方法としてワイ
ヤボンディングが用いられているが、ＩＣチップ３とリ
ード端子との接続の際に熱を加えるため、ＩＣチップ３
と接触するワイヤ７の先端は、高温により球に近い形状
になり、冷えて固まるまでの間にワイヤ７の先端が垂れ
下がってしまい、ＩＣチップ３のパッド４とワイヤが正
確に接続できないという問題がある。
ＩＣチップ３とリード端子とを接続する方法としてワイ
ヤボンディングが用いられているが、ＩＣチップ３とリ
ード端子との接続の際に熱を加えるため、ＩＣチップ３
と接触するワイヤ７の先端は、高温により球に近い形状
になり、冷えて固まるまでの間にワイヤ７の先端が垂れ
下がってしまい、ＩＣチップ３のパッド４とワイヤが正
確に接続できないという問題がある。
【０００４】そこで本発明は、上記事情に鑑み、側面に
パッドを有するＩＣチップに適合したパッケージを提供
することを目的とする。
パッドを有するＩＣチップに適合したパッケージを提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体チップのパッケージは、側面にパッドを
有する半導体チップを収容するパッケージにおいて、前
記半導体チップの側面のパッドのピッチと同一ピッチ
の、該パッドと接触するバネ体のコンタクトを側壁に有
する収容部を備えたことを特徴とするものである。
本発明の半導体チップのパッケージは、側面にパッドを
有する半導体チップを収容するパッケージにおいて、前
記半導体チップの側面のパッドのピッチと同一ピッチ
の、該パッドと接触するバネ体のコンタクトを側壁に有
する収容部を備えたことを特徴とするものである。
【０００６】
【作用】本発明のＩＣチップのパッケージは、ＩＣチッ
プの収容部の側壁にＩＣチップのパッドのピッチと同一
ピッチのバネ体のコンタクトを備えたため、ＩＣチップ
のパッドとパッケージのコンタクトが確実に接触し、Ｉ
Ｃチップとパッケージ側のピンが確実に接続される。
プの収容部の側壁にＩＣチップのパッドのピッチと同一
ピッチのバネ体のコンタクトを備えたため、ＩＣチップ
のパッドとパッケージのコンタクトが確実に接触し、Ｉ
Ｃチップとパッケージ側のピンが確実に接続される。
【０００７】
【実施例】図１は本発明のＩＣチップのパッケージの一
例の図、図２は圧接端子１２の形状の一例の斜視図であ
る。ＩＣチップのパッケージ１０は、その一面側に設け
られた凹状の収容部１１が形成され、収容部１１の側壁
に圧接端子１２が設けられ、その圧接端子１２は外部回
路と接続するためのピン１３と一体となっている。ＩＣ
チップは収容部１１に挿入されるが、圧接端子１２はバ
ネ性を有しているため、この圧接端子１２は挿入された
ＩＣチップのパッドと確実に接触する。
例の図、図２は圧接端子１２の形状の一例の斜視図であ
る。ＩＣチップのパッケージ１０は、その一面側に設け
られた凹状の収容部１１が形成され、収容部１１の側壁
に圧接端子１２が設けられ、その圧接端子１２は外部回
路と接続するためのピン１３と一体となっている。ＩＣ
チップは収容部１１に挿入されるが、圧接端子１２はバ
ネ性を有しているため、この圧接端子１２は挿入された
ＩＣチップのパッドと確実に接触する。
【０００８】ここで、近年、パッケージ１０が多ピン化
される傾向にあり、従来例として示したワイヤボンディ
ングにより接続する場合はパッドの数とボンディングに
必要な時間が比例するので、パッドの数の増加はＩＣの
製造に必要な時間を増加させてしまうが、本発明のパッ
ケージ１０を用いるとＩＣチップを収容部１１に挿入す
るだけで済むためパッドの数によらず一工程で済み、し
たがってＩＣの製造に必要な時間が短縮される。さら
に、ＩＣチップのパッドをその側面に縦に２個以上なら
べパッケージ１０もこれに対応してその圧接端子を縦に
２個以上ならべた場合は、ＩＣチップ、およびパッケー
ジ１０を含めたＩＣ全体がさらに小型化されより効果的
である。
される傾向にあり、従来例として示したワイヤボンディ
ングにより接続する場合はパッドの数とボンディングに
必要な時間が比例するので、パッドの数の増加はＩＣの
製造に必要な時間を増加させてしまうが、本発明のパッ
ケージ１０を用いるとＩＣチップを収容部１１に挿入す
るだけで済むためパッドの数によらず一工程で済み、し
たがってＩＣの製造に必要な時間が短縮される。さら
に、ＩＣチップのパッドをその側面に縦に２個以上なら
べパッケージ１０もこれに対応してその圧接端子を縦に
２個以上ならべた場合は、ＩＣチップ、およびパッケー
ジ１０を含めたＩＣ全体がさらに小型化されより効果的
である。
【０００９】
【発明の効果】以上説明したように本発明のＩＣチップ
のパッケージは、ＩＣチップが収容される収容部を設
け、収容部の側壁の圧接端子とＩＣチップの側面のパッ
ドとを圧接させるように構成したため、ＩＣチップとパ
ッケージの圧接端子とが確実に接続される。また、ワイ
ヤボンディングが不要になりパッケージを含めたＩＣ全
体の製造時間も短縮される。
のパッケージは、ＩＣチップが収容される収容部を設
け、収容部の側壁の圧接端子とＩＣチップの側面のパッ
ドとを圧接させるように構成したため、ＩＣチップとパ
ッケージの圧接端子とが確実に接続される。また、ワイ
ヤボンディングが不要になりパッケージを含めたＩＣ全
体の製造時間も短縮される。
【図１】本発明のＩＣチップのパッケージの一例の図で
ある。
ある。
【図２】圧接端子の形状の一例の斜視図である。
【図３】従来提案されているＩＣチップの一例の図であ
る。
る。
【図４】従来提案されているＩＣチップとリードフレー
ムとの接続の一例の側面図である。
ムとの接続の一例の側面図である。
３ ＩＣチップ ４ パッド ７ ワイヤ １０ ＩＣチップ
のパッケージ １１ 収容部 １２ 圧接端子 １３ ピン
のパッケージ １１ 収容部 １２ 圧接端子 １３ ピン
Claims (1)
- 【請求項１】 側面にパッドを有する半導体チップを収
容するパッケージにおいて、 前記半導体チップの側面のパッドのピッチと同一ピッチ
の、該パッドと接触するバネ体のコンタクトを側壁に有
する収容部を備えたことを特徴とする半導体チップのパ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338356A JPH05175405A (ja) | 1991-12-20 | 1991-12-20 | 半導体チップのパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338356A JPH05175405A (ja) | 1991-12-20 | 1991-12-20 | 半導体チップのパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175405A true JPH05175405A (ja) | 1993-07-13 |
Family
ID=18317385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338356A Withdrawn JPH05175405A (ja) | 1991-12-20 | 1991-12-20 | 半導体チップのパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776802A (en) * | 1993-12-08 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
1991
- 1991-12-20 JP JP3338356A patent/JPH05175405A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776802A (en) * | 1993-12-08 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682936B2 (ja) | 半導体装置 | |
| JPH10270637A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3492212B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| JPH05175405A (ja) | 半導体チップのパッケージ | |
| JPS6028256A (ja) | 半導体装置 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP2000196005A (ja) | 半導体装置 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| KR20000035215A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2581203B2 (ja) | 半導体装置 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH02216839A (ja) | 半導体装置 | |
| JP3248854B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2002057244A (ja) | 半導体装置およびその製造方法 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH07297326A (ja) | 半導体チップのテスト用ソケット | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP2595908B2 (ja) | 半導体装置 | |
| JPS61240644A (ja) | 半導体装置 | |
| JP2739797B2 (ja) | Ｔａｂ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |