JP2013065836A - 電極部材およびこれを用いた電力用半導体装置 - Google Patents

電極部材およびこれを用いた電力用半導体装置 Download PDF

Info

Publication number
JP2013065836A
JP2013065836A JP2012184870A JP2012184870A JP2013065836A JP 2013065836 A JP2013065836 A JP 2013065836A JP 2012184870 A JP2012184870 A JP 2012184870A JP 2012184870 A JP2012184870 A JP 2012184870A JP 2013065836 A JP2013065836 A JP 2013065836A
Authority
JP
Japan
Prior art keywords
power semiconductor
electrical connection
electrode
electrode member
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012184870A
Other languages
English (en)
Other versions
JP5863602B2 (ja
Inventor
Junji Fujino
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012184870A priority Critical patent/JP5863602B2/ja
Publication of JP2013065836A publication Critical patent/JP2013065836A/ja
Application granted granted Critical
Publication of JP5863602B2 publication Critical patent/JP5863602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】配線部材に起因する電力用半導体素子にかかる応力を低減し、信頼性の高い電力用半導体装置を得ることを目的としている。
【解決手段】電力用半導体装置において、回路基板３の回路面３ｆｓに第１の面が接合された電力用半導体素子４、５の第２の面に形成された電極と、外部回路と接続するための配線部材７Ｃと、を電気接続するための電極部材６であって、前記電極と電気接続するための第１の電気接続部６ｆｓと、配線部材７Ｃを回路面３ｆｓから距離をおくように架設するとともに、配線部材７Ｃと電気接続するための第２の電気接続部６ｊと、第２の電気接続部６ｊと第１の電気接続部６ｆｓとの間に形成され、回路面６ｆｓにおける前記第１の面が接合された部分から離れた部分と接合するための接合部である接合部６ｆｂと、を備える。
【選択図】図２

Description

本発明は、電力用半導体素子と配線部材との電気接続をおこなうための電極部材およびこれを用いた電力用半導体装置に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。また、近年、シリコン（Ｓｉ）に代わる半導体材料として大電流を流すことができ、高効率が期待できるワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）が注目されている。一方、ワイドバンドギャップ半導体素子では、シリコンよりも高い１５０℃〜３００℃の動作温度が想定され、大電流および高温に適したパッケージ形態も同時に求められている。
従来、一般的な半導体装置では、半導体素子の下面の電極面を回路基板上の回路パターンにはんだ接合し、上面の電極面にアルミニウムのワイヤを超音波接合して半導体素子の給電経路を形成していた。しかしながら、ボンディングワイヤの径には上限があり、大電流を制御する電力回路を形成するためには、ワイヤ本数を増加させる必要があり、生産性に問題があった。あるいは、長方形の断面を有する金属リボンを用いたリボンボンドによって大電流回路を形成する手法もあるが、金属リボンは２次元的にしか変形できないために自由な配線形状を形成することが困難である。また封止樹脂などを流し込んだ状態でもループ形状を安定して保持することが難しく、他の部材やワイヤボンドをまたぐような配線形成には熟練を要するという問題があった。
そのため、大電流を扱う電力用半導体装置（パワーモジュール）では、外部電極を兼ねた金属板（バスバー）を用い、回路基板上の回路パターンに接合して給電経路を形成してきた。しかし、バスバーは、一品一様の設計が必要であるにもかかわらず、製造工程においてインサートモールドした場合に、精度の問題から、長い距離の両端での位置決めが困難であった。そのため、例えば、無理に位置をずらして配線するとバスバーの残留応力が接合部にかかり、信頼性に影響を与える可能性があった。さらに、薄型化に伴い、バスバーを電力用半導体素子に直接接合するようにすると、応力が直接電力用半導体素子にかかり、ダメージを与える可能性があった。
一方、配線部材に起因する応力を低減する構成として、金具を配線基板（上記回路基板に対応）の導体層上に接合し、可撓性のある細線の収束体で構成した導体線あるいは中間部に湾曲部を設けた導体線を金具に接続し、配線基板間の電気接続を行う配線基板の接続構造（例えば、特許文献１参照。）や、バスバーとの接続用に、金属製の補助接続導体片を半導体素子上に接合する半導体装置（例えば、特許文献２参照。）が提案されている。
特開平１１−１８６６８９号公報（段落００２５〜００３２、図２、図３） 特開平３−１７４７４７号公報（第４頁左上〜第５頁左下、第１図〜第５図）
そこで、例えば、上記先行技術を組み合わせ、電力用半導体素子上に金具を接合し、金具間を可撓性の電線で架設することにより、電力用半導体素子にかかる応力を低減することも考えられる。しかしながら、電力用半導体素子に接合した金具に電線を接続する場合に、勘合などの力がかかると、金具の根元である電力用半導体素子と金具との接合部にモーメントがかかり、接合部や電力用半導体素子自体にダメージを与える可能性がある。あるいは、金具と電線をはんだ付けで接続する場合には、その熱が伝わり、やはり接合部や電力用半導体素子自体にダメージを与える可能性がある。
本発明は、上記のような課題を解決するためになされたもので、配線部材に起因する電力用半導体素子にかかる応力を低減し、信頼性の高い電力用半導体装置を得ることを目的としている。
本発明の電極部材は、電力用半導体装置において、回路基板の回路面に第１の面が接合された電力用半導体素子の第２の面に形成された電極と、外部回路と接続するための配線部材と、を電気接続するための電極部材であって、前記電極と電気接続するための第１の電気接続部と、前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第２の電気接続部と、前記第２の電気接続部と前記第１の電気接続部との間に形成され、前記回路面における前記第１の面が接合された部分から離れた部分と接合するための接合部と、を備えたことを特徴とする。
本発明の電極部材によれば、配線部材を架設するように接続する部分と電力用半導体素子の電極と接続する部分との間に、回路面との接合部を設けたので、配線部材に起因する電力用半導体素子への応力を低減し、信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体装置および電極部材の構成を説明するための上面図である。 本発明の実施の形態１にかかる電力用半導体装置および電極部材の構成を説明するための部分断面図である。 本発明の実施の形態１にかかる電力用半導体装置および電極部材の構成を説明するための断面図である。 本発明の実施の形態１にかかる電極部材の第１の変形例の構成を説明するための部分上面図である。 本発明の実施の形態１にかかる電極部材の第１の変形例の構成を説明するための部分断面図である。 本発明の実施の形態１にかかる電極部材の第２の変形例の構成を説明するための部分上面図である。 本発明の実施の形態２にかかる電力用半導体装置および電極部材の構成を説明するための断面図および部分上面図である。
実施の形態１．
図１〜図３は、本発明の実施の形態１にかかる電力用半導体装置用電極部材および電力用半導体装置を説明するためのもので、図１は電力用半導体装置のパッケージから封止体１２を除いた場合の上面図、図２は図１のII−II線による断面を示す部分断面図、図３は図１のIII−III線による断面であって、III−III線近傍の部材のみを記載した断面図である。また、図４〜図６は、本実施の形態の変形例にかかる電極部材の構成を説明するためのもので、図４と図５は第１の変形例にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するための図、図６は第２の変形例にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するための図である。はじめに、本実施の形態にかかる電力用半導体装置および電極部材の構成と動作について図１〜３を用いて説明する。
電力用半導体装置は、回路基板３の一方の面である回路面３ｆｓに電力用半導体素子４、５を実装・配線接続を行って電力回路を形成し、他方の面３ｆｒに電力回路で発生した熱を放熱するための放熱板２が接合された回路部材をケース１１内に収納し、電力回路が形成された回路面３ｆｓ側を封止体１２の構成材料で封止して、パッケージ化したものである。ただし、以降の図では、回路部材の説明をしやすくするために、パッケージ部材１であるケース１１と封止体１２のうち、封止体１２部分を除いて説明する。
電力用半導体装置の電力回路を構成するための回路基板３は、窒化アルミニウム（ＡｌＮ：厚さ０．６３５ｍｍ）製の絶縁基板３１の一方の面（図２、３で下側）を放熱面３ｆｒ、他方の面（同上側）を回路面３ｆｓとし、放熱面３ｆｒには、伝熱および放熱板２との接合のために、厚さ０．１ｍｍの銅の金属層３３が形成され、回路面３ｆｓには、電力回路を構成するために、厚さ０．１ｍｍの銅の回路パターン３２Ａ〜３２Ｅ（まとめて３２）が形成されている。本実施の形態にかかる電力用半導体装置では、この回路基板３を３枚用いている。
図において、パッケージ部材１のうち筐体として機能するＰＰＳ（PolyPhenylene-Sulfide）製のケース１１に銅製の放熱板２がセットされている。そして、放熱板２には、３枚の回路基板３のそれぞれの放熱面３ｆｒが金属層３３を介してはんだ８Ａにより接合され、回路基板３の回路面３ｆｓの回路パターン３２Ａには、電力用半導体素子であるダイオード４の一方の電極（面）およびＩＧＢＴ（Insulated Gate Bipolar Transistor）５のエミッタ電極（面）がはんだ８Ａにより接合されている。また、回路パターン３２Ｄには、（外部挿入）端子９Ｃがはんだ８Ａにより接合される。はんだ８Ａには、リボンやソルダペーストの状態で供給される低融点のＳｎＡｇＣｕはんだ（融点２１９℃）を用い、加熱溶融して接合を行う。なお、上記電力用半導体素子４、５の電極には、一般的な半導体素子の電極と同様に、はんだ材との接合を良好とするための複合金属膜が表面に形成されている。金属膜としては、例えば、厚さ数μｍの薄いアルミニウムなどの膜やチタン、モリブデン、ニッケル、金などの薄膜層が用いられる。
次に本発明の特徴である電極部材６を、ダイオード４の他方の電極（面）、およびＩＧＢＴ５のコレクタ電極（面）にはんだ８Ｂにより接合することにより電気接続する。電極部材６は、長尺上の板材（銅製：厚さ０．５ｍｍ）をプレス成型により屈曲させて形成したものである。そして、電力用半導体素子４、５に対する接合部（面）６ｆｓと、外部回路との電気接続のために回路基板３の回路面（ｘｙ面）３ｆｓからｚ方向に向かって離れて位置するように架設される電線７Ｃとの架設接合部６ｊと、に加え、接合部（面）６ｆｂをさらに有している。接合部６ｆｂは、回路基板３の回路パターンのうち、電力用半導体素子（４、５）が接合される部分である回路パターン３２Ａから絶縁された回路パターン３２Ｂとの接合のために設けたもので、電気接続経路における接合部６ｆｓと架設接合部６ｊとの間に位置し、その面も、回路基板３の回路面３ｆｓに対向するように、接合部６ｆｓの面と同じ方向を向いて（平行）いる。
そして、電極部材６の接合部６ｆｓを電力用半導体素子４、５のそれぞれに電気接続のために接合する際には、同時に接合部６ｆｂを回路パターン３２Ｂにはんだ８Ｂにより接合する。はんだ８Ｂには、はんだ８Ａより融点の低いＢｉＳｎはんだ（融点１４０℃）を用い、電力用半導体素子（４、５）の電極上の所定範囲、回路パターン３２Ｂの所定範囲にＢｉＳｎはんだを供給し、電極部材６を載置して同時に加熱することで、電極部材６は、接合部６ｆｓが電力用半導体素子（４、５）と、接合部６ｆｂが回路パターン３２Ｂに対して接合される。さらに、端子９Ｄを、回路パターン３２Ａと３２Ｅをまたぐようにセットし、はんだ８Ｂを用いて接合する。
つまり、１枚の回路基板３には、それぞれ上述したダイオード４とＩＧＢＴ５からなる電力スイッチが形成され、放熱板２には３組の電力スイッチが搭載されたことになる。この３組の電力スイッチが放熱板２に搭載された状態で全体を洗浄し、ソルダペーストのフラックスなどを洗い落とす。
つぎに、ＩＧＢＴ５のゲート電極５ｅと、回路基板３の回路パターン３２Ｄ間が直径０．３ｍｍのアルミニウム製のワイヤボンド７Ｙで接合する。なお、端子９Ｄにも、電極部材６と同様に２つの接合部のほかに回路基板３の回路面３ｆｓからｚ方向に向かって離れて位置するように架設接合部が形成されている。そして、端子９Ｄの架設接合部には、断面積０．７ｍｍ２の銅撚り線からなる電線７Ｃがセットされ、かしめられてネジ止め外部端子９Ｂとそれぞれ接続される。電極部材６の架設接合部６ｊにも電線７Ｃがセットされ、かしめられ、３つの回路基板３上のダイオード４とＩＧＢＴ５が電気的に接続され、末端が外部ネジ止め用の端子９Ａに接続される。これにより、電線７Ｃを回路基板３から離れた位置に架橋することになり、回路面３ｆｓと平行な面内（ｘｙ面）において重なる部分を有する電線７Ｃ、ワイヤ７Ｙ、電力用半導体素子の電極６等の配線部材を、無理に曲げたりしなくとも、互いに接触せずに電気配線することが可能となる。
ここで、電極部材６の架設接合部６ｊは、板材としての幅方向における中央部分６ｊｉを厚み方向に曲げ、両外側部分６ｊｏと中央部分６ｊｉにより、電線７Ｃを厚み方向で挟みやすいように形成されている。また、架設接合部６ｊと接合部６ｆｂとの間の部分に形成した開口部６ｈ部分では伝熱面積が他の部分に比べ小さくなっている。そのため、架設接合部６ｊとワイヤ７Ｃとの接合で、接合部６ｆｂとパターン３２Ｂとの接合部分Ｊｂを構成する接合材料（本実施の形態でははんだ８Ａ）の融点よりも高い温度が発生する場合でも、架設接合部６ｊから接合部６ｆｂへの伝熱を抑制し、接合部分Ｊｂへのダメージを防止することができる。また、開口部６ｈ部分では他の部分に比べ剛性も低くなっているので、例えば、かしめによって架設接合部６ｊに力が加わった場合の接合部分Ｊｂにかかる応力を緩和することができる。なお、接合部６ｆｂと接合部６ｆｓ間にも開口部６ｈや薄肉部６ｔを形成することにより、接合部６ｆｂと６ｆｓ間の伝熱抑制や応力緩和の効果を有する。また、端子９Ｄの回路パターン３２Ｅと３２Ａをまたぐ部分には折り曲げ部が形成されており、回路パターン３２Ｅと３２Ａ間に働く応力を緩和することができる。
最後にゲル状の封止体１２を用いて、ケース１１内部の回路部材を封止することによってパッケージ化され、電力用半導体装置、つまりパワーモジュールが完成する。
つぎに動作について説明する。
外部との電気接続とを終えた電力用半導体装置の端子９Ｃにゲート信号を出力することによりＩＧＢＴ５を駆動させると、電力用半導体素子であるダイオード４、ＩＧＢＴ５をはじめとする電力用半導体素子、および主電力の電気系統である電線７Ｃ内に電流が流れ、端子９Ａ、９Ｂを介して制御された主電力が出力される。その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずるが、主な発熱源は電力用半導体素子に偏るので、電力用半導体装置内で温度差が生じる。しかも、絶縁基板３１と、金属からなる放熱板２、電線７Ｃおよび電極部材６とは線膨張係数が異なっているので、電力用半導体装置内の部材間で、熱による変位に伴う応力（熱応力）が発生する。
しかし、本実施の形態にかかる電力用半導体装置では、回路基板３から離れるように架設された電線７Ｃにはバスバーよりも可撓性の高い銅撚り線を適用しているので、電線７Ｃと他の部材間にかかる応力が抑制される。さらに、電線７Ｃと電力用半導体素子（４、５）とを電気接続するための電極部材６には、電線７Ｃとの架設接合部６ｊと電力用半導体素子との接合部６ｆｓとの間に回路基板３と接合するための接合部６ｆｂを設け、接合部６ｆｂは接合材料（はんだ８Ａ）により、回路基板３（の回路パターン３２Ｂ）接合されている。そのため、たとえ電線７Ｃに力がかかったとしても、その力は接合部６ｆｂと回路パターン３２Ｂとの接合部分Ｊｂでブロックされて、電力用半導体素子との接合部分Ｊｓに達することはなく、電力用半導体素子へのダメージを回避することができる。そのため、架設配線に剛性の高いバスバーを用い、例えば、寸法誤差により、接合時の矯正による応力が残っていたり、温度変化で応力が発生したりしたとしても、その応力が接合部６ｆｂでブロックされ、電力用半導体素子との接合部６ｆｓへの損傷を低減することができる。
また、接合部６ｆｂと接合部６ｆｓ間に開口部６ｈを設けることにより、接合部分Ｊｓと接合部分Ｊｂ間で変位が生じても、応力を緩和することができる。また、開口部６ｈの大きさを適度に抑制、あるいは無くすことにより、接合部分Ｊｓと接合部分Ｊｂ間の伝熱量を維持することで、電力用半導体素子から電極部材６を介した放熱板２への伝熱経路が形成できる。つまり、電力用半導体素子で発生した熱を、回路パターン３２Ａと接合されているエミッタ電極側からではなく、反対側のコレクタ電極側を含めた両面から放熱板２に向けて放熱することができ、電力用半導体素子を効率よく冷却することもできる。そのため、電力用半導体装置内での温度分布が緩和されるので、応力がさらに緩和され、接合部分Ｊｓの信頼性が高くなり、寿命信頼性が向上する。
つまり、従来のように、単に電力用半導体素子の上部電極に接合した電極部材に例えば、バスバーのような外部回路との配線部材を接合しただけでは、電力用半導体素子の上部電極からの放熱はほとんど期待できなかった。しかし、本実施の形態にかかる電極部材６の場合、電力用半導体素子４、５の上部電極と回路基板３間が、伝熱部材として機能可能な電極部材６を介して接続されているので、電力用半導体素子４、５の熱を上部と下部の両面から放熱することができる。そのため、電力用半導体素子４、５の動作温度が高くなっても、その熱が効率的に放熱されることで、局所的な高熱部の発生を抑え、熱疲労を抑制することができる。とくに、製造工程では、電線７Ｃとの接合部６ｊに熱が伝わる前に、回路基板３との接合部６ｆｂを介して放熱板２側に熱が流れるので、電線７Ｃとの接合部６ｊにかかる熱疲労を抑制することができる。
つまり、電極部材６に、電力用半導体素子との接合部６ｆｓと、回路基板３から電線を架橋配置するための架設接合部である接続部６ｊと、接合部６ｆｓと接合部６ｊとの間に配置した回路基板３との接合部６ｆｂとを設けるように構成したので、回路を構成するために必要な配線をコンパクトに形成することができるとともに、運転中や起動停止の繰り返しにともなう熱応力だけでなく、製造工程中に発生する応力が電力用半導体素子にかかるのを抑制できるので、運転温度が高くなっても、接合信頼性が高く、長寿命が期待できる電力用半導体装置を得ることができる。
なお、電力用半導体素子４、５として、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いた場合に特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）でもよい。
また、本実施の形態１においては、ケース１１の素材としてＰＰＳを用いたが、ＬＣＰ（Liquid Crystal Polymer）など他の耐熱性樹脂やセラミックケースでも同様の効果が得られる。また、絶縁基板３１に窒化アルミニウム基材を用いたが、窒化珪素やアルミナといった他の材料でもよい。また、回路パターン３２や金属層３３には、上述した銅のほか、アルミニウムなどの導電性材料またはそれらを主成分とする合金材料で形成してよく、さらに、酸化防止やはんだ材料の濡れ性を考慮して、表面にニッケルなどのめっき被膜を形成してもよい。また、回路パターン３２を直接絶縁基板３１に形成する必要もなく、絶縁基板３１と独立した金属フレームをセラミック基材に接合する形態であっても同様の効果が得られる。
また、はんだ材８Ａ、８ＢとしてＳｎＡｇＣｕはんだやＢｉＳｎはんだを用いた例を示したが、ＳｎＳｂはんだ（融点２４０℃）やＳｎＺｎはんだ（融点１９６℃）などを用いても同様の効果が得られる。さらに、電力用半導体素子のダイボンド材として、融点の高いＡｕＳｎはんだ（融点２８０℃）、ＡｕＳｉはんだ（融点３５９℃以上）、あるいはＣｕＳｎはんだ（融点３００℃以上）を用いることで、動作温度が２００〜２５０℃を超える可能性がある炭化ケイ素等のワイドバンドギャップ半導体材料からなる電力用半導体素子にも対応することが可能となる。
また、耐熱温度の高い接合材料として導電性接着剤や低温焼成銀ナノパウダまたはペースト材などを用いても、同様の効果を得られる。導電性接着剤や低温焼成銀ナノパウダまたはペーストによる接合材料は、上述したはんだ材よりも軟らかい、つまり弾性率が低い材料である。そのため、接合部６ｆｓと電力用半導体素子との接合材料よりも、接合部６ｆｂと回路基板３との接合材料の方を軟らかい材料にするようにすれば、接合部分ＪｓとＪｂ間で変位が生じた場合、軟らかい接合材料を用いた接合部分Ｊｂ側が接合部分Ｊｓ側より大きく変形するので、接合部分Ｊｓにかかる応力が軽減され、電力用半導体素子への応力を抑制することができる。
なお、本実施の形態および以降の変形例においては、電極部材６の３つの接合部は、接合材料８を用いて、それぞれ半導体素子、配線部材、および回路面と接合を行っているので接合部と称している。しかし、電極部材６の３つの接合部６ｆｂ、６ｆｓ、６ｊのうち、回路基板３と接合する接合部６ｆｂは、回路基板３と機械的に接合する必要があるが、６ｆｓと６ｊはそれぞれ半導体素子の電極および配線部材と電気接続できればよいのであって、必ずしも接合である必要はない。つまり、接合部６ｆｓ、６ｊについては、接合部と称するよりも電気接続部と称すべきものである。
実施の形態１の変形例．
本発明の技術思想を具現化するのは、上記実施の形態に示した形状に限られるものではなく、様々な形態が適用できる。そこで、以下に、本実施の形態に対して具体的な２つの変形例を挙げて説明する。
＜第１の変形例＞
図４と図５は、本実施の形態１の第１の変形例にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するためのもので、図４は本変形例にかかる電極部材を用いた電力用半導体装置の中の一つの電力用半導体素子の近傍部分を示すもので、図１と同様にパッケージから封止体を除いた場合の上面図、図５は図４のＶ−Ｖ線による断面を示す部分断面図である。本変形例にかかる電極部材２０６およびそれを用いた電力用半導体装置では、図１〜図３で説明した電極部材６に対し、図４、５に示すように、電極部材２０６の接合部の配置および形状を変更するとともに、回路基板２０３の構成に合わせ、回路基板２０３との接合材料も変更したものである。以下、図４，５に基づいて説明する。
電極部材２０６には、電線７Ｃとの架設接合部６ｊと、電力用半導体素子との接合部６ｆｓと、架設接合部６ｊと接合部６ｆｓとの間に設けた接合部６ｆｂに加え、さらに、電極部材２０６での電気経路（６ｆｓ〜６ｊ間）に対して、接合部６ｆｓより外側に位置する部分に、回路基板２０３との接合部６ｆｅを設けた。さらに、接合部６ｆｂと６ｆｅの接合面を形成する部分６ｗの幅、つまり電極部材２０６における電気経路に沿った長さに対して垂直な方向（ｙ方向）の長さを接合部６ｆｓ部分の幅、つまり接合部６ｆｓの接合対象のダイオード４の幅よりも広くした。
このような電極部材２０６の３つの接合部６ｆｂ、６ｆｓ、６ｆｅを、回路基板２０３およびダイオード４に対して、導電性接着剤８Ｃを用いて同時に接合する。すると、図４、図５に示すように、回路基板２０３の回路面に平行な面内において、ダイオード４との接合部分Ｊｓを挟むように電極部材２０６と回路基板２０３との接合部分ＪｂとＪｅが形成される。そのため、製造時においては、接合部６ｆｂ、６ｆｅ部分で支えることにより、接合部６ｆｓを容易にダイオード４に対して平行で一定の距離を保つようにすることができる。また、運転中には、ダイオード４で発生した熱を接合部６ｆｂ、６ｆｅと面方向で対称の位置から放熱できるので、ダイオード４の面内温度分布がより均一になり、放熱性と信頼性のさらなる向上が可能となる。
しかも、接合部６ｆｂ、６ｆｅが形成される部分６ｗは、回路基板３に平行な面内で、接合部分ＪｂとＪｅを結ぶ直線に略垂直な方向（ｙ方向）における接合部分ＪｂとＪｅの長さが、挟み込んだダイオード４の一辺の長さより長くなるように幅広に形成している。つまり、接合部６ｆｂ、６ｆｅが形成される部分６ｗは、接合時に対向するダイオード４の電極面の辺に平行な長さ（幅）が、当該辺の長さよりも長くなるように形成している。そのため、製造時においては、電極部材２０６が接合部分ＪｂとＪｅを結ぶ直線を軸にして回転方向に移動してしまうのを防止し、よりダイオード４に対して平行で一定の距離を保つことができる。
なお、本変形例では、導電性接着剤８Ｃを用いて電極部材２０６を接合したので、電極部材２０６を回路基板２０３の絶縁基板３１部分に直接接合することができた。その点については、導電性のない絶縁接着剤を用いても、同様の効果を得ることができる。なお、図１で説明したように、絶縁基板上に形成した回路パターンに対してはんだ付けにより接合するようにしてもよいことは言うまでもない。
また、本変形例では、ダイオード４を挟むように、ダイオード４の矩形の電極面の対向する２辺の外側にそれぞれ電極部材２０６と回路基板２０３との接合部分Ｊｂ、Ｊｅが位置するように接合部６ｆｂ、６ｆｅを形成したが、ダイオード４の３辺、あるいは４辺すべてを囲むように接合部を配置（形成）しても同様の効果が得られる。３方向以上に形成する場合、接合部の対応するダイオードの辺と平行な方向の幅は、ダイオードの辺より短くても同様の効果が得られる。
＜第２の変形例＞
また、図６は第２の変形例にかかる電極部材を用いた電力用半導体装置の中の一つの電力用半導体素子の近傍部分を示すもので、図１と同様にパッケージから封止体を除いた場合の上面図である。本変形例にかかる電極部材３０６およびそれを用いた電力用半導体装置では、図１〜図３で説明した電極部材６に対し、図６に示すように、電極部材３０６の回路基板３０３との接合部６ｆｂが形成された部分６ｓを、ダイオード４の矩形の電極面の４辺のうち、３辺を囲むように形成したものである。
このように形成することで、上述した第１の変形例と同様、製造時および運転時に電極部材と電力用半導体素子との接合部分Ｊｓに偏った力がかかるのを抑制し、信頼性を向上させることができる。
以上のように、本発明の実施の形態１あるいは各変形例にかかる電極部材６（または２０６、３０６、以降まとめて６）によれば、電力用半導体装置において、回路基板３の回路面３ｆｓに第１の面が接合された電力用半導体素子４、５の第２の面に形成された電極と、外部回路と接続するための配線部材７Ｃと、を電気接続するための電極部材６であって、前記電極と電気接続するための第１の電気接続部である接合部６ｆｓと、配線部材７Ｃを回路面３ｆｓから距離をおくように架設するとともに、配線部材７Ｃと電気接続するための第２の電気接続部である接合部６ｊと、第２の電気接続部６ｊと第１の電気接続部６ｆｓとの間に形成され、回路面３ｆｓにおける前記第１の面が接合された部分から離れた部分と接合するための接合部である接合部６ｆｂと、を備えるように構成したので、電極部材６に配線部材７Ｃを電気接続するときの、応力や熱が接合部６ｆｂと回路基板３との接合部分Ｊｂで遮断されるため、電力用半導体素子４、５と電極部材６との接合部分Ｊｓに与える影響を小さくすることが可能となる。あるいは、これを用いて電力用半導体装置を構成した場合、電力用半導体装置の動作に伴い、電力用半導体素子４、５部分で発生した熱も、逆に接合部分Ｊｂで遮断されるため、配線部材７Ｃと電極部材６との接合部分Ｊｃへの熱的な影響を抑制することができる。さらに、電力用半導体素子４、５の両面から熱をすぐ近傍の回路基板３および放熱板２に伝熱させることができるため、単に電力用半導体素子上または金具を介して配線材料を架空配線する場合よりも効率的な放熱が可能となる。あるいは、電力用半導体素子４、５を銅の放熱板２と、銅の電極部材６とで上下から挟み込むことにより、膨張係数の差によって生じる熱歪みによるダイボンド部などへの損傷を低減することが可能となる。そのため、従来のＳｉ半導体に比較して、高い放熱性が求められるＳｉＣ半導体に代表されるワイドバンドギャップ半導体材料を用いた電力用半導体素子および電力用半導体装置への適用が可能となる。
ここで、第１の変形例に示すように、回路面３ｆｓにおける前記第１の面が接合された部分から離れた部分と接合するために、接合部６ｆｂとの間に第１の電気接続部６ｆｓが位置するように第１の電気接続部６ｆｓから延在するように形成された第２の接合部である接合部６ｆｅと、を備えるようにすれば、電力用半導体素子４、５と第１の電気接続部６ｆｓとの接合箇所Ｊｓを、接合部６ｆｂと回路面３ｆｓとの接合箇所Ｊｂと、第２接合部６ｆｅと回路面３ｆｓとの接合箇所Ｊｅと、によって挟み込むように両側から支えるので、製造工程では、接合部６ｆｂ、６ｆｅ部分で電極部材６を支えることにより、接合部６ｆｓを容易に電力用半導体素子４、５に対して平行で一定の距離を保つようにすることができる。また、運転中には、電力用半導体素子４、５で発生した熱を接合部６ｆｂ、６ｆｅと面方向で対象の位置から放熱できるので、電力用半導体素子４、５の面内温度分布がより均一になり、放熱性と信頼性のさらなる向上が可能となる。
また、第２の変形例に示すように、接合部６ｆｂは、矩形形状をなす電力用半導体素子４、５の４側面のうち、接合部６ｆｂが対向する側面と平行な方向における長さが、対向する側面の長さより長くなるように幅広部６ｗを形成した。そのため、製造工程中および運転中において、電極部材２０６が回路面３ｆｓに対してねじれる動きを防止し、安定して信頼性の高い電力用半導体装置を得ることができる。
また、第１の電気接続部６ｆｓと電力用半導体素子４、５とを接合する第１の接合材料の弾性率よりも、接合部６ｆｂと回路面３ｆｓとを接合する第２の接合材料の弾性率の方が低くなるように構成すれば、接合部分ＪｓとＪｂ間で変位が生じた場合、軟らかい接合材料を用いた接合部分Ｊｂ側が接合部分Ｊｓ側より大きく変形するので、接合部分Ｊｓにかかる応力が軽減され、電力用半導体素子への応力を抑制することができる。
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）５や整流素子（ダイオード）４として機能する電力用半導体素子には、炭化ケイ素によって形成されたものを示したが、これに限られることはなく、一般的に用いられているケイ素（Ｓｉ）で形成されたものであってもよい。しかし、ケイ素よりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（本実施の形態における電力用半導体素子４、５）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、電力用半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明のように電力用半導体素子４、５と配線部材７Ｃとを電気接続する電極部材６では、電気接続部６ｆｓと６ｊとの間に、回路面３ｆｓとの接合部６ｆｂを設けたので、配線部材７Ｃに起因する応力が電力用半導体素子４、５との接合部分Ｊｓにかかるのを低減することができるので、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い電力用半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
実施の形態２．
本実施の形態２では、実施の形態１と較べて、電極部材の電力用半導体素子との接合部の形状を変更したものである。図７は、本実施の形態２にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するためのもので、図７（ａ）は電力用半導体装置中の２つの電力用半導体素子とそれらと電気接合された電極部材を含む部分の断面図、図７（ｂ）は図７（ａ）で示した部分の内、一つの電力用半導体素子との接合部を含む部分上面図である。
本実施の形態２にかかる電極部材６には、図7（ａ）に示すように、２つの電力用半導体素子４Ａ、４Ｂのそれぞれとの接合部６ｆｓ１、６ｆｓ２が設けられている。そして、接合部６ｆｓ１、６ｆｓ２は、それぞれ、電力用半導体素子４Ａ、４Ｂとの接合領域において、内側よりも外側の方が電力用半導体素子４（の電極）との間隔が広がるように形成されている。
具体的には、電力用半導体素子４Ｂとの接合部６ｆｓ２は、幅方向（ｙ）に沿って屈曲部６ｂが形成されるように電極部材６を屈曲させることで、接合領域において、長さ方向（ｘ）での外側部分の方が、内側部分よりも電力用半導体素子４Ｂとの間隔が広がるようになる。これにより、電力用半導体素子４Ｂと接合するためのはんだ８Ｂは、長さ方向（ｘ）での内側（中央）よりも外側（周縁部）の方が厚みが厚くなっている。
また、電力用半導体素子４Ａとの接合部６ｆｓ１は、図７（ｂ）に示すように、接合領域における中央部分が凹むように凹状部（窪み）６ｄを設けることで、接合領域において外側部分の方が、内側部分よりも電力用半導体素子４Ｂとの間隔が広がる。これにより、電力用半導体素子４Ｂとの接合材料であるはんだ８Ｂが、内側（中央）よりも外側（周縁部）の方が厚みが厚くなっている。
上記のように、電力用半導体素子４との接合部材（はんだ８Ｂ）の厚みが、外側の方が内側よりも厚くなるようにすることにより、温度変化による電極部材６と電力用半導体素子４間にかかる熱応力を低減することができる。これは、線膨張係数の異なる部材が接合された場合、温度変化に伴って生じる部材間の位置関係は、接合部の中央部を起点に生じるため、外側の方が内側よりも位置ずれが大きく、熱応力の影響が顕著になる傾向がある。これに対して、本実施の形態では、内側よりも外側の方が、接合部材（はんだ８Ｂ）の厚みが厚くなるので、厚みあたりの変位（位置ずれ）を低減し、接合面内でのせん断応力の分布を平準化して接合信頼性を高めることができる。
なお、上記例では、２つの接合部を異なる形状にする例を示したが、これは、形状の例を示すために異なる形状のものを記載しただけであって、同じ形状のものを形成してもよいことは言うまでもない。また、上記例では、曲面（球面）状の凹状部６ｄや直線的に屈曲する屈曲部６ｂの例を示したが、階段状や他の状態であっても、電力用半導体素子４との接合部材（はんだ８Ｂ）の厚みが、外側の方が内側よりも厚くなるようにすることにより、上記と同様の効果を得ることができる。
さらに、例えば、接合部６ｆｓ１のように、十字型のスリット、つまり、厚み方向（ｚ）に貫通し、面の延在方向（ｙ）に延びる複数の切込が交差する切込部６ｃを形成することにより、接合部６ｆｓ１部分の剛性を低く抑え、熱応力をさらに低減することが可能である。このとき、はんだ８Ｂが、切込部６ｃ内を満たすことになるので、さらに接合力が増す。また切込部６ｃは、ここでは切込が十字型に交差する例を示しているが、直交である必要はなく、また、交差する数や角度を変化させても同様の効果が得られる。なお、この切込部６ｃは、例えば、実施の形態１で示したように、接合領域内で電力用半導体素子４との間隔を変化させていない場合に用いてもよいことは言うまでもない。
１ パッケージ部材（１１：ケース、１２：封止体（封止用ゲル））、 ２ 放熱板（放熱部材）、
３ 回路基板（３１：絶縁基板、３２：回路パターン、３３：金属層、３ｆｒ：放熱面、３ｆｓ：回路面）、
４ ダイオード（電力用半導体素子）、 ５ ＩＧＢＴ（電力用半導体素子）、
６ 電極部材（６ｂ：屈曲部、６ｃ：切込部、６ｄ：凹状部、６ｆｅ：第２の接合部、６ｆｓ：電力用半導体素子との接合部（第１の電気接続部）、６ｆｂ：回路基板との接合部（接合部）、６ｊ：電線との架橋接合部（第２の電気接続部）、６ｈ：開口部、６ｓ：接合部６ｆｂを形成する特別な形状（囲む形状）部分、６ｔ：薄肉部、６ｖ：折り曲げ部、６ｗ：接合部（６ｆｂを形成する特別な形状（幅広形状）部分））
７ 配線部材（７Ｃ：（架設される）電線、７Ｙ：ボンディングワイヤ）、
８ 接合材料（８Ａ：はんだ、８Ｂ：はんだ、８Ｃ：導電性接着剤）、
９ 端子、
Ｊｂ：電極部材の接合部と回路基板との接合部分、Ｊｃ：電極部材の第２の電気接続部と配線部材との接合部分、Ｊｓ：電極部材の第１の電気接続部と電力用半導体素子との接合部分、Ｊｅ：電極部材の第２の接合部と回路基板との接合部分、
百位の数字の違いは変形例による構成の相違を示す。

Claims (9)

  1. 電力用半導体装置において、回路基板の回路面に第１の面が接合された電力用半導体素子の第２の面に形成された電極と、外部回路と接続するための配線部材と、を電気接続するための電極部材であって、
    前記電極と電気接続するための第１の電気接続部と、
    前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第２の電気接続部と、
    前記第２の電気接続部と前記第１の電気接続部との間に形成され、前記回路面における前記第１の面が接合された部分から離れた部分と接合するための接合部と、
    を備えたことを特徴とする電極部材。
  2. 前記第１の電気接続部は、前記電極との接合領域において、内側よりも外側の方が前記電極との間隔が広がるように形成されていることを特徴とする請求項１に記載の電極部材。
  3. 前記第１の電気接続部には、前記電極との接合領域において、厚み方向に貫通するとともに、面の延在方向に延びる複数の切込が交差する切込部が形成されていることを特徴とする請求項１または２に記載の電極部材。
  4. 前記回路面における前記第１の面が接合された部分から離れた部分と接合するために、前記接合部との間に前記第１の電気接続部が位置するように前記第１の電気接続部から延在するように形成された第２の接合部と、
    を備えたことを特徴とする請求項１ないし３のいずれか１項に記載の電極部材。
  5. 前記接合部は、矩形形状をなす前記電力用半導体素子の４側面のうち、当該接合部が対向する側面と平行な方向における長さが、前記対向する側面の長さより長い、
    ことを特徴とする請求項１ないし４のいずれか１項に記載の電極部材。
  6. 回路基板と、
    前記回路基板の回路面に第１の面が接合された電力用半導体素子と、
    前記回路基板の回路面とは逆の面に接合された放熱部材と、
    外部回路と接続するための配線部材と、
    請求項１ないし５のいずれか１項に記載の電極部材と、を備え、
    前記配線部材が、前記電極部材により、前記回路面から距離をおくように架設されることを特徴とする電力用半導体装置。
  7. 前記第１の電気接続部と前記電極との電気接続が第１の接合材料を用いた接合により行われ、
    前記接合部と前記回路面との接合が第２の接合材料により行われ、
    前記第１の接合材料の弾性率よりも、前記第２の接合材料の弾性率の方が低いことを特徴とする請求項６に記載の電力用半導体装置。
  8. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項６または７に記載の電力用半導体装置。
  9. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項８に記載の電力用半導体装置。
JP2012184870A 2011-08-31 2012-08-24 電力用半導体装置 Active JP5863602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012184870A JP5863602B2 (ja) 2011-08-31 2012-08-24 電力用半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011188753 2011-08-31
JP2011188753 2011-08-31
JP2012184870A JP5863602B2 (ja) 2011-08-31 2012-08-24 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2013065836A true JP2013065836A (ja) 2013-04-11
JP5863602B2 JP5863602B2 (ja) 2016-02-16

Family

ID=48189031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012184870A Active JP5863602B2 (ja) 2011-08-31 2012-08-24 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP5863602B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201505A (ja) * 2014-04-07 2015-11-12 三菱電機株式会社 半導体装置
CN105609440A (zh) * 2014-11-18 2016-05-25 富士电机株式会社 功率半导体模块的制造方法及其中间装配单元
JP2016111031A (ja) * 2014-12-02 2016-06-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN106252307A (zh) * 2015-06-10 2016-12-21 富士电机株式会社 半导体装置
JPWO2015107871A1 (ja) * 2014-01-15 2017-03-23 パナソニックＩｐマネジメント株式会社 半導体装置
CN107112299A (zh) * 2015-01-29 2017-08-29 京瓷株式会社 电路基板以及电子装置
US10217690B2 (en) 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
US10559538B2 (en) 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module
US10714404B2 (en) 2016-01-29 2020-07-14 Mitsubishi Electric Corporation Semiconductor device
NL2025197A (en) * 2019-04-08 2020-10-15 Shindengen Electric Mfg Semiconductor device
WO2023022001A1 (ja) * 2021-08-20 2023-02-23 三菱電機株式会社 パワーモジュールおよび電力変換装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH03106755U (ja) * 1989-12-28 1991-11-05
JPH11186689A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 配線基板の接続構造
JP2000277557A (ja) * 1999-03-26 2000-10-06 Fujitsu Ten Ltd 半導体装置
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2009259981A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2010092918A (ja) * 2008-10-03 2010-04-22 Toyota Industries Corp 板状電極とブロック状電極との接続構造及び接続方法
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2010130235A2 (de) * 2009-05-11 2010-11-18 Danfoss Silicon Power Gmbh Verfahren zur kontaktsinterung von bandförmigen kontaktelementen
JP2011142172A (ja) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH03106755U (ja) * 1989-12-28 1991-11-05
JPH11186689A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 配線基板の接続構造
JP2000277557A (ja) * 1999-03-26 2000-10-06 Fujitsu Ten Ltd 半導体装置
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2009259981A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2010092918A (ja) * 2008-10-03 2010-04-22 Toyota Industries Corp 板状電極とブロック状電極との接続構造及び接続方法
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2010130235A2 (de) * 2009-05-11 2010-11-18 Danfoss Silicon Power Gmbh Verfahren zur kontaktsinterung von bandförmigen kontaktelementen
JP2011142172A (ja) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp 電力用半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015107871A1 (ja) * 2014-01-15 2017-03-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015201505A (ja) * 2014-04-07 2015-11-12 三菱電機株式会社 半導体装置
CN105609440A (zh) * 2014-11-18 2016-05-25 富士电机株式会社 功率半导体模块的制造方法及其中间装配单元
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
CN105609440B (zh) * 2014-11-18 2021-04-13 富士电机株式会社 功率半导体模块的制造方法及其中间装配单元
JP2016111031A (ja) * 2014-12-02 2016-06-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN107112299A (zh) * 2015-01-29 2017-08-29 京瓷株式会社 电路基板以及电子装置
JPWO2016121660A1 (ja) * 2015-01-29 2017-10-05 京セラ株式会社 回路基板および電子装置
EP3252810A4 (en) * 2015-01-29 2018-10-10 Kyocera Corporation Circuit board and electronic device
US10559538B2 (en) 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module
CN106252307A (zh) * 2015-06-10 2016-12-21 富士电机株式会社 半导体装置
JP2017005098A (ja) * 2015-06-10 2017-01-05 富士電機株式会社 半導体装置
US10217690B2 (en) 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
US10714404B2 (en) 2016-01-29 2020-07-14 Mitsubishi Electric Corporation Semiconductor device
NL2025197A (en) * 2019-04-08 2020-10-15 Shindengen Electric Mfg Semiconductor device
US11557564B2 (en) 2019-04-08 2023-01-17 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
WO2023022001A1 (ja) * 2021-08-20 2023-02-23 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
JP5863602B2 (ja) 2016-02-16

Similar Documents

Publication Publication Date Title
JP5863602B2 (ja) 電力用半導体装置
US10559538B2 (en) Power module
US10070528B2 (en) Semiconductor device wiring pattern and connections
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9673118B2 (en) Power module and method of manufacturing power module
JP6120704B2 (ja) 半導体装置
JP5542567B2 (ja) 半導体装置
KR101173927B1 (ko) 반도체장치 모듈
CN108735692B (zh) 半导体装置
JP2007234690A (ja) パワー半導体モジュール
WO2017217369A1 (ja) 電力用半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP2016066700A (ja) パワー半導体モジュール
JP2010283053A (ja) 半導体装置及びその製造方法
JP6504962B2 (ja) 電力用半導体装置
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2015115471A (ja) 電力用半導体装置
JP2009164647A (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
JP2012089563A (ja) 半導体モジュール
JP5676413B2 (ja) 電力用半導体装置
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JP2015026667A (ja) 半導体モジュール
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2013140870A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151222

R151 Written notification of patent or utility model registration

Ref document number: 5863602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250