JP6584245B2 - 電子部品製造用フィルム及び電子部品の製造方法 - Google Patents
電子部品製造用フィルム及び電子部品の製造方法 Download PDFInfo
- Publication number
- JP6584245B2 JP6584245B2 JP2015177013A JP2015177013A JP6584245B2 JP 6584245 B2 JP6584245 B2 JP 6584245B2 JP 2015177013 A JP2015177013 A JP 2015177013A JP 2015177013 A JP2015177013 A JP 2015177013A JP 6584245 B2 JP6584245 B2 JP 6584245B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode surface
- manufacturing
- film
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明は、電子部品製造用フィルム及び電子部品の製造方法に関する。更に詳しくは、電子部品を製造する際に電極を有する電極面を保護することができる電子部品製造用フィルム、並びに、シールド膜を備えた電子部品の製造方法に関する。
昨今、電子機器では、半導体部品の集積度の向上や、高周波化が進み、電子部品自身がノイズの発生源となるリスクが益々増大している。更に、電子部品の省電力化及び低電流化も同時に進行しており、ノイズに対する耐性も益々必要とされる状況が生じている。このため、電子機器におけるノイズ対策への認識が高まり、現在では、電子機器に対して様々なノイズに関わる規制が敷かれている。
このため、電子機器では、予め設計段階で回路内に、インダクタ、フィルタ、コンデンサ及びバリスタ等を組み込むことでノイズ対策を図り、また、ライン類にはフェライトコアを利用する等して、規制値をクリアできるよう様々な手段が講じられている。
尚、下記特許文献１には、封止体表面に塗布した金属粒子を焼結して得た電磁波シールドを備える半導体装置が開示されている。
このため、電子機器では、予め設計段階で回路内に、インダクタ、フィルタ、コンデンサ及びバリスタ等を組み込むことでノイズ対策を図り、また、ライン類にはフェライトコアを利用する等して、規制値をクリアできるよう様々な手段が講じられている。
尚、下記特許文献１には、封止体表面に塗布した金属粒子を焼結して得た電磁波シールドを備える半導体装置が開示されている。
上記特許文献１には、電子部品が搭載された回路基板全体を絶縁樹脂で封止し、この封止体表面に塗布した金属粒子を焼結して得た電磁波シールドを備える半導体装置が開示されている。
しかしながら、特許文献１には、電子部品自体にノイズ対策を施す検討は何らなされていない。また、上記の半導体装置に比べて遥かに小さな電子部品に対して如何様にしてシールド膜を形成できるのかについても検討はなされていない。更には、上記特許文献１では、塗布した金属粒子を焼結させて電磁波シールド層を形成しているが、この方法を電子部品に適用しようにも、従来、電子部品製造ラインでは利用されていない方法及び装置を持ち込む必要があり現実的ではない。
しかしながら、特許文献１には、電子部品自体にノイズ対策を施す検討は何らなされていない。また、上記の半導体装置に比べて遥かに小さな電子部品に対して如何様にしてシールド膜を形成できるのかについても検討はなされていない。更には、上記特許文献１では、塗布した金属粒子を焼結させて電磁波シールド層を形成しているが、この方法を電子部品に適用しようにも、従来、電子部品製造ラインでは利用されていない方法及び装置を持ち込む必要があり現実的ではない。
本発明は、上記実情に鑑みてなされたものであり、上述のようなノイズ対策が必要とされるなか、電子部品を製造する際に、電子部品自体に導電性のシールド膜を形成し、部品自体がノイズ耐性を有することができる電子部品の製造方法、並びに、この電子部品の製造方法において好適に利用される電子部品製造用フィルムを提供することを目的とする。
本発明は以下の通りである。
請求項１に記載の電子部品製造用フィルムは、電子部品の製造方法に用いる電子部品製造用フィルムであって、基層と、前記基層の一面側に設けられた粘着材層と、を有し、
前記電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であり、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下であることを要旨とする。
請求項２に記載の電子部品製造用フィルムは、請求項１に記載の電子部品製造用フィルムにおいて、前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍであることを要旨とする。
請求項３に記載の電子部品製造用フィルムは、請求項１又は２に記載の電子部品製造用フィルムにおいて、前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含むことを要旨とする。
請求項４に記載の電子部品製造用フィルムは、請求項１乃至３のうちのいずれかに記載の電子部品製造用フィルムにおいて、前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含むことを要旨とする。
請求項１に記載の電子部品製造用フィルムは、電子部品の製造方法に用いる電子部品製造用フィルムであって、基層と、前記基層の一面側に設けられた粘着材層と、を有し、
前記電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であり、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下であることを要旨とする。
請求項２に記載の電子部品製造用フィルムは、請求項１に記載の電子部品製造用フィルムにおいて、前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍであることを要旨とする。
請求項３に記載の電子部品製造用フィルムは、請求項１又は２に記載の電子部品製造用フィルムにおいて、前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含むことを要旨とする。
請求項４に記載の電子部品製造用フィルムは、請求項１乃至３のうちのいずれかに記載の電子部品製造用フィルムにおいて、前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含むことを要旨とする。
請求項５に記載の電子部品の製造方法は、基層と、前記基層の一面側に設けられた粘着材層と、を有する電子部品製造用フィルムを用いた電子部品の製造方法であって、
複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であることを特徴とする電子部品の製造方法。
請求項６に記載の電子部品の製造方法は、請求項５に記載の電子部品の製造方法において、前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下であることを要旨とする。
請求項７に記載の電子部品の製造方法は、請求項５又は６に記載の電子部品の製造方法において、前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍであることを要旨とする。
請求項８に記載の電子部品の製造方法は、請求項５乃至７のうちのいずれかに記載の電子部品の製造方法において、前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含むことを要旨とする。
請求項９に記載の電子部品の製造方法は、請求項５乃至８のうちのいずれかに記載の電子部品の製造方法において、前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含むことを要旨とする。
複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であることを特徴とする電子部品の製造方法。
請求項６に記載の電子部品の製造方法は、請求項５に記載の電子部品の製造方法において、前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下であることを要旨とする。
請求項７に記載の電子部品の製造方法は、請求項５又は６に記載の電子部品の製造方法において、前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍであることを要旨とする。
請求項８に記載の電子部品の製造方法は、請求項５乃至７のうちのいずれかに記載の電子部品の製造方法において、前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含むことを要旨とする。
請求項９に記載の電子部品の製造方法は、請求項５乃至８のうちのいずれかに記載の電子部品の製造方法において、前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含むことを要旨とする。
本発明の電子部品製造用フィルムによれば、電極面を保護しながら、電子部品を製造する際に、電子部品自体に導電性のシールド膜を、電極面を除いた非電極面に形成することができる。そのため、部品自体がノイズ耐性を有する電子部品を得ることができる。
本発明の電子部品の製造方法によれば、電子部品を製造する際に、電子部品自体に導電性のシールド膜を、電極面を除いた非電極面に形成できる。そのため、部品自体がノイズ耐性を有する電子部品を得ることができる。
本発明の電子部品によれば、部品自体がノイズ耐性を有することができる。
本発明の電子部品の製造方法によれば、電子部品を製造する際に、電子部品自体に導電性のシールド膜を、電極面を除いた非電極面に形成できる。そのため、部品自体がノイズ耐性を有する電子部品を得ることができる。
本発明の電子部品によれば、部品自体がノイズ耐性を有することができる。
以下、本発明を、図を参照しながら説明する。ここで示す事項は例示的なもの及び本発明の実施形態を例示的に説明するためのものであり、本発明の原理と概念的な特徴とを最も有効に且つ難なく理解できる説明であると思われるものを提供する目的で述べたものである。この点で、本発明の根本的な理解のために必要で、ある程度以上に本発明の構造的な詳細を示すことを意図してはおらず、図面と合わせた説明によって本発明の幾つかの形態が実際にどのように具現化されるかを当業者に明らかにするものである。
［１］電子部品製造用フィルム
本発明の電子部品製造用フィルム（１）は、基層（１１）と、この基層（１１）の一面側に設けられた粘着材層（１２）と、を有する（図１参照）。粘着材層１２は、基層１１の少なくとも一面側に設けられていればよく、必要に応じて基層１１の一面側及び対面側の両方に設けられていてもよい。また、基層１１と粘着材層１２とは、直接接していてもよく、他の層を介していてもよい。
本発明の電子部品製造用フィルム（１）は、基層（１１）と、この基層（１１）の一面側に設けられた粘着材層（１２）と、を有する（図１参照）。粘着材層１２は、基層１１の少なくとも一面側に設けられていればよく、必要に応じて基層１１の一面側及び対面側の両方に設けられていてもよい。また、基層１１と粘着材層１２とは、直接接していてもよく、他の層を介していてもよい。
（１）基層
基層１１は、粘着材層１２を支持する層である。基層１１は、どのような材料から形成されてもよく、１層のみからなってもよく、２層以上からなってもよいが、電子部品の製造に必要な引張強度を有しながら、柔軟な材料であることが好ましい。このことから、基層１１を構成する材料は、樹脂材料が好ましい。
基層１１は、粘着材層１２を支持する層である。基層１１は、どのような材料から形成されてもよく、１層のみからなってもよく、２層以上からなってもよいが、電子部品の製造に必要な引張強度を有しながら、柔軟な材料であることが好ましい。このことから、基層１１を構成する材料は、樹脂材料が好ましい。
基層１１の引張強度は特に限定されないものの、例えば、１６０℃における引張弾性率Ｅ’（１６０）は、５×１０６Ｐａ≦Ｅ’（１６０）≦１×１０１０Ｐａであることが好ましい。これにより、未シールド電子部品に対して、乾式成膜法を適用して、その非電極面にシールド膜を形成でき、また、その際の高温下における電子部品製造用フィルムの緩みを防止できる。引張弾性率Ｅ’（１６０）は、更に、５×１０７Ｐａ≦Ｅ’（１６０）≦５×１０９Ｐａであることがより好ましい。このＥ’（１６０）の値は、基層１１のＭＤ方向及びＴＤ方向の両方において上述範囲であることが好ましい。
また、基層１１の引張弾性率Ｅ’は、１６０℃における引張弾性率Ｅ’（１６０）と、５０℃における引張弾性率Ｅ’（５０）と、を比較した場合に、これらの差異は比較的小さいことが好ましい。具体的には、引張弾性率Ｅ’（１６０）と引張弾性率Ｅ’（５０）との比ＲＥ（＝Ｅ’（１６０）／Ｅ’（５０））は、０．０５＜ＲＥ＜１であることが好ましい。即ち、引張弾性率Ｅ’（１６０）が引張弾性率Ｅ’（５０）の５％を超え１００％未満であることが好ましい。これにより、未シールド電子部品に対して、乾式成膜法を適用して、その非電極面にシールド膜を形成でき、また、その際の高温下における電子部品製造用フィルムの緩みを防止することができる。この比ＲＥは、更に、０．１０≦ＲＥ≦０．９５が好ましく、０．２０≦ＲＥ≦０．９０がより好ましく、０．３０≦ＲＥ≦０．８５が特に好ましい。
この比ＲＥにおける引張弾性率Ｅ’（５０）の範囲も特に限定されないものの、例えば、１×１０８Ｐａ≦Ｅ’（５０）≦１×１０１０Ｐａとすることが好ましく、１×１０９Ｐａ≦Ｅ’（５０）≦５×１０９Ｐａがより好ましい。このＥ’（５０）の値は、基層１１のＭＤ方向及びＴＤ方向の両方において上述範囲であることが好ましい。
この比ＲＥにおける引張弾性率Ｅ’（５０）の範囲も特に限定されないものの、例えば、１×１０８Ｐａ≦Ｅ’（５０）≦１×１０１０Ｐａとすることが好ましく、１×１０９Ｐａ≦Ｅ’（５０）≦５×１０９Ｐａがより好ましい。このＥ’（５０）の値は、基層１１のＭＤ方向及びＴＤ方向の両方において上述範囲であることが好ましい。
尚、引張弾性率Ｅ’（１６０）の値、及び、引張弾性率Ｅ’（５０）の値は、動的粘弾性測定装置（ＤＭＡ：Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）を用いた測定によって得られる。具体的には、サンプルサイズ幅１０ｍｍ、チャック間長さ２０ｍｍ、周波数１Ｈｚ、昇温速度５℃／分の測定条件で−２０℃から２００℃までの間で測定されるデータのうち、各温度（１６０℃又は５０℃）における測定値として得られる。
基層１１の厚さは、特に限定されないが、５μｍ以上１５０μｍ以下が好ましく、１０μｍ以上１００μｍ以下がより好ましく、１５μｍ以上５０μｍ以下が特に好ましい。
また、基層１１の熱膨張率は、特に限定されないが、温度５０℃から温度１５０℃における熱膨張率が１ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下が好ましく、１０ｐｐｍ／Ｋ以上９５ｐｐｍ／Ｋ以下がより好ましい。
更に、基層１１を構成する材料は、融点が２００℃以上であるか、又は、融点を有さない（加熱分解する場合には、分解温度が２００℃以上）ことが好ましい。基層１１を構成する材料が融点を有する場合には、融点は２００℃以上４００℃以下が好ましく、２１０℃以上３５０℃以下がより好ましく、２２０℃以上３００℃以下が特に好ましい。
尚、基層１１の延伸の有無は問わない。
また、基層１１の熱膨張率は、特に限定されないが、温度５０℃から温度１５０℃における熱膨張率が１ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下が好ましく、１０ｐｐｍ／Ｋ以上９５ｐｐｍ／Ｋ以下がより好ましい。
更に、基層１１を構成する材料は、融点が２００℃以上であるか、又は、融点を有さない（加熱分解する場合には、分解温度が２００℃以上）ことが好ましい。基層１１を構成する材料が融点を有する場合には、融点は２００℃以上４００℃以下が好ましく、２１０℃以上３５０℃以下がより好ましく、２２０℃以上３００℃以下が特に好ましい。
尚、基層１１の延伸の有無は問わない。
上記のような物理特性が好ましいことから、基層１１を構成する樹脂材料としては、ポリイミド系樹脂（ポリイミド、ポリエーテルイミド、ポリアミドイミドなど）、ポリエステル系樹脂（ポリオレフィンテレフタレート、ポリオレフィンナフタレートなど）、ポリアミド系樹脂（ナイロンなど）、ポリオレフィン系樹脂（高密度ポリオレフィン、低密度ポリオレフィン、ホモポリオレフィン、ランダムポリオレフィンなど）、ポリスルホン系樹脂、ポリエーテルスルホン系樹脂、ポリエーテルエーテルケトン系樹脂、ポリフェニレンスルフィド系樹脂などが挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
これらのなかでは、ポリイミド系樹脂及び／又はポリエステル系樹脂が好ましい。
このうち、ポリイミド系樹脂としては、ポリイミド、ポリエーテルイミド及びポリアミドイミド等が挙げられる。これらのなかでは、ポリイミドが好ましい。具体的には、三井化学株式会社製「オーラム（商品名）」、東レ・デュポン社製「カプトン（商品名）」、東洋紡績株式会社製「ゼノマックス（商品名）」、宇部興産株式会社製「ユーピレックス（商品名）」、株式会社カネカ製「アピカル（商品名）」、三菱ガス化学株式会社製の「ネオプリム（商品名）」、倉敷紡績株式会社製の「ミドフィル（商品名）」等が挙げられる。
このうち、ポリイミド系樹脂としては、ポリイミド、ポリエーテルイミド及びポリアミドイミド等が挙げられる。これらのなかでは、ポリイミドが好ましい。具体的には、三井化学株式会社製「オーラム（商品名）」、東レ・デュポン社製「カプトン（商品名）」、東洋紡績株式会社製「ゼノマックス（商品名）」、宇部興産株式会社製「ユーピレックス（商品名）」、株式会社カネカ製「アピカル（商品名）」、三菱ガス化学株式会社製の「ネオプリム（商品名）」、倉敷紡績株式会社製の「ミドフィル（商品名）」等が挙げられる。
一方、ポリエステル系樹脂としては、ポリエチレンテレフタレート、ポリブチレンテレフタレート等のポリアルキレンテレフタレートや、ポリエチレンナフタレート、ポリブチレンナフタレート等のポリアルキレンナフタレートが挙げられる。これらのなかでは、ポリエチレンテレフタレート及び／又はポリエチレンナフタレートが特に好ましい。
基層１１は、樹脂材料以外にも、他成分を含むことができる。具体的には、可塑剤及び軟化剤（鉱油等）、充填剤（炭酸塩、硫酸塩、チタン酸塩、珪酸塩、酸化物（酸化チタン、酸化マグネシウム）、シリカ、タルク、マイカ、クレー、繊維フィラー等）、酸化防止剤、光安定化剤、帯電防止剤、滑剤、着色剤等の各種添加剤などが挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
基層１１における樹脂材料の配合割合は、特に限定されないが、基層１１の全体を１００質量％とした場合に、樹脂材料の割合は、７０質量％以上１００質量％以下とすることができ、８０質量％以上１００質量％以下が好ましく、９０質量％以上１００質量％以下がより好ましい。
（２）粘着材層
粘着材層１２は、粘着材によって形成された層であり、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層である。貯蔵弾性率Ｇ’（１６０）が１×１０４Ｐａ以上であることにより、糊残りを効果的に防止できる。一方、貯蔵弾性率Ｇ’が５００×１０４Ｐａ以下であることにより、未シールド電子部品の電極面の凹凸に対する追従性を得ることができる。この貯蔵弾性率Ｇ’（１６０）は、更に、１．５×１０４Ｐａ≦Ｇ’（１６０）≦３５０×１０４Ｐａがより好ましく、２×１０４Ｐａ≦Ｇ’（１６０）≦２００×１０４Ｐａが特に好ましい。
粘着材層１２は、粘着材によって形成された層であり、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層である。貯蔵弾性率Ｇ’（１６０）が１×１０４Ｐａ以上であることにより、糊残りを効果的に防止できる。一方、貯蔵弾性率Ｇ’が５００×１０４Ｐａ以下であることにより、未シールド電子部品の電極面の凹凸に対する追従性を得ることができる。この貯蔵弾性率Ｇ’（１６０）は、更に、１．５×１０４Ｐａ≦Ｇ’（１６０）≦３５０×１０４Ｐａがより好ましく、２×１０４Ｐａ≦Ｇ’（１６０）≦２００×１０４Ｐａが特に好ましい。
更に、粘着材層１２は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層であることが好ましい。貯蔵弾性率Ｇ’（２５）が１×１０４Ｐａ以上であることにより、糊残りを効果的に防止できる。一方、貯蔵弾性率Ｇ’が５００×１０４Ｐａ以下であることにより、未シールド電子部品の電極面の凹凸に対する追従性を得ることができる。この貯蔵弾性率Ｇ’（２５）は、更に、１．５×１０４Ｐａ≦Ｇ’（２５）≦３５０×１０４Ｐａがより好ましく、２×１０４Ｐａ≦Ｇ’（２５）≦２００×１０４Ｐａが特に好ましい。
上述の貯蔵弾性率Ｇ’（１６０）及び貯蔵弾性率Ｇ’（２５）は、動的粘弾性測定装置（ＤＭＡ：Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）を用いた測定によって得られる。具体的には、サンプルサイズ厚さ５００μｍ、直径８ｍｍパラレルプレート型アタッチメント使用、周波数１Ｈｚ、昇温速度３℃／分の測定条件で−２０℃から２００℃までの間で測定されるデータのうち、各温度（１６０℃又は２５℃）における測定値として得られる。
また、粘着材層１２の粘着力は、特に限定されないものの、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍであることが好ましい。より具体的には、シリコンウエハの表面に貼着して６０分間放置した後、シリコンウエハの表面から剥離するときの、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力（温度２３℃、相対湿度５０％の環境下にて測定）である。
粘着力が、この範囲である場合には、未シールド電子部品の電極面との良好な粘着性を確保しつつ、シールド膜を形成した後で、電子部品を粘着材層１２から剥離する際の糊残りを抑制できる。この粘着力は、更に、０．２Ｎ／２５ｍｍ以上２５Ｎ／２５ｍｍ以下がより好ましく、０．３Ｎ／２５ｍｍ以上２０Ｎ／２５ｍｍ以下が更に好ましい。
粘着力が、この範囲である場合には、未シールド電子部品の電極面との良好な粘着性を確保しつつ、シールド膜を形成した後で、電子部品を粘着材層１２から剥離する際の糊残りを抑制できる。この粘着力は、更に、０．２Ｎ／２５ｍｍ以上２５Ｎ／２５ｍｍ以下がより好ましく、０．３Ｎ／２５ｍｍ以上２０Ｎ／２５ｍｍ以下が更に好ましい。
粘着材層１２の厚さ（基層１１に対して一方の側の面に積層された粘着材層１２の厚さ）は特に限定されないが、０．５μｍ以上５０μｍ以下が好ましく、１μｍ以上３５μｍ以下がより好ましく、３μｍ以上２５μｍ以下が特に好ましい。
粘着材は、上述の特性を有すればよく、どのような材料を用いてもよい。通常、少なくとも粘着主剤を含む。粘着主剤としては、アクリル系粘着剤、シリコーン系粘着剤、ゴム系粘着剤等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。これらのなかでも、アクリル系粘着剤が好ましい。
アクリル系粘着剤としては、アクリル酸エステル化合物の単独重合体、アクリル酸エステル化合物とコモノマーとの共重合体等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
また、アクリル酸エステル化合物としては、メチルアクリレート、エチルアクリレート、ブチルアクリレートおよび２−エチルヘキシルアクリレート等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
更に、コモノマーとしては、酢酸ビニル、アクリルニトリル、アクリルアマイド、スチレン、メチル（メタ）クリレート、（メタ）アクリル酸、ヒドロキシエチルメタクリレート、ジメチルアミノエチルメタクリレート、グリシジルメタクリレート、無水マレイン酸等が挙げられる。
また、アクリル酸エステル化合物としては、メチルアクリレート、エチルアクリレート、ブチルアクリレートおよび２−エチルヘキシルアクリレート等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
更に、コモノマーとしては、酢酸ビニル、アクリルニトリル、アクリルアマイド、スチレン、メチル（メタ）クリレート、（メタ）アクリル酸、ヒドロキシエチルメタクリレート、ジメチルアミノエチルメタクリレート、グリシジルメタクリレート、無水マレイン酸等が挙げられる。
更に、粘着材は、粘着主剤以外に、架橋剤を含むことができる。架橋剤としては、エポキシ系架橋剤（ペンタエリストールポリグリシジルエーテルなど）、イソシアネート系架橋剤（ジフェニルメタンジイソシアネート、トリレンジイソシアネート、テトラメチレンジイソシアネート、ヘキサメチレンジイソシアネート、ポリイソシアネートなど）が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。粘着材に架橋剤が含まれる場合、架橋剤の含有量は、粘着材全体を１００質量部として１０質量部以下とすることが好ましい。また、粘着材層の粘着力は、架橋剤の含有量によって調整できる。具体的には、特開２００４−１１５５９１号公報に記載の方法を利用できる。
尚、上記架橋剤を含有する粘着材の場合、本明細書で述べている貯蔵弾性率Ｇ’及び粘着力の値はいずれも、架橋後の値である。
尚、上記架橋剤を含有する粘着材の場合、本明細書で述べている貯蔵弾性率Ｇ’及び粘着力の値はいずれも、架橋後の値である。
また、粘着剤は、エネルギー線によって硬化されるエネルギー硬化型粘着材であってもよいし、エネルギー線によって硬化されないエネルギー非硬化型粘着材であってもよい。
このうち、エネルギー硬化型粘着材である場合、粘着材に対しエネルギー線照射を行うことで、粘着材を硬化させ、その粘着力を低下させることができる。このため、得られた電子部品（シールド膜を備えた電子部品）と電子部品製造用フィルムとを離間させる際に、電子部品に対する糊残りをより確実に防止できる。
尚、上記エネルギー硬化型粘着材である場合、本明細書で述べている貯蔵弾性率Ｇ’及び粘着力の値はいずれも、硬化前の値である。
エネルギー硬化型粘着材は、どのようなエネルギー線によって硬化されるものであってもよい、エネルギー線としては、紫外線、電子線、赤外線等が挙げられる。これらのエネルギー線は１種のみを用いてもよく２種以上を併用してもよい。具体的には、紫外線によって硬化される紫外線硬化型粘着剤が挙げられる。
このうち、エネルギー硬化型粘着材である場合、粘着材に対しエネルギー線照射を行うことで、粘着材を硬化させ、その粘着力を低下させることができる。このため、得られた電子部品（シールド膜を備えた電子部品）と電子部品製造用フィルムとを離間させる際に、電子部品に対する糊残りをより確実に防止できる。
尚、上記エネルギー硬化型粘着材である場合、本明細書で述べている貯蔵弾性率Ｇ’及び粘着力の値はいずれも、硬化前の値である。
エネルギー硬化型粘着材は、どのようなエネルギー線によって硬化されるものであってもよい、エネルギー線としては、紫外線、電子線、赤外線等が挙げられる。これらのエネルギー線は１種のみを用いてもよく２種以上を併用してもよい。具体的には、紫外線によって硬化される紫外線硬化型粘着剤が挙げられる。
エネルギー硬化型粘着材である場合、粘着材は、上述の粘着主剤以外に、分子内に炭素−炭素二重結合を有する化合物（以下、単に「硬化性化合物」という）と、エネルギー線に反応して硬化性化合物の重合を開始させることができる光重合開始剤を含むことができる。この硬化性化合物は、分子中に炭素−炭素二重結合を有し、ラジカル重合により硬化可能なモノマー、オリゴマー及び／又はポリマーが好ましい。具体的には、硬化性化合物としては、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、テトラエチレングリコールジ（メタ）アクリレート、１，６−ヘキサンジオールジ（メタ）アクリレート、ネオペンチルグリコールジ（メタ）アクリレート等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。粘着材に硬化性化合物が含まれる場合、硬化性化合物の含有量は、粘着材１００質量部に対して０．１〜２０重量部が好ましい。
尚、分子内の炭素−炭素二重結合は、上述の粘着主剤が分子内に有することによって含まれてもよい。即ち、例えば、粘着主剤は、側鎖に炭素−炭素二重結合を有するエネルギー硬化型ポリマー等とすることができる。このようなに、粘着主剤が分子内に硬化性構造を有する場合には、上述の硬化性化合物は配合してもよく、配合しなくてもよい。
一方、光重合開始剤としては、エネルギー線の照射によりラジカルを生成できる化合物が好ましい。具体的には、アセトフェノン系光重合開始剤｛メトキシアセトフェノンなど｝、α−ケトール化合物｛４−（２−ヒドロキシエトキシ）フェニル（２−ヒドロキシ−２−プロピル）ケトン、α−ヒドロキシシクロヘキシルフェニルケトンなど｝、ケタール系化合物｛ベンジルジメチルケタールなど｝、ベンゾイン系光重合開始剤｛ベンゾイン、ベンゾインアルキルエーテル類（ベンゾインメチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル）など｝、ベンゾフェノン系光重合開始剤｛ベンゾフェノン、ベンゾイル安息香酸など｝、芳香族ケタール類｛ベンジルジメチルケタールなど｝等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。粘着材に光重合開始剤が含まれる場合、光重合開始剤の含有量は、粘着材１００質量部に対して５〜１５質量部とすることが好ましい。
（３）その他の層
本電子部品製造用フィルム１は、上述のように、基層１１及び粘着材層１２を少なくとも備える。そして、粘着材層１２は、基層１１の一面にのみに備えてもよし、基層１１の両面に備えてもよい。
また、本電子部品製造用フィルム１は、基層１１及び粘着材層１２のみからなってもよいが、他層を備えることができる。他層としては、粘着材との界面強度を向上する界面強度向上層、基材から粘着面への低分子量成分の移行を抑制する移行防止層等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
本電子部品製造用フィルム１は、上述のように、基層１１及び粘着材層１２を少なくとも備える。そして、粘着材層１２は、基層１１の一面にのみに備えてもよし、基層１１の両面に備えてもよい。
また、本電子部品製造用フィルム１は、基層１１及び粘着材層１２のみからなってもよいが、他層を備えることができる。他層としては、粘着材との界面強度を向上する界面強度向上層、基材から粘着面への低分子量成分の移行を抑制する移行防止層等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
（４）電子部品製造用フィルムの製造
本電子部品製造用フィルムは、どのような方法で製造してもよく、その方法は特に限定されない。具体的には、共押出し法、押出ラミネート法、接着ラミネート法、塗布法等の方法により製造できる。このうち、共押出し法は、基層１１となる溶融樹脂と粘着材層１２となる溶融樹脂とを共押出しによって積層して電子部品製造用フィルムを得る方法である。
また、押出ラミネート法は、基層１１上に、粘着材層１２となる溶融樹脂を押出しによって積層することによって電子部品製造用フィルムを得る方法である。
更に、塗布法は、基層１１上に、粘着材層１２となる溶融樹脂を塗布又は塗工によって積層し、電子部品製造用フィルムを得る方法である。粘着材層１２を構成する粘着材として、エネルギー硬化型粘着材を用いる場合は、この塗布法を用いることが好ましい。
また、接着ラミネート法は、基層１１と粘着材層１２とを、熱圧着、接着剤、ホットメルト等を介して積層し、電子部品製造用フィルムを製造する方法である。
これらの方法は、１種のみを用いてもよく２種以上を併用してもよい。
本電子部品製造用フィルムは、どのような方法で製造してもよく、その方法は特に限定されない。具体的には、共押出し法、押出ラミネート法、接着ラミネート法、塗布法等の方法により製造できる。このうち、共押出し法は、基層１１となる溶融樹脂と粘着材層１２となる溶融樹脂とを共押出しによって積層して電子部品製造用フィルムを得る方法である。
また、押出ラミネート法は、基層１１上に、粘着材層１２となる溶融樹脂を押出しによって積層することによって電子部品製造用フィルムを得る方法である。
更に、塗布法は、基層１１上に、粘着材層１２となる溶融樹脂を塗布又は塗工によって積層し、電子部品製造用フィルムを得る方法である。粘着材層１２を構成する粘着材として、エネルギー硬化型粘着材を用いる場合は、この塗布法を用いることが好ましい。
また、接着ラミネート法は、基層１１と粘着材層１２とを、熱圧着、接着剤、ホットメルト等を介して積層し、電子部品製造用フィルムを製造する方法である。
これらの方法は、１種のみを用いてもよく２種以上を併用してもよい。
［２］電子部品の製造方法
上述の本電子部品製造用フィルム１は、電子部品の製造方法に用いられるフィルムである。そして、本電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、未シールド電子部品の電極を備えた電極面を、電子部品製造用フィルムの粘着材層に貼着して、電極面を保護する電極面保護工程（Ｒ１）（図２参照）と、
電極面以外の非電極面に対して乾式成膜法を用いて、非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程（Ｒ２）（図３参照）と、を備える。
上述の本電子部品製造用フィルム１は、電子部品の製造方法に用いられるフィルムである。そして、本電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、未シールド電子部品の電極を備えた電極面を、電子部品製造用フィルムの粘着材層に貼着して、電極面を保護する電極面保護工程（Ｒ１）（図２参照）と、
電極面以外の非電極面に対して乾式成膜法を用いて、非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程（Ｒ２）（図３参照）と、を備える。
（１）未シールド電子部品
未シールド電子部品２’（図４参照）は、シールド膜２１を有さない電子部品である。即ち、シールド膜２１以外の他のシールド膜を備えているか否かは限定されない。例えば、シールド膜２１ではない構成であって、シールド特性を発揮し得る構成を既に備えた電子部品であっても、シールド膜２１を備えないことをもって、その電子部品を未シールド電子部品２’というものとする。
加えて、未シールド電子部品２’は、電極２３を備えた電極面２２ａを有する。この電極面２２ａは、フリップチップ接続に利用される面であり、例えば、図４では、配線層２６の外表面（電極２３を備える側の外表面）及び電極２３の外表面によって構成される凹凸面である。即ち、電極面２２ａは、電極２３を有することにより、凹凸面となっている。
未シールド電子部品２’（図４参照）は、シールド膜２１を有さない電子部品である。即ち、シールド膜２１以外の他のシールド膜を備えているか否かは限定されない。例えば、シールド膜２１ではない構成であって、シールド特性を発揮し得る構成を既に備えた電子部品であっても、シールド膜２１を備えないことをもって、その電子部品を未シールド電子部品２’というものとする。
加えて、未シールド電子部品２’は、電極２３を備えた電極面２２ａを有する。この電極面２２ａは、フリップチップ接続に利用される面であり、例えば、図４では、配線層２６の外表面（電極２３を備える側の外表面）及び電極２３の外表面によって構成される凹凸面である。即ち、電極面２２ａは、電極２３を有することにより、凹凸面となっている。
また、電極２３は、本方法を経て得られたシールド済みの電子部品２（図５参照）を実装面に実装する際に、実装面に形成された電極に対して溶融され接合されて、電子部品２と実装面（ＰＣＢ基板等の実装面）との間の電気的接続を形成するものである。具体的には、ボールバンプ、印刷バンプ、スタッドバンプ及びめっきバンプ等のバンプが挙げられる。即ち、通常、電極２３は、凸電極である。これらは１種のみを用いてもよく２種以上を併用してもよい。
また、バンプを構成する金属種は特に限定されず、銀、金、銅、錫、鉛、ビスマス及びこれらの合金（ＳｎＡｇ合金、ＳｎＢｉ合金、ＳｎＡｕ合金など）が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
また、バンプを構成する金属種は特に限定されず、銀、金、銅、錫、鉛、ビスマス及びこれらの合金（ＳｎＡｇ合金、ＳｎＢｉ合金、ＳｎＡｕ合金など）が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
更に、未シールド電子部品２’は、通常、封止剤２５によって封止されている部品である。その他、未シールド電子部品２’は、図４に例示されるように、配線層２６（ＷＬＣＳＰ等における再配線層を含む）、半導体部品２４、配線層２６と半導体部品とを電気的に接続する電気接続部２７（バンプ、ワイヤーボンディングなど）等を備えることができる。
上述のうち、半導体部品２４は、どのような半導体基板から得られた半導体が用いられていてもよい。例えば、シリコン基板、サファイア基板、ゲルマニウム基板、ゲルマニウム−ヒ素基板、ガリウム−リン基板、ガリウム−ヒ素−アルミニウム基板、ガリウム−ヒ素基板、タンタル酸リチウム基板等の半導体基板が挙げられる。このうち、サファイア基板は、サファイア製の基板上に半導体層（ＧａＮ等）が積層された形態が例示される。これらのなかで、例えば、ロジック用及びメモリ用の半導体部品２４としては、シリコン基板、ガリウム−ヒ素基板、タンタル酸リチウム基板が好ましい。
更に、半導体部品２４は、その半導体表面に回路を備えることができる。回路としては、配線、キャパシタ、ダイオード及びトランジスタ等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
更に、１つの未シールド電子部品２’内に、半導体部品２４を１つのみを備えてもよく、半導体部品２４を２つ以上備えてもよい。
更に、半導体部品２４は、その半導体表面に回路を備えることができる。回路としては、配線、キャパシタ、ダイオード及びトランジスタ等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
更に、１つの未シールド電子部品２’内に、半導体部品２４を１つのみを備えてもよく、半導体部品２４を２つ以上備えてもよい。
このような未シールド電子部品２’として、より具体的には、下記（Ａ）〜（Ｄ）の未シールド電子部品２’が例示される。
（Ａ）回路形成された半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化して得られた半導体部品（チップ、ダイ）を、リードフレーム上に配列し、ボンディングワイヤー（電気接続部）によって電気接続した後、封止剤で封止し、次いで、個片化して得られた未シールド電子部品（Ａ）。
（Ｂ）回路形成された半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化して得られた半導体部品（チップ、ダイ）を、中間基板上に回路形成面と中間基板の電極面が相対するように配列し、回路形成面と中間基板の電極面とをバンプ電極によって電気接続した後、封止剤で封止し、次いで、個片化して得られた未シールド電子部品（Ｂ）。（フリップチップ方式で得られる未シールド電子部品、及び、封止剤で封止せず回路形成面と中間基板の電極面の間の空間を保護用樹脂により充填された未シールド電子部品が含まれる）。
（Ａ）回路形成された半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化して得られた半導体部品（チップ、ダイ）を、リードフレーム上に配列し、ボンディングワイヤー（電気接続部）によって電気接続した後、封止剤で封止し、次いで、個片化して得られた未シールド電子部品（Ａ）。
（Ｂ）回路形成された半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化して得られた半導体部品（チップ、ダイ）を、中間基板上に回路形成面と中間基板の電極面が相対するように配列し、回路形成面と中間基板の電極面とをバンプ電極によって電気接続した後、封止剤で封止し、次いで、個片化して得られた未シールド電子部品（Ｂ）。（フリップチップ方式で得られる未シールド電子部品、及び、封止剤で封止せず回路形成面と中間基板の電極面の間の空間を保護用樹脂により充填された未シールド電子部品が含まれる）。
（Ｃ）回路形成された半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化して得られた半導体部品（チップ、ダイ）を、離間配列し、回路形成面の裏面側を封止剤で封止した後、回路形成面に再配線層及びバンプ電極（電気接続部）等の外部との導通を得る外部回路を一括して形成し、次いで、個片化した未シールド電子部品（Ｃ）、（ファンアウト方式（ｅＷＬＢ方式）で得られる未シールド電子部品が含まれる）。
（Ｄ）半導体ウエハをウエハ状態のまま、回路形成面に再配線層及びバンプ電極（電気接続部）等の外部との導通を得る外部回路を一括して形成し、次いで、半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化した未シールド電子部品（Ｄ）、（ウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）方式において得られる未シールド電子部品、及び、研削面上に保護樹脂膜が付与された未シールド電子部品が含まれる）。
本発明の製造方法では、上述の未シールド電子部品（Ａ）〜（Ｄ）のうちのいずれか１種のみを用いてもよく２種以上を併用してもよい。
（Ｄ）半導体ウエハをウエハ状態のまま、回路形成面に再配線層及びバンプ電極（電気接続部）等の外部との導通を得る外部回路を一括して形成し、次いで、半導体ウエハの回路形成面の裏面を研削して薄化し、引き続きダイシングにより個片化した未シールド電子部品（Ｄ）、（ウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）方式において得られる未シールド電子部品、及び、研削面上に保護樹脂膜が付与された未シールド電子部品が含まれる）。
本発明の製造方法では、上述の未シールド電子部品（Ａ）〜（Ｄ）のうちのいずれか１種のみを用いてもよく２種以上を併用してもよい。
更に、未シールド電子部品２’は、どのような用途の電子部品であってもよい、例えば、ロジック用（例えば、通信用、高周波信号処理用等）、メモリ用、センサー用、電源用の電子部品があげられる。これらは、１種のみを用いてもよく２種以上を併用してもよい。これらのなかでは、ロジック用、メモリ用、電源用が好ましい。このうち、ロジック用の未シールド電子部品を用いる場合は、通信用ロジック電子部品となる未シールド電子部品２’や、高周波信号処理用ロジック電子部品となる未シールド電子部品２’であることが好ましい。また、電源用の未シールド電子部品を用いる場合は、高周波電源用電子部品（高周波電源用パワーデバイス）となる未シールド電子部品２’であることが好ましい。
また、前述のように、未シールド電子部品２’は、電極２３を備えた電極面２２ａと、電極面２２ａ以外の非電極面２２ｂとを有する。
このうち、非電極面２２ｂは、例えば、１面のみから構成されてもよい（ドーム形状）し、２面以上を有してもよい。２面以上を有する場合には、非電極面２２ｂは、電極面２２ａに対する対面２２１ｂと、電極面２２ａと対面２２１ｂとを繋ぐ側面２２２ｂと、を有することができる。このうち、対面２２１ｂは、未シールド電子部品２’において、電極面２２ａに対して、その反対側に位置する面である。通常、電極２２ａ及び対面２２１ｂは各々１面から構成される。
一方、側面２２２ｂは、１面のみ構成されてもよい（例えば、未シールド電子部品２’の外形が円板状である場合等）が、２面以上から構成することができる。２面以上から構成される場合としては、未シールド電子部品２’の外形が四角板状である場合が挙げられる。未シールド電子部品２’の外形が四角板状である場合、側面２２２ｂは４面から構成できる。即ち、外形が四角板状である未シールド電子部品２’に対して、シールド膜形成工程を行う場合には、例えば、１面の対面２２１ｂと、４面の側面２２２ｂとの合計５面を有する非電極面に対して乾式成膜法を施して、５面から構成される非電極面２２ｂ上で一体にされた導電性のシールド膜２１を形成することができる。
このうち、非電極面２２ｂは、例えば、１面のみから構成されてもよい（ドーム形状）し、２面以上を有してもよい。２面以上を有する場合には、非電極面２２ｂは、電極面２２ａに対する対面２２１ｂと、電極面２２ａと対面２２１ｂとを繋ぐ側面２２２ｂと、を有することができる。このうち、対面２２１ｂは、未シールド電子部品２’において、電極面２２ａに対して、その反対側に位置する面である。通常、電極２２ａ及び対面２２１ｂは各々１面から構成される。
一方、側面２２２ｂは、１面のみ構成されてもよい（例えば、未シールド電子部品２’の外形が円板状である場合等）が、２面以上から構成することができる。２面以上から構成される場合としては、未シールド電子部品２’の外形が四角板状である場合が挙げられる。未シールド電子部品２’の外形が四角板状である場合、側面２２２ｂは４面から構成できる。即ち、外形が四角板状である未シールド電子部品２’に対して、シールド膜形成工程を行う場合には、例えば、１面の対面２２１ｂと、４面の側面２２２ｂとの合計５面を有する非電極面に対して乾式成膜法を施して、５面から構成される非電極面２２ｂ上で一体にされた導電性のシールド膜２１を形成することができる。
（２）電子部品（シールド膜を備えた電子部品）
一方、本製造方法によって得られる電子部品２（図５参照）は、上述の未シールド電子部品２’に対して、シールド膜２１が形成された電子部品である。本製造方法によって得られる電子部品２は、上述の未シールド電子部品（Ａ）〜（Ｄ）のうちのいずれか１種にシールド膜２１を形成したものが好ましい。この場合、（Ａ）〜（Ｃ）においては、封止剤で封止された面に対してシールド膜を形成し、（Ｄ）においては、薄化のために研削した面、或は、研削面の保護のために研削面上に形成された保護樹脂膜に対してシールド膜を形成することが好ましい。
このシールド膜２１は、未シールド電子部品２’の電極面２２ａ以外の非電極面２２ｂに対して乾式成膜法を用いて、非電極面２２ｂ上で一体にされた導電性の膜である。但し、例えば、ＷＬＣＳＰタイプの電子部品等においては、配線層２６の側面部分は、シールド膜２１によって覆われていてもよいし、覆われていなくてもよい。通常、本製造方法による電子部品２は、少なくとも、封止剤２５の全表面がシールド膜２１によって覆われた形態となっている。
一方、本製造方法によって得られる電子部品２（図５参照）は、上述の未シールド電子部品２’に対して、シールド膜２１が形成された電子部品である。本製造方法によって得られる電子部品２は、上述の未シールド電子部品（Ａ）〜（Ｄ）のうちのいずれか１種にシールド膜２１を形成したものが好ましい。この場合、（Ａ）〜（Ｃ）においては、封止剤で封止された面に対してシールド膜を形成し、（Ｄ）においては、薄化のために研削した面、或は、研削面の保護のために研削面上に形成された保護樹脂膜に対してシールド膜を形成することが好ましい。
このシールド膜２１は、未シールド電子部品２’の電極面２２ａ以外の非電極面２２ｂに対して乾式成膜法を用いて、非電極面２２ｂ上で一体にされた導電性の膜である。但し、例えば、ＷＬＣＳＰタイプの電子部品等においては、配線層２６の側面部分は、シールド膜２１によって覆われていてもよいし、覆われていなくてもよい。通常、本製造方法による電子部品２は、少なくとも、封止剤２５の全表面がシールド膜２１によって覆われた形態となっている。
（３）電極面保護工程
電極面保護工程（Ｒ１）（図２参照）は、複数の未シールド電子部品２’同士が離間された状態で貼着されるように、未シールド電子部品２’の電極２３を備えた電極面２２ａを、電子部品製造用フィルム１の粘着材層１２に貼着して、電極面２２ａを保護する工程である。
この電極面保護工程Ｒ１を行うことにより、電極２３は、電子部品製造用フィルム１の粘着材層１２内に埋設された状態で貼着され、電極面２２ａの凹凸面は、隙間なく電子部品製造用フィルム１の粘着材層１２に貼着されることとなる。このため、乾式成膜法を用いてシールド膜２１の形成を行っても、電極面２２ａにスパッタ金属や蒸着金属等が付着することを防止できる。即ち、電極面２２ａが導電性材料によって汚染されることを防止することができる。
電極面保護工程（Ｒ１）（図２参照）は、複数の未シールド電子部品２’同士が離間された状態で貼着されるように、未シールド電子部品２’の電極２３を備えた電極面２２ａを、電子部品製造用フィルム１の粘着材層１２に貼着して、電極面２２ａを保護する工程である。
この電極面保護工程Ｒ１を行うことにより、電極２３は、電子部品製造用フィルム１の粘着材層１２内に埋設された状態で貼着され、電極面２２ａの凹凸面は、隙間なく電子部品製造用フィルム１の粘着材層１２に貼着されることとなる。このため、乾式成膜法を用いてシールド膜２１の形成を行っても、電極面２２ａにスパッタ金属や蒸着金属等が付着することを防止できる。即ち、電極面２２ａが導電性材料によって汚染されることを防止することができる。
本方法で用いる電子部品製造用フィルムは、前述の本発明の電子部品製造用フィルムと、同じであってもよいが異なっていてもよい。
本方法で用いる電子部品製造用フィルム１も、基層１１を有するが、基層１１としては、前述の本発明の電子部品製造用フィルム１において説明した基層１１の説明をそのまま適用できる。
本方法で用いる電子部品製造用フィルム１も、粘着材層１２を有するが、この粘着材層１２は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層である必要はないが、好ましくは、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層であり、その他の点においても、前述の本発明の電子部品製造用フィルム１において説明した粘着材層１２の説明をそのまま適用できる。
本方法で用いる電子部品製造用フィルム１も、基層１１を有するが、基層１１としては、前述の本発明の電子部品製造用フィルム１において説明した基層１１の説明をそのまま適用できる。
本方法で用いる電子部品製造用フィルム１も、粘着材層１２を有するが、この粘着材層１２は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層である必要はないが、好ましくは、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下の層であり、その他の点においても、前述の本発明の電子部品製造用フィルム１において説明した粘着材層１２の説明をそのまま適用できる。
また、複数の未シールド電子部品２’同士は、互いに離間された状態となるように電子部品製造用フィルム１に貼着されるため、各未シールド電子部品２’の全ての側面は、開放された状態となる。従って、電極面２２ａの対面（天面）だけでなく、各未シールド電子部品２’の側面にもシールド膜２１を形成できる。そして、未シールド電子部品２’の対面及び側面が同時に開放された状態で、シールド膜２１の形成を行うことができるため、シールド膜２１は、対面から側面まで一続きの一体にされた導電性膜とすることができる。従って、優れたシールド特性を発揮させることができる。
未シールド電子部品２’同士の離間距離は特に限定されないが、未シールド電子部品２’同士の離間距離をＬ（ｍｍ）とし、未シールド電子部品２’の端縁高さ（側面の高さ）をＨ（ｍｍ）とした場合に、Ｈ／Ｌ≦１となる離間距離Ｌが好ましい。Ｈ／Ｌ≦１であることにより、乾式成膜法によって未シールドで電子部品２’の側面へスパッタ金属や蒸着金属を十分に回り込ませることができる。Ｈ／Ｌ＞１であってもよいが、隣り合った未シールド電子部品２’の側面間が、スパッタや蒸着により金属によって充填されたような状態となり、未シールド電子部品２’同士を分離するために、再度のダイシング工程を必要とすることになり好ましくない。Ｈ／Ｌは１以下が好ましく、Ｈ／Ｌ≦０．９がより好ましく、Ｈ／Ｌ≦０．８が更に好ましい。また、下限値は特に限定されないものの、電子部品の製造効率の観点から、０．０５≦Ｈ／Ｌが好ましく、０．１≦Ｈ／Ｌがより好ましい。また、Ｈの範囲は特に限定されないが、通常、０．５≦Ｈ≦１０であり、０．７≦Ｈ≦５．０が好ましく、１．０≦Ｈ≦３．０がより好ましい。
尚、通常、端縁高さＨは、０．５ｍｍ以上であることから、離間距離Ｌも、０．５ｍｍ以上である。同様に、通常、端縁高さＨは、１０ｍｍ以下であることから、離間距離Ｌも、１０ｍｍ以下である。
尚、通常、端縁高さＨは、０．５ｍｍ以上であることから、離間距離Ｌも、０．５ｍｍ以上である。同様に、通常、端縁高さＨは、１０ｍｍ以下であることから、離間距離Ｌも、１０ｍｍ以下である。
尚、隣り合った未シールド電子部品２’同士が同じものである場合、上記の端縁高さＨ（μｍ）は、１つの未シールド電子部品２’の端縁の平均高さであるとする。具体的には、少なくとも異なる４つの端縁で計測された端縁高さの平均値であるものとする。また、例えば、平面視が四辺を有する未シールド電子部品である場合、各々の辺（端縁）において無作為に選択された端縁における高さの平均値であるとする。
更に、隣り合った未シールド電子部品２’同士の高さが異なるものである場合、端縁高さＨ（μｍ）及び離間距離Ｌ（μｍ）の対象となる隣り合った未シールド電子部品を各々部品２’ａ及び部品２’ｂとし、部品２’ａの端縁高さがＨａ（μｍ）、部品２’ｂの端縁高さがＨｂ（μｍ）である場合、これらの平均値を端縁高さＨ（μｍ）とする。
更に、隣り合った未シールド電子部品２’同士の高さが異なるものである場合、端縁高さＨ（μｍ）及び離間距離Ｌ（μｍ）の対象となる隣り合った未シールド電子部品を各々部品２’ａ及び部品２’ｂとし、部品２’ａの端縁高さがＨａ（μｍ）、部品２’ｂの端縁高さがＨｂ（μｍ）である場合、これらの平均値を端縁高さＨ（μｍ）とする。
未シールド電子部品２’を粘着材層１２に貼着する際、電子部品製造用フィルム１は、フィルム状のまま利用してもよいし、枠体５を用いて電子部品製造用フィルム１を保持してもよい。即ち、開口部５１を有する枠体５の、開口部５１を覆うように枠体５の一面に電子部品製造用フィルム１の粘着材層１２を貼着した保護部材１５とすることによって、電子部品製造用フィルム１を枠体５に保持できる（図２参照）。この場合は、枠体５の開口部５１に露出された粘着材層１２の表面に、前述の複数の未シールド電子部品２’同士を離間させて貼着することによって、電極面保護工程Ｒ１を行うことができる（図２参照）。
尚、当然ながら、枠体５を用いるか否かに関わらず、必要に応じて、電子部品製造用フィルム１は、真空チャックテーブルに吸着固定して用いることができる。また、枠体５の開口部５１を覆うように、枠体５の一面に、電子部品製造用フィルム１の粘着材層１２を貼着する際には、必要に応じて加熱を行うことができる。
尚、当然ながら、枠体５を用いるか否かに関わらず、必要に応じて、電子部品製造用フィルム１は、真空チャックテーブルに吸着固定して用いることができる。また、枠体５の開口部５１を覆うように、枠体５の一面に、電子部品製造用フィルム１の粘着材層１２を貼着する際には、必要に応じて加熱を行うことができる。
枠体５としては、リングフレームを用いることができる。枠体５の概形は限定されず、適宜必要に応じた形状にできるが、例えば、円形又は四角形等を採用できる。同様に、開口部５１の概形も限定されず、適宜必要に応じた形状にでき、例えば、円形又は四角形等を採用できる。枠体５を構成する材質も限定されず、例えば、樹脂及び／又は金属等を用いることができる。
（４）シールド膜形成工程
シールド膜形成工程（Ｒ２）（図３参照）は、電極面２２ａ以外の非電極面２２ｂに対して乾式成膜法を用いて、非電極面２２ｂ上で一体にされた導電性のシールド膜２１を形成する工程である。
シールド膜形成工程（Ｒ２）（図３参照）は、電極面２２ａ以外の非電極面２２ｂに対して乾式成膜法を用いて、非電極面２２ｂ上で一体にされた導電性のシールド膜２１を形成する工程である。
乾式成膜法は、乾式で導電性膜を形成する方法であり、めっき法（無電解めっき法を除く）等のように湿式で導電性膜を形成する成膜法を除いた成膜法である。乾式成膜法としては、スパッタリング法及び蒸着法等が挙げられる。
このうち、スパッタリング法としては、ＤＣスパッタリング法、ＲＦスパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、反応性スパッタリング法等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
一方、蒸着法としては、真空蒸着法及び化学気相成長法（ＣＶＤ法）が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。更に、真空蒸着法としては、分子線エピタキシー法（ＭＢＥ法）及び物理気相成長法（ＰＶＤ法）等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。また、ＣＶＤ法としては、熱ＣＶＤ法、触媒ＣＶＤ法、光ＣＶＤ法、プラズマＣＶＤ法、レーザーＣＶＤ法、エピタキシャルＣＶＤ法、アトミックレイヤーＣＶＤ法、有機金属ＣＶＤ法、クロライドＣＶＤ法等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
これらの各種の乾式成膜法のなかでも、負荷温度を比較的低く抑えることができるという観点では、マグネトロンスパッタリング法、プラズマＣＶＤ等が好ましい。
このうち、スパッタリング法としては、ＤＣスパッタリング法、ＲＦスパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、反応性スパッタリング法等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
一方、蒸着法としては、真空蒸着法及び化学気相成長法（ＣＶＤ法）が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。更に、真空蒸着法としては、分子線エピタキシー法（ＭＢＥ法）及び物理気相成長法（ＰＶＤ法）等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。また、ＣＶＤ法としては、熱ＣＶＤ法、触媒ＣＶＤ法、光ＣＶＤ法、プラズマＣＶＤ法、レーザーＣＶＤ法、エピタキシャルＣＶＤ法、アトミックレイヤーＣＶＤ法、有機金属ＣＶＤ法、クロライドＣＶＤ法等が挙げられる。これらは１種のみを用いてもよく２種以上を併用してもよい。
これらの各種の乾式成膜法のなかでも、負荷温度を比較的低く抑えることができるという観点では、マグネトロンスパッタリング法、プラズマＣＶＤ等が好ましい。
本製造方法を用いる場合、乾式成膜法における負荷温度は、２００℃以下であることが好ましい。２００℃以下であることにより、電子部品製造用フィルム１を構成する材料に対する負担を抑えることができる。この温度は、更に、１９０℃以下がより好ましく、１８０℃以下が特に好ましい。一方、乾式成膜法において負荷される最低温度は特に限定されないが、通常、８０℃以上である。
シールド膜２１を構成する材料は導電性であればよい。具体的には、２０℃における電気抵抗率が１００００μΩ・ｃｍ以下の導電性を有することが好ましい。この電気抵抗率は、２００μΩ・ｃｍ以下がより好ましく、１００μΩ・ｃｍ以下が特に好ましい。
シールド膜２１を構成する成分は金属が好ましいが、その金属の種類は特に限定されない。例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｎ、Ｓｎ、Ｓｂ、Ｗ、Ｒｅ、Ｉｒ、Ｐｔ、Ａｕ、Ｂｉ等の金属を用いることができる他、この群から選ばれる２種以上の金属を含んだ合金、酸化物（ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＴＯ（ＳｎＯ２−Ｓｂ）、ＦＴＯ（ＳｎＯ２−Ｆ）等）等を用いることができる。これらは１種のみを用いてもよく２種以上を併用してもよい。
これらのなかでは、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ及びＦｅのうちの１種又は２種以上を含む金属膜、ＩＴＯ膜、ＡＴＯ膜が好ましい。
シールド膜２１を構成する成分は金属が好ましいが、その金属の種類は特に限定されない。例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｎ、Ｓｎ、Ｓｂ、Ｗ、Ｒｅ、Ｉｒ、Ｐｔ、Ａｕ、Ｂｉ等の金属を用いることができる他、この群から選ばれる２種以上の金属を含んだ合金、酸化物（ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＴＯ（ＳｎＯ２−Ｓｂ）、ＦＴＯ（ＳｎＯ２−Ｆ）等）等を用いることができる。これらは１種のみを用いてもよく２種以上を併用してもよい。
これらのなかでは、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ及びＦｅのうちの１種又は２種以上を含む金属膜、ＩＴＯ膜、ＡＴＯ膜が好ましい。
シールド膜２１の膜厚は、シールド特性を発揮することができればよく、特に限定されないが、１０００ｎｍ以下が好ましく、５００ｎｍ以下がより好ましい。一方、最薄膜厚は特に限定されないが、５０ｎｍ以上であることが好ましい。
また、本製造方法によって得られる電子部品２は、シールド膜２１と非電極面２２ｂとの間に他層を備えることができる。他層としては、シールド膜２１の非電極面２２ｂに対する接合性を向上させるプライマー膜等が挙げられる。プライマー膜は、導電性を有していてもよいし、導電性を有していなくてもよい。プライマー膜を構成する材料は特に限定されないが、通常、封止剤２５は、エポキシ硬化樹脂を含むため、エポキシ硬化樹脂との接合性を向上させる層であることが好ましい。このように、プライマー膜を備える場合には、シールド膜形成工程の前に、非電極面２２ｂに対して、非電極面２２ｂの表面で一体にされたプライマー膜を形成するプライマー膜形成工程を備えることとなる。
また、本製造方法によって得られる電子部品２は、シールド膜２１と非電極面２２ｂとの間に他層を備えることができる。他層としては、シールド膜２１の非電極面２２ｂに対する接合性を向上させるプライマー膜等が挙げられる。プライマー膜は、導電性を有していてもよいし、導電性を有していなくてもよい。プライマー膜を構成する材料は特に限定されないが、通常、封止剤２５は、エポキシ硬化樹脂を含むため、エポキシ硬化樹脂との接合性を向上させる層であることが好ましい。このように、プライマー膜を備える場合には、シールド膜形成工程の前に、非電極面２２ｂに対して、非電極面２２ｂの表面で一体にされたプライマー膜を形成するプライマー膜形成工程を備えることとなる。
本発明の製造方法では、電極面保護工程Ｒ１、シールド膜形成工程Ｒ２及びプライマー膜形成工程以外にも他の工程を備えることができる。他の工程としては、得られた電子部品２を電子部品製造用フィルム１からピックアップするピックアップ工程が得られる。電子部品２のピックアップ方法は、特に限定されず、従来公知の方法や、本方法に適した各種の方法を適宜利用することができる。
［３］電子部品
本発明の電子部品２（図５参照）は、電極２３を備えた電極面２２ａと、電極面２２ａ以外の非電極面２２ｂと、備える。そして、この非電極面２２ｂを覆う一体にされた導電性のシールド膜２１を有する。
また、本発明の電子部品２は、電極面２２ａに設けられている電極２３は、格子状に配列されたものとすることができる。即ち、電極２３が、ボールバンプである場合には、ボールグリッドアレイ構造となり、電極２３が、スタッドバンプや長尺状の導電ピンである場合には、ピングリッドアレイ構造となる。
更に、本発明の電子部品２は、非電極面２２ｂが封止材２５により構成されたものとすることができる。即ち、封止材２５の表面が非電極面２２ｂとなり、この表面にシールド膜２１を備えることができる。
その他、本発明の電子部品２に関しては、前述［２］電子部品の製造方法の（２）電子部品（シールド膜を備えた電子部品）に記載した内容をそのまま適用できる。更に、シールド膜２１を除いた部分に関しては、前述［２］電子部品の製造方法の（１）未シールド電子部品の記載をそのまま適用できる。
本発明の電子部品２（図５参照）は、電極２３を備えた電極面２２ａと、電極面２２ａ以外の非電極面２２ｂと、備える。そして、この非電極面２２ｂを覆う一体にされた導電性のシールド膜２１を有する。
また、本発明の電子部品２は、電極面２２ａに設けられている電極２３は、格子状に配列されたものとすることができる。即ち、電極２３が、ボールバンプである場合には、ボールグリッドアレイ構造となり、電極２３が、スタッドバンプや長尺状の導電ピンである場合には、ピングリッドアレイ構造となる。
更に、本発明の電子部品２は、非電極面２２ｂが封止材２５により構成されたものとすることができる。即ち、封止材２５の表面が非電極面２２ｂとなり、この表面にシールド膜２１を備えることができる。
その他、本発明の電子部品２に関しては、前述［２］電子部品の製造方法の（２）電子部品（シールド膜を備えた電子部品）に記載した内容をそのまま適用できる。更に、シールド膜２１を除いた部分に関しては、前述［２］電子部品の製造方法の（１）未シールド電子部品の記載をそのまま適用できる。
以下、本発明を実施例によって具体的に説明する。
［１］電子部品製造用フィルムの製造
〈実施例１〉
（１）基層
基層１１として、厚さ２５μｍのポリイミド（ＰＩ）フィルム（東レ・デュポン株式会社製、品名「カプトン １００Ｖ」、温度５０〜２００℃における熱膨張率２７ｐｐｍ／Ｋ、密度１４２０ｋｇ／ｍ３、融点なし）を用いた。
この基層１１の引張弾性率Ｅ’（５０）は３×１０９Ｐａであり、引張弾性率Ｅ’（１６０）は２×１０９Ｐａであった。
尚、各引張弾性率Ｅ’の測定は、前述の通り、動的粘弾性測定装置（ＤＭＡ：Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）（製品名：ＲＳＡ−３、ＴＡインスツルメント社製）による（測定条件：サンプルサイズ幅１０ｍｍ、チャック間長２０ｍｍ、周波数１Ｈｚ、昇温速度５℃／分、測定温度−２０℃〜２００℃）。以下、同様である。
［１］電子部品製造用フィルムの製造
〈実施例１〉
（１）基層
基層１１として、厚さ２５μｍのポリイミド（ＰＩ）フィルム（東レ・デュポン株式会社製、品名「カプトン １００Ｖ」、温度５０〜２００℃における熱膨張率２７ｐｐｍ／Ｋ、密度１４２０ｋｇ／ｍ３、融点なし）を用いた。
この基層１１の引張弾性率Ｅ’（５０）は３×１０９Ｐａであり、引張弾性率Ｅ’（１６０）は２×１０９Ｐａであった。
尚、各引張弾性率Ｅ’の測定は、前述の通り、動的粘弾性測定装置（ＤＭＡ：Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）（製品名：ＲＳＡ−３、ＴＡインスツルメント社製）による（測定条件：サンプルサイズ幅１０ｍｍ、チャック間長２０ｍｍ、周波数１Ｈｚ、昇温速度５℃／分、測定温度−２０℃〜２００℃）。以下、同様である。
（２）粘着材層
アクリル系粘着剤を厚さ１０μｍに成形し、粘着材層１２とした。この粘着材層１２の貯蔵弾性率Ｇ’（２５）は１０５×１０４Ｐａであり、貯蔵弾性率Ｇ’（１６０）は５×１０４Ｐａであった。
尚、各貯蔵弾性率Ｇ’の測定は、前述の通り、動的粘弾性測定装置（ＤＭＡ：Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）（製品名：ＡＲＥＳ、ＴＡインスツルメント社製）による（試料厚５００μｍ、直径８ｍｍパラレルプレート型アタッチメントを使用、昇温速度３℃／分、測定温度−２０〜２００℃）。以下、同様である。
アクリル系粘着剤を厚さ１０μｍに成形し、粘着材層１２とした。この粘着材層１２の貯蔵弾性率Ｇ’（２５）は１０５×１０４Ｐａであり、貯蔵弾性率Ｇ’（１６０）は５×１０４Ｐａであった。
尚、各貯蔵弾性率Ｇ’の測定は、前述の通り、動的粘弾性測定装置（ＤＭＡ：Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）（製品名：ＡＲＥＳ、ＴＡインスツルメント社製）による（試料厚５００μｍ、直径８ｍｍパラレルプレート型アタッチメントを使用、昇温速度３℃／分、測定温度−２０〜２００℃）。以下、同様である。
（３）基層と粘着材層との積層
上記（１）で得られた基層１１の一面に、上記（２）の粘着材層１２をラミネートして、実施例１の電子部品製造用フィルム１を得た。
得られた実施例１の電子部品製造用フィルム１を用い、ＪＩＳ Ｚ０２３７に準拠して、以下の方法で粘着力を測定した。即ち、得られた電子部品製造用フィルムを、幅２５ｍｍの試験片とし、その粘着材層１２を、４インチのシリコンエウハに約２ｋｇゴムロールで圧力を加えながら貼り付けた。次いで、温度２３℃、相対湿度５０％の環境下に６０分間放置した。その後、試験片を１８０°方向に、剥離速度３００ｍｍ／分でシリコンウエハから引き剥がす際の粘着力を測定した。粘着力の測定は２回行い、平均値を「粘着力」（Ｎ／２５ｍｍ）とした。その結果、実施例１の電子部品製造用フィルム１による粘着力は８Ｎ／２５ｍｍであった。
上記（１）で得られた基層１１の一面に、上記（２）の粘着材層１２をラミネートして、実施例１の電子部品製造用フィルム１を得た。
得られた実施例１の電子部品製造用フィルム１を用い、ＪＩＳ Ｚ０２３７に準拠して、以下の方法で粘着力を測定した。即ち、得られた電子部品製造用フィルムを、幅２５ｍｍの試験片とし、その粘着材層１２を、４インチのシリコンエウハに約２ｋｇゴムロールで圧力を加えながら貼り付けた。次いで、温度２３℃、相対湿度５０％の環境下に６０分間放置した。その後、試験片を１８０°方向に、剥離速度３００ｍｍ／分でシリコンウエハから引き剥がす際の粘着力を測定した。粘着力の測定は２回行い、平均値を「粘着力」（Ｎ／２５ｍｍ）とした。その結果、実施例１の電子部品製造用フィルム１による粘着力は８Ｎ／２５ｍｍであった。
〈実施例２〉
基層１１として、厚さ２５μｍのポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポンフィルム株式会社製、品名「テオネックス」、温度５０〜２００℃における熱膨張率１３ｐｐｍ／Ｋ、密度１３６０ｋｇ／ｍ３、融点２６９℃）を用いた。実施例１と同様に測定した、この基層１１の引張弾性率Ｅ’（５０）は３×１０９Ｐａであり、引張弾性率Ｅ’（１６０）は１×１０９Ｐａであった。
粘着材層１２として、アクリル系粘着剤を厚さ１０μｍに成形し、粘着材層１２とした。この粘着材層１２の貯蔵弾性率Ｇ’（２５）は２５×１０４Ｐａであり、貯蔵弾性率Ｇ’（１６０）は９×１０４Ｐａであった。
実施例１の場合と同様に、基層１１と粘着材層１２とを積層して実施例２の電子部品製造用フィルム１を得た。得られた実験例２の電子部品製造フィルムを用い、実施例１と同様に測定した粘着力は２６Ｎ／２５ｍｍであった。
基層１１として、厚さ２５μｍのポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポンフィルム株式会社製、品名「テオネックス」、温度５０〜２００℃における熱膨張率１３ｐｐｍ／Ｋ、密度１３６０ｋｇ／ｍ３、融点２６９℃）を用いた。実施例１と同様に測定した、この基層１１の引張弾性率Ｅ’（５０）は３×１０９Ｐａであり、引張弾性率Ｅ’（１６０）は１×１０９Ｐａであった。
粘着材層１２として、アクリル系粘着剤を厚さ１０μｍに成形し、粘着材層１２とした。この粘着材層１２の貯蔵弾性率Ｇ’（２５）は２５×１０４Ｐａであり、貯蔵弾性率Ｇ’（１６０）は９×１０４Ｐａであった。
実施例１の場合と同様に、基層１１と粘着材層１２とを積層して実施例２の電子部品製造用フィルム１を得た。得られた実験例２の電子部品製造フィルムを用い、実施例１と同様に測定した粘着力は２６Ｎ／２５ｍｍであった。
［２］電子部品製造用フィルムを用いた試験
実施例１及び実施例２を用いて、以下の２種の試験を行った。
（１）試験１（耐熱性の評価）
温度１６０℃に設定した真空吸着式のウエハテーブル（チャックテーブル）に、上記［１］で得られた実施例１−２の各電子部品製造用フィルムの基層１１の側を吸着固定し、１０分経過後に、真空破壊し、各部品製造用フィルムを、ウエハテーブルから取り外した。この際に、ウエハテーブルからの取り外し易さを以下の基準で評価し、その結果を表１に示した。
「○」・・・問題なく取り外しできた。
「×」・・・ウエハテーブルへの溶着が認められ、取り外しが容易でなかった。
実施例１及び実施例２を用いて、以下の２種の試験を行った。
（１）試験１（耐熱性の評価）
温度１６０℃に設定した真空吸着式のウエハテーブル（チャックテーブル）に、上記［１］で得られた実施例１−２の各電子部品製造用フィルムの基層１１の側を吸着固定し、１０分経過後に、真空破壊し、各部品製造用フィルムを、ウエハテーブルから取り外した。この際に、ウエハテーブルからの取り外し易さを以下の基準で評価し、その結果を表１に示した。
「○」・・・問題なく取り外しできた。
「×」・・・ウエハテーブルへの溶着が認められ、取り外しが容易でなかった。
（２）試験２（糊残りの評価）
４インチサイズのシリコンウエハの鏡面に、上記［１］で得られた実施例１−２の各電子部品製造用フィルムの粘着材層１２の側を貼着して、１６０度のホットプレート上にウエハ面を設置して１０分間維持した後、ホットプレートを冷却した後、各電子部品製造用フィルムをシリコンウエハから剥離した。この際に、目視によるシリコンウエハへの糊残りを以下の基準で評価し、その結果を表１に示した。
「○」・・・目視によるシリコンウエハへの糊残りが認められなかった。
「×」・・・目視によるシリコンウエハへの糊残りが認められた。
４インチサイズのシリコンウエハの鏡面に、上記［１］で得られた実施例１−２の各電子部品製造用フィルムの粘着材層１２の側を貼着して、１６０度のホットプレート上にウエハ面を設置して１０分間維持した後、ホットプレートを冷却した後、各電子部品製造用フィルムをシリコンウエハから剥離した。この際に、目視によるシリコンウエハへの糊残りを以下の基準で評価し、その結果を表１に示した。
「○」・・・目視によるシリコンウエハへの糊残りが認められなかった。
「×」・・・目視によるシリコンウエハへの糊残りが認められた。
［３］実施例の効果
上述の実施例では、本発明の電子部品製造用フィルムを用いることで、耐熱試験後の電子部品製造用フィルムからの貼着物の取り外しも問題がなく、また、糊残りも認められなかった。この結果から、複数の未シールド電子部品同士を離間させつつ、未シールド電子部品の電極を備えた電極面を、電子部品製造用フィルムの粘着材層に貼着して電極面を保護する電極面保護工程を行うことができる。また、非電極面に対して乾式成膜法を用いて、非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程を行うことができる。そして、電子部品の電極面へのシールド膜の回り込みが防止しながら、非電極面を覆う一体にされた導電性のシールド膜を有する電子部品を得ることができる。
上述の実施例では、本発明の電子部品製造用フィルムを用いることで、耐熱試験後の電子部品製造用フィルムからの貼着物の取り外しも問題がなく、また、糊残りも認められなかった。この結果から、複数の未シールド電子部品同士を離間させつつ、未シールド電子部品の電極を備えた電極面を、電子部品製造用フィルムの粘着材層に貼着して電極面を保護する電極面保護工程を行うことができる。また、非電極面に対して乾式成膜法を用いて、非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程を行うことができる。そして、電子部品の電極面へのシールド膜の回り込みが防止しながら、非電極面を覆う一体にされた導電性のシールド膜を有する電子部品を得ることができる。
尚、本発明においては、上記の具体的実施例に示すものに限られず、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることができる。
また、参考として、本明細書には、下記［１］〜［５］の電子部品製造用フィルム、［６］〜［１１］の電子部品の製造方法、下記［１２］〜［１３］の電子部品に関する説明が含まれる。
［１］電子部品の製造方法に用いる電子部品製造用フィルムであって、基層と、前記基層の一面側に設けられた粘着材層と、を有し、
前記電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であることを特徴とする電子部品製造用フィルム。
［２］前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下である［１］に記載の電子部品製造用フィルム。
［３］前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍである［１］又は［２］に記載の電子部品製造用フィルム。
［４］前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含む請求項１乃至３のうちのいずれかに記載の電子部品製造用フィルム。
［５］前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む［１］乃至［４］のうちのいずれかに記載の電子部品製造用フィルム。
［６］基層と、前記基層の一面側に設けられた粘着材層と、を有する電子部品製造用フィルムを用いた電子部品の製造方法であって、
複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備えることを特徴とする電子部品の製造方法。
［７］前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下である請求項６に記載の電子部品の製造方法。
［８］前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下である［７］に記載の電子部品の製造方法。
［９］前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍである［６］乃至［８］のうちのいずれかに記載の電子部品の製造方法。
［１０］前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含む［６］乃至［９］のうちのいずれかに記載の電子部品の製造方法。
［１１］前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む［６］乃至［１０］のうちのいずれかに記載の電子部品の製造方法。
［１２］電極を備えた電極面と、
前記電極面以外の非電極面と、
前記非電極面を覆う一体にされた導電性のシールド膜と、を有することを特徴とする電子部品。
［１３］前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む［１２］に記載の電子部品。
また、参考として、本明細書には、下記［１］〜［５］の電子部品製造用フィルム、［６］〜［１１］の電子部品の製造方法、下記［１２］〜［１３］の電子部品に関する説明が含まれる。
［１］電子部品の製造方法に用いる電子部品製造用フィルムであって、基層と、前記基層の一面側に設けられた粘着材層と、を有し、
前記電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であることを特徴とする電子部品製造用フィルム。
［２］前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下である［１］に記載の電子部品製造用フィルム。
［３］前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍである［１］又は［２］に記載の電子部品製造用フィルム。
［４］前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含む請求項１乃至３のうちのいずれかに記載の電子部品製造用フィルム。
［５］前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む［１］乃至［４］のうちのいずれかに記載の電子部品製造用フィルム。
［６］基層と、前記基層の一面側に設けられた粘着材層と、を有する電子部品製造用フィルムを用いた電子部品の製造方法であって、
複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備えることを特徴とする電子部品の製造方法。
［７］前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下である請求項６に記載の電子部品の製造方法。
［８］前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下である［７］に記載の電子部品の製造方法。
［９］前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍである［６］乃至［８］のうちのいずれかに記載の電子部品の製造方法。
［１０］前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含む［６］乃至［９］のうちのいずれかに記載の電子部品の製造方法。
［１１］前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む［６］乃至［１０］のうちのいずれかに記載の電子部品の製造方法。
［１２］電極を備えた電極面と、
前記電極面以外の非電極面と、
前記非電極面を覆う一体にされた導電性のシールド膜と、を有することを特徴とする電子部品。
［１３］前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む［１２］に記載の電子部品。
本発明の電子部品製造用フィルム及び電子部品の製造方法は、電子部品製造の用途において広く用いられる。特に、電子部品自体にシールド膜を設けることによって、ノイズ対策を図る電子部品の製造に好適に利用される。
１；電子部品製造用フィルム、
１１；基層、
１２；粘着材層、
１５；保護部材、
２；電子部品（シールド膜を備えた電子部品）、２’；未シールド電子部品、
２１；シールド膜、２２ａ；電極面、２２ｂ；非電極面、２２１ｂ；対面、２２２ｂ；側面、２３；電極、２４；半導体部品、２５；封止材、２６；配線層（配線層、再配線層）、２７；電気接続部、
５；枠体、
Ｒ１；電極面保護工程、
Ｒ２；シールド膜形成工程。
１１；基層、
１２；粘着材層、
１５；保護部材、
２；電子部品（シールド膜を備えた電子部品）、２’；未シールド電子部品、
２１；シールド膜、２２ａ；電極面、２２ｂ；非電極面、２２１ｂ；対面、２２２ｂ；側面、２３；電極、２４；半導体部品、２５；封止材、２６；配線層（配線層、再配線層）、２７；電気接続部、
５；枠体、
Ｒ１；電極面保護工程、
Ｒ２；シールド膜形成工程。
Claims (9)
- 電子部品の製造方法に用いる電子部品製造用フィルムであって、基層と、前記基層の一面側に設けられた粘着材層と、を有し、
前記電子部品の製造方法は、複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であり、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下であることを特徴とする電子部品製造用フィルム。 - 前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍである請求項１に記載の電子部品製造用フィルム。
- 前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含む請求項１又は２に記載の電子部品製造用フィルム。
- 前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む請求項１乃至３のうちのいずれかに記載の電子部品製造用フィルム。
- 基層と、前記基層の一面側に設けられた粘着材層と、を有する電子部品製造用フィルムを用いた電子部品の製造方法であって、
複数の未シールド電子部品同士が離間された状態で貼着されるように、前記未シールド電子部品の電極を備えた電極面を、前記電子部品製造用フィルムの前記粘着材層に貼着して、前記電極面を保護する電極面保護工程と、
前記電極面以外の非電極面に対して乾式成膜法を用いて、前記非電極面上で一体にされた導電性のシールド膜を形成するシールド膜形成工程と、を備え、
前記粘着材層は、１６０℃における貯蔵弾性率Ｇ’（１６０）が、１×１０ ４ Ｐａ以上５００×１０ ４ Ｐａ以下であることを特徴とする電子部品の製造方法。 - 前記粘着材層は、２５℃における貯蔵弾性率Ｇ’（２５）が、１×１０４Ｐａ以上５００×１０４Ｐａ以下である請求項５に記載の電子部品の製造方法。
- 前記粘着材層は、ＪＩＳ Ｚ０２３７に準拠して測定される粘着力が０．１〜３０Ｎ／２５ｍｍである請求項５又は６に記載の電子部品の製造方法。
- 前記基層は、ポリイミド、ポリエチレンナフタレート及びポリエチレンテレフタレートの群から選ばれる１又は２以上の樹脂を含む請求項５乃至７のうちのいずれかに記載の電子部品の製造方法。
- 前記非電極面は、前記電極面に対する対面と、前記電極面と前記対面とを繋ぐ側面と、を含む請求項５乃至８のうちのいずれかに記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015177013A JP6584245B2 (ja) | 2015-09-08 | 2015-09-08 | 電子部品製造用フィルム及び電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015177013A JP6584245B2 (ja) | 2015-09-08 | 2015-09-08 | 電子部品製造用フィルム及び電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017054891A JP2017054891A (ja) | 2017-03-16 |
| JP6584245B2 true JP6584245B2 (ja) | 2019-10-02 |
Family
ID=58317236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015177013A Active JP6584245B2 (ja) | 2015-09-08 | 2015-09-08 | 電子部品製造用フィルム及び電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6584245B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102494902B1 (ko) * | 2017-02-02 | 2023-02-01 | 쇼와덴코머티리얼즈가부시끼가이샤 | 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름 |
| KR102176972B1 (ko) * | 2017-11-10 | 2020-11-10 | 시바우라 메카트로닉스 가부시끼가이샤 | 성막 장치 및 부품 박리 장치 |
| JP7051379B2 (ja) * | 2017-11-15 | 2022-04-11 | 芝浦メカトロニクス株式会社 | 成膜装置及び埋込処理装置 |
| JP7000129B2 (ja) * | 2017-11-15 | 2022-01-19 | 芝浦メカトロニクス株式会社 | 成膜装置 |
| JP7233837B2 (ja) * | 2017-12-25 | 2023-03-07 | Tdk株式会社 | 電子部品の製造方法及び電子部品 |
| JP6992564B2 (ja) * | 2018-02-08 | 2022-01-13 | 昭和電工マテリアルズ株式会社 | 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム |
| JP6590327B2 (ja) | 2018-02-22 | 2019-10-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | コイル部品 |
| WO2019171504A1 (ja) * | 2018-03-07 | 2019-09-12 | 日立化成株式会社 | 電子部品用仮保護フィルム |
| KR102029577B1 (ko) | 2018-03-27 | 2019-10-08 | 삼성전기주식회사 | 코일 부품 |
| KR102404322B1 (ko) | 2018-03-28 | 2022-06-07 | 삼성전기주식회사 | 코일 부품 및 코일 부품의 제조 방법 |
| CN113195223A (zh) * | 2018-12-20 | 2021-07-30 | 琳得科株式会社 | 端子保护用双面胶带及带电磁波屏蔽膜的半导体装置的制造方法 |
| JPWO2021006185A1 (ja) * | 2019-07-05 | 2021-01-14 | ||
| CN114270494A (zh) | 2019-12-06 | 2022-04-01 | 琳得科株式会社 | 带电磁波屏蔽膜的半导体装置的制造方法及端子保护用胶带 |
| JP2021197380A (ja) * | 2020-06-09 | 2021-12-27 | 昭和電工マテリアルズ株式会社 | 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730595B2 (en) * | 2000-12-12 | 2004-05-04 | Mitsui Chemicals, Inc. | Protecting method for semiconductor wafer and surface protecting adhesive film for semiconductor wafer used in said method |
| JP3594581B2 (ja) * | 2000-12-12 | 2004-12-02 | 三井化学株式会社 | 半導体ウェハ保護方法及び該保護方法に用いる半導体ウェハ表面保護用粘着フィルム |
| JP2005019759A (ja) * | 2003-06-27 | 2005-01-20 | Mitsui Chemicals Inc | 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハ保護方法 |
| US7935424B2 (en) * | 2006-04-06 | 2011-05-03 | Lintec Corporation | Adhesive sheet |
| JP4991350B2 (ja) * | 2007-02-28 | 2012-08-01 | リンテック株式会社 | 粘着シート |
| WO2011040030A1 (ja) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | モジュールとその製造方法 |
| JP2011159787A (ja) * | 2010-02-01 | 2011-08-18 | Panasonic Corp | モジュールとその製造方法 |
| JP2011228322A (ja) * | 2010-04-15 | 2011-11-10 | Alps Electric Co Ltd | 電子回路モジュールの製造方法及び電子回路モジュール |
| JP2012160579A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP6059499B2 (ja) * | 2012-10-05 | 2017-01-11 | リンテック株式会社 | 表面保護シート |
| JP2014183180A (ja) * | 2013-03-19 | 2014-09-29 | Tdk Corp | 電子部品モジュール及びその製造方法 |
| JP5549769B1 (ja) * | 2013-08-26 | 2014-07-16 | Ｔｄｋ株式会社 | モジュール部品の製造方法 |
| JP2015126132A (ja) * | 2013-12-26 | 2015-07-06 | 日東電工株式会社 | 電子部品装置の製造方法、及び、電子部品封止用シート |
| JP6605846B2 (ja) * | 2015-06-03 | 2019-11-13 | 日東電工株式会社 | マスキング用粘着テープ |
-
2015
- 2015-09-08 JP JP2015177013A patent/JP6584245B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017054891A (ja) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6584245B2 (ja) | 電子部品製造用フィルム及び電子部品の製造方法 | |
| JP6527640B2 (ja) | キャリア超薄型基板 | |
| JP4430085B2 (ja) | ダイシング・ダイボンドフィルム | |
| JP5305501B2 (ja) | 熱硬化型ダイボンドフィルム | |
| WO2018179796A1 (ja) | 加熱接合用シートおよび加熱接合用シート付きダイシングテープ | |
| JP2009114394A (ja) | 検査用粘着シート | |
| KR20160004270A (ko) | 필름형 접착제, 다이싱 테이프 일체형 필름형 접착제 및 반도체 장치의 제조 방법 | |
| JP7440598B2 (ja) | 焼結接合用組成物、焼結接合用シート、および焼結接合用シート付きダイシングテープ | |
| KR100666919B1 (ko) | 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법 | |
| JP5944155B2 (ja) | 積層シート、及び、積層シートを用いた半導体装置の製造方法 | |
| JP2012142368A (ja) | ダイシング・ダイボンドフィルム及び半導体素子 | |
| JP2016119493A (ja) | ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置 | |
| CN111344813B (zh) | 烧结接合用组合物、烧结接合用片、及带烧结接合用片的切割带 | |
| JP2012142370A (ja) | ダイシング・ダイボンドフィルム及び半導体素子 | |
| US7811904B2 (en) | Method of fabricating a semiconductor device employing electroless plating | |
| JP2016096239A (ja) | 半導体用ウエハ加工用粘着テープ | |
| JP2012015432A (ja) | ダイシング・ダイボンドフィルム | |
| JP5911284B2 (ja) | 積層シート、及び、積層シートを用いた半導体装置の製造方法 | |
| JP2009117718A (ja) | ダイシング用粘着シート | |
| JP5714090B1 (ja) | 半導体装置用フィルムロール、半導体装置の製造方法、及び、半導体装置 | |
| JP2012018950A (ja) | ダイシング・ダイボンドフィルム | |
| TWI744768B (zh) | 半導體裝置之製造方法 | |
| JP2012018949A (ja) | ダイシング・ダイボンドフィルム | |
| WO2019171504A1 (ja) | 電子部品用仮保護フィルム | |
| KR102298329B1 (ko) | 반도체 패키지 스퍼터링용 프리테이프 및 이를 이용한 반도체 패키지 스퍼터링 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190903 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6584245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |