KR20180036542A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20180036542A
KR20180036542A KR1020170121069A KR20170121069A KR20180036542A KR 20180036542 A KR20180036542 A KR 20180036542A KR 1020170121069 A KR1020170121069 A KR 1020170121069A KR 20170121069 A KR20170121069 A KR 20170121069A KR 20180036542 A KR20180036542 A KR 20180036542A
Authority
KR
South Korea
Prior art keywords
substrate
chip
semiconductor
manufacturing
sealing
Prior art date
Application number
KR1020170121069A
Other languages
English (en)
Other versions
KR102418412B1 (ko
Inventor
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180036542A publication Critical patent/KR20180036542A/ko
Application granted granted Critical
Publication of KR102418412B1 publication Critical patent/KR102418412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7898—Apparatus for connecting with wire connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(과제) 봉지 수지층으로 봉지된 반도체 칩의 상면과 측면에 있어서의 실드층의 막두께의 균일화를 도모하는 반도체 패키지의 제조 방법을 제공하는 것.
(해결 수단) 교차하는 스트리트에 의해 구획된 배선 기판 상의 복수의 실장 영역에 복수의 반도체 칩을 본딩하는 접합 공정 S1 과, 그 복수의 반도체 칩이 본딩된 그 배선 기판의 표면측에 액상 수지를 공급하여 일괄로 봉지하여 봉지 기판을 제조하는 봉지 기판 제조 공정 S2 와, 그 봉지 기판 상의 스트리트에 대응하는 영역을 따라 절삭하고, 봉지 칩이 상면과 그 상면보다 큰 하면을 갖고 그 상면으로부터 그 하면을 향해 경사진 측면을 구비하도록 개편화하는 개편화 공정 S3 과, 복수의 봉지 칩의 그 상면 및 그 측면에 도전성 실드층을 형성하는 실드층 형성 공정 S4 를 구비한다.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은 실드 기능을 갖는 반도체 패키지의 제조 방법에 관한 것이다.
일반적으로 휴대 전화 등의 휴대 통신 기기에 사용되는 반도체 장치에는, 통신 특성에 대한 악영향을 방지하기 위해서 외부로의 불필요한 전자파의 누설을 억제하는 것이 요구되고 있다. 이 때문에, 반도체 패키지에 실드 기능을 갖게 할 필요가 있다. 실드 기능을 갖는 반도체 패키지로는, 인터포저 기판 상에 탑재된 반도체 칩을 봉지하는 봉지 수지층의 외면을 따라 실드층을 형성한 구조를 갖는 것이 알려져 있다 (예를 들어, 특허문헌 1 참조). 봉지 수지층의 외면에 형성되는 실드는, 판금 실드로 형성되는 경우도 있는데, 판두께가 두꺼워짐으로써 기기의 소형화나 박형화의 저해 요인이 될 수 있다. 이 때문에, 실드층의 두께를 저감시키기 위해서, 스크린 인쇄법이나 스프레이 도포법, 잉크젯법, 스퍼터법 등에 의해 실드층을 형성하는 기술이 개발되고 있다.
일본 공개특허공보 2012-039104호
그러나, 봉지 수지층으로 봉지된 반도체 칩의 측면 (측벽) 은 대략 수직이기 때문에, 상면과 측면에 전자파를 차폐시키는 실드층을, 상면의 막두께와 측면의 막두께를 가능한 한 균일하게 형성하기는 어렵다. 또, 반도체 칩의 상면에 비해 측면 (측벽) 에는 실드층을 형성하기 어렵기 때문에, 측면에 충분한 실드 효과를 발휘할 수 있는 막두께로 형성하기 위해서는 성막에 장시간을 갖는다는 문제가 있다.
본 발명은 상기를 감안하여 이루어진 것으로서, 봉지 수지층으로 봉지된 반도체 칩의 측면에 있어서의 실드층을 소정의 막두께로 효율적으로 형성할 수 있는 반도체 패키지의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 하나의 측면에 의하면, 봉지제에 의해 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서, 교차하는 복수의 분할 예정 라인에 의해 구획된 배선 기판 상의 복수의 영역에 복수의 반도체 칩을 본딩하는 접합 공정과, 그 복수의 반도체 칩이 본딩된 그 배선 기판의 표면측에 봉지제를 공급하여 일괄로 봉지하여 봉지 기판을 제조하는 봉지 기판 제조 공정과, 그 봉지 기판을 그 배선 기판 상의 그 분할 예정 라인에 대응하는 영역을 따라 절삭하고, 그 봉지된 반도체 칩이 상면과 그 상면보다 큰 하면을 갖고 그 상면으로부터 그 하면을 향해 경사진 측벽을 구비하도록 개편화하는 개편화 공정과, 그 복수의 봉지된 반도체 칩의 그 상면 및 그 측벽에 도전성 실드층을 형성하는 실드층 형성 공정을 구비하는 반도체 패키지의 제조 방법이 제공된다.
본 발명의 다른 측면에 의하면, 봉지제에 의해 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서, 교차하는 복수의 분할 예정 라인에 의해 구획된 지지 기판 상의 각 디바이스 배치 형성 영역에 반도체 칩을 배치 형성하는 칩 배치 형성 공정과, 그 칩 배치 형성 공정을 실시한 후, 그 반도체 칩을 봉지제로 봉지함으로써 그 지지 기판 상에 봉지체를 제조하는 봉지체 제조 공정과, 그 봉지체로부터 그 지지 기판을 제거한 후, 그 봉지체의 반도체 칩측에 재배선층 및 범프를 형성하는 재배선 공정과, 그 봉지체를 그 지지 기판 상의 그 분할 예정 라인에 대응하는 영역을 따라 절삭하고, 봉지된 반도체 칩이 상면과 그 상면보다 큰 하면을 갖고 그 상면으로부터 그 하면을 향해 경사진 측벽을 구비하도록 개편화하는 개편화 공정과, 그 복수의 봉지된 반도체 칩의 그 상면 및 그 측벽에 도전성 실드층을 형성하는 실드층 형성 공정을 구비하는 반도체 패키지의 제조 방법이 제공된다.
상기한 구성에 의하면, 그 봉지된 반도체 칩이 상면과 그 상면보다 큰 하면을 갖고 그 상면으로부터 그 하면을 향해 경사진 측벽을 구비하도록 개편화하는 개편화 공정을 구비하기 때문에, 경사진 측벽에 실드층을 용이하게 성막할 수 있어, 봉지 수지층으로 봉지된 반도체 칩의 측벽에 있어서의 실드층을 소정의 막두께로 효율적으로 형성할 수 있다.
바람직하게는, 그 개편화 공정은, 환상의 절단날을 구비한 절삭 블레이드를 회전시키면서 그 봉지 기판 또는 그 봉지체에 절삭해 들어가 개편화한다.
바람직하게는, 그 개편화 공정은, 그 봉지 기판 또는 그 봉지체의 레이저 빔 조사면에 수직인 방향에 대하여 가공 이송 방향과 직교하는 방향으로 소정 각도 경사지게 하여 레이저 빔을 그 봉지 기판 또는 그 봉지체에 조사하여 개편화한다.
본 발명에 의하면, 봉지된 반도체 칩이 상면과 상면보다 큰 하면을 갖고 상면으로부터 하면을 향해 경사진 측벽을 구비하도록 개편화하는 개편화 공정을 구비하기 때문에, 경사진 측벽에 실드층을 용이하게 성막할 수 있어, 봉지 수지층으로 봉지된 반도체 칩의 측벽에 있어서의 실드층을 소정의 막두께로 효율적으로 형성할 수 있다.
도 1 은 제 1 실시형태에 관련된 반도체 패키지의 제조 방법의 순서를 나타내는 플로우 차트이다.
도 2 는 배선 기판에 반도체 칩을 접합한 상태를 나타내는 단면도이다.
도 3 은 반도체 칩이 실장된 배선 기판에 봉지를 위한 액상 수지를 공급하는 구성을 나타내는 단면도이다.
도 4 는 수지로 봉지된 봉지 기판의 단면도이다.
도 5 는 배선 기판의 이면에 범프가 형성된 봉지 기판의 단면도이다.
도 6 은 봉지 기판을 절삭에 의해 개편화하는 구성의 일례를 나타내는 단면도이다.
도 7 은 절삭에 의해 개편화된 봉지 칩을 나타내는 단면도이다.
도 8 은 봉지 기판을 절삭에 의해 개편화하는 구성의 다른 예를 나타내는 단면도이다.
도 9 는 봉지 기판을 절삭에 의해 개편화하는 구성의 또 다른 예를 나타내는 단면도이다.
도 10 은 봉지 기판을 절삭할 때의 변형예를 나타내는 부분 단면도이다.
도 11 은 도전성 실드층이 형성된 봉지 칩을 나타내는 단면도이다.
도 12 는 반도체 패키지의 구성을 나타내는 단면도이다.
도 13 은 반도체 패키지의 변형예를 나타내는 단면도이다.
도 14 는 반도체 패키지의 다른 변형예를 나타내는 단면도이다.
도 15 는 제 2 실시형태에 관련된 반도체 패키지의 제조 방법의 순서를 나타내는 플로우 차트이다.
도 16 은 지지 기판에 반도체 칩을 배치 형성한 상태를 나타내는 단면도이다.
도 17 은 수지로 봉지된 봉지체의 단면도이다.
도 18 은 봉지체의 반도체 칩측에 재배선층 및 범프가 형성된 상태를 나타내는 단면도이다.
도 19 는 재배선층을 형성한 봉지체를 나타내는 단면도이다.
도 20 은 봉지체를 절삭에 의해 개편화하는 구성의 일례를 나타내는 단면도이다.
도 21 은 절삭에 의해 개편화된 봉지 칩을 나타내는 단면도이다.
도 22 는 도전성 실드층이 형성된 봉지 칩을 나타내는 단면도이다.
도 23 은 시험체에 형성한 도전성 실드층의 막두께를 나타내는 도면이다.
도 24 는 시험체의 측면의 경사각과 막두께의 관계를 나타내는 도면이다.
본 발명을 실시하기 위한 형태 (실시형태) 에 대하여, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 실시할 수 있다.
［제 1 실시형태］
도 1 은 제 1 실시형태에 관련된 반도체 패키지의 제조 방법의 순서를 나타내는 플로우 차트이다. 반도체 패키지는, 자세한 것은 후술하겠지만, 반도체 칩을 봉지하는 수지층과, 이 수지층의 외표면을 피복하는 도전성 실드층을 구비하는 패키지형의 반도체 장치 (예를 들어 CSP, BGA 등) 이다. 본 실시형태에서는, 반도체 패키지의 제조 방법은, 도 1 에 나타내는 바와 같이, 접합 공정 S1, 봉지 기판 제조 공정 S2, 개편화 공정 S3, 및 실드층 형성 공정 S4 를 구비한다. 본 실시형태의 제조 방법은, 적어도 이들 각 공정을 구비하고 있으면 되고, 각 공정 사이에 다른 공정을 두어도 된다. 다음으로, 이들 각 공정에 대하여 설명한다.
［접합 공정 S1］
도 2 는 배선 기판에 반도체 칩을 접합한 상태를 나타내는 측단면도이다. 접합 공정 S1 에서는, 배선 기판 (10) 의 표면 (일면) (10a) 상에 반도체 칩 (11) 을 본딩에 의해 실장한다. 배선 기판 (10) 에는, 서로 교차하는 복수의 스트리트 (분할 예정 라인) S 에 의해 구획된 복수의 실장 영역 (영역) A 가 매트릭스상으로 형성되어 있다. 각 실장 영역 A 에는, 도시는 생략하지만, 반도체 칩 (11) 의 단자와 접속되는 전극이나, 그라운드 라인을 포함하는 배선이 실시되어 있다. 반도체 칩 (11) 은, 예를 들어 실리콘, 사파이어, 갈륨 등으로 형성된 기판 상에, 반도체 디바이스를 구비한 웨이퍼를 분할하여 형성된, 이른바 다이이다.
이들 반도체 칩 (11) 은, 배선 기판 (10) 의 표면 (10a) 에 형성된 실장 영역 A 에, 각각 본딩되어 실장된다. 구체적으로는, 반도체 칩 (11) 의 하면에 형성된 단자와 실장 영역 A 에 형성된 전극을 직접 접속하는 플립 칩 타입의 실장 형태로 하거나, 반도체 칩 (11) 의 상면에 형성된 단자와 실장 영역 A 에 형성된 전극을 와이어를 개재하여 접속하는 와이어 본딩 타입의 실장 형태로 할 수 있다.
이 접합 공정 S1 에서는, 배선 기판 (10) 은, 이 배선 기판 (10) 의 이면 (타면) (10b) 측을 하방을 향하여 지그 (도시 생략) 에 재치 (載置) 된다. 이 지그는, 예를 들어 흡인 기구를 갖고, 배선 기판 (10) 을 유지한다.
［봉지 기판 제조 공정 S2］
도 3 은 반도체 칩이 실장된 배선 기판에 봉지를 위한 액상 수지를 공급하는 구성을 나타내는 도면이며, 도 4 는 수지로 봉지된 봉지 기판의 측단면도이다. 봉지 기판 제조 공정 S2 에서는, 배선 기판 (10) 에 형성된 실장 영역 A 에 실장된 반도체 칩 (11) 을 봉지한다. 본 실시형태에서는, 도 3 에 나타내는 바와 같이, 반도체 칩 (11) 이 실장된 배선 기판 (10) 은, 봉지용 지그 (20) 상에 유지되고, 이 배선 기판 (10) 의 상방에 형틀 (12) 이 배치된다. 이 형틀 (12) 은 상면에 주입구 (12A) 를 구비하고, 이 주입구 (12A) 의 상방에 수지 공급 노즐 (15) 이 배치되어 있다. 그리고, 수지 공급 노즐 (15) 로부터 공급된 액상 수지 (몰드 수지) (16) 는, 주입구 (12A) 를 통해서, 배선 기판 (10) 과 형틀 (12) 의 간극에 충전된다. 액상 수지 (16) 는, 경화성을 갖는 것이 이용되고, 예를 들어 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지, 또는 폴리이미드 수지 등에서 선택할 수 있다. 형틀 (12) 내에 충전된 액상 수지 (16) 에 의해, 배선 기판 (10) 상에 실장된 복수의 반도체 칩 (11) 을 일괄하여 봉지할 수 있다.
다음으로, 반도체 칩 (11) 을 봉지한 액상 수지 (16) 를 가열 또는 건조시켜 경화시킨다. 이로써, 도 4 에 나타내는 바와 같이, 액상 수지가 경화되어 봉지 수지층 (17) 이 구성된다. 이 봉지 수지층 (17) 은, 배선 기판 (10) 및 이 배선 기판 (10) 에 실장된 반도체 칩 (11) 에 밀착되고, 이들 배선 기판 (10), 반도체 칩 (11) 과 일체화되어 봉지 기판 (18) 을 형성한다.
여기서, 봉지 기판 (18) (봉지 수지층 (17)) 의 표면 (18a) 을 연삭하여 평탄화하는 (평탄화 공정) 것이 바람직하다. 상기와 같이, 봉지 수지층 (17) 은, 액상 수지 (16) 를 배선 기판 (10) 의 표면 (10a) 에 공급한 후에 경화시킨 것이기 때문에, 봉지 기판 (18) (봉지 수지층 (17)) 의 표면 (18a) 에는 요철이 생겨 있다. 이 때문에, 봉지 기판 (18) 을 도시 생략의 연삭 유닛으로 연삭함으로써, 봉지 기판 (18) 의 표면 (18a) 을 평탄화하면 된다. 이 경우에, 표면 (18a) 을 단순히 평탄화할 뿐만 아니라, 반도체 칩 (11) 의 상면을 피복하는 봉지 수지층 (17) 을 원하는 두께로 조정할 수 있다.
다음으로, 배선 기판 (10) 의 이면 (10b) 에, 범프 BP 를 형성한다 (범프 형성 공정). 도 5 는 배선 기판의 이면에 범프가 형성된 봉지 기판의 측단면도이다. 범프 BP 를 형성하는 경우, 봉지 기판 (18) 은 표면 (18a) 측을 하면으로 하여 지그 (도시 생략) 상에 유지된다. 이로써, 도 5 에 나타내는 바와 같이, 배선 기판 (10) 의 이면 (10b) 이 상면으로서 노출된다. 이 상태로, 배선 기판 (10) 의 이면 (10b) 에 범프 BP 를 형성한다. 이 범프 BP 는, 최종 형태인 반도체 패키지를 각종 기판 (도시 생략) 에 실장할 때에 단자나 전극이 되는 부재로서, 배선 기판 (10) 에 형성된 배선 패턴에 따른 소정의 위치에 형성된다. 또한, 본 실시형태에서는, 봉지 기판 제조 공정 S2 후에, 범프 형성 공정을 실시하는 구성으로 하고 있지만, 범프 BP 의 형성 위치를 알고 있는 경우에는, 미리 배선 기판 (10) 의 이면 (10b) 에 형성해 두어도 된다.
［개편화 공정 S3］
도 6 은 봉지 기판을 절삭에 의해 개편화하는 구성의 일례를 나타내는 측단면도이며, 도 7 은 절삭에 의해 개편화된 봉지 칩을 나타내는 측단면도이다. 도 6 에 나타내는 바와 같이, 배선 기판 (10) 은, 범프 BP 가 형성된 이면 (10b) 을 하면으로 하여 개편화용 지그 (21) 에 유지된다. 이 개편화용 지그 (21) 는, 상면에 복수의 구멍부 (21A) 가 매트릭스상으로 형성되어 있고, 이들 구멍부 (21A) 에 각 반도체 칩 (11) 에 대응하는 범프 BP 가 수용된다. 또, 각 구멍부 (21A) 에는, 진공 흡인원 (도시 생략) 에 연속해 있는 흡인로 (21B) 가 연결되어 있고, 배선 기판 (10) 을 흡인하여 유지한다. 또, 개편화용 지그 (21) 는, 각 구멍부 (21A) 의 사이에 절삭용 홈 (21C) 이 형성되어 있다. 이 절삭용 홈 (21C) 은, 배선 기판 (10) 을 개편화용 지그 (21) 에 유지했을 때에, 배선 기판 (10) 의 스트리트 S 에 대응하여 형성되어 있다.
다음으로, 봉지 기판 (18) 을 상기한 스트리트 S 에 대응하는 영역 18S 를 따라 절삭한다. 본 실시형태에서는, 도 6 에 나타내는 바와 같이, 봉지 기판 (18) 의 절삭은, 절삭 유닛 (30) 을 사용하여 실행된다. 절삭 유닛 (30) 은, 회전 스핀들 (31) 에 장착된 절삭 블레이드 (32) 를 구비한다. 절삭 블레이드 (32) 는 원판상으로 형성되고, 주연부에 환상으로 형성된 절단날 (33) 이 형성되어 있다. 이 절단날 (33) 은, 도 6 에 나타내는 바와 같이, 연직선에 대하여 소정의 날각 θ 를 갖는 V 자 날이다. 또, 절삭 유닛 (30) 은, 도시되지 않은 승강 기구에 의해, 절삭 블레이드 (32) 를 봉지 기판 (18) 에 대하여 높이 방향으로 자유롭게 진퇴 이동한다. 이 때문에, 절삭 블레이드 (32) 를 회전시키면서, 봉지 기판 (18) 에 절삭해 들어가게 함으로써, 봉지 기판 (18) 은 날각 θ 에 따른 경사각으로 절삭된다. 또, 개편화용 지그 (21) 에는, 배선 기판 (10) 의 스트리트 S 에 대응하는 절삭용 홈 (21C) 이 형성되어 있기 때문에, 봉지 기판 (18) 을 절삭한 절단날 (33) 의 날끝은, 절삭용 홈 (21C) 에 진입함으로써, 개편화용 지그 (21) 와 절삭 블레이드 (32) (절단날 (33)) 의 간섭을 방지할 수 있다.
또, 개편화용 지그 (21) 에 유지된 봉지 기판 (18) 은, 도시되지 않은 이동 기구에 의해, 절삭 유닛 (30) 에 대하여 수평 방향으로 이동한다. 이로써, 봉지 기판 (18) 은, 모든 스트리트 S 에 대응하는 영역 18S 를 따라 절삭됨으로써, 도 7 에 나타내는 바와 같이, 복수의 봉지 칩 (40) 으로 개편화된다. 이 봉지 칩 (40) 은, 각각 상면 (40a) 과, 이 상면 (40a) 보다 큰 하면 (40b) 과, 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사진 측면 (측벽) (40c) 을 구비하여 구성된다. 또한, 상기한 승강 기구 및 이동 기구는, 절삭 유닛 (30) 과 개편화용 지그 (21) 가 상대적으로 승강 및 이동하면, 어떠한 구성으로 해도 된다.
또, 봉지 기판 (18) 의 절삭에 의한 개편화는, 다른 구성에 의해 실행되어도 된다. 도 8 및 도 9 는 봉지 기판을 절삭에 의해 개편화하는 구성의 다른 예를 나타내는 측단면도이다. 도 8 의 예에서는, 절삭 유닛 (30A) 은, 절삭 블레이드 (32A) 가 연직선에 대하여 소정각 θ 만큼 경사져 배치되어 있다. 이 때문에, 일반적인 절삭 홈을 형성하는 절삭 블레이드 (32A) 를 사용한 구성이라도, 미리 정한 절삭 라인 (42) 을 따라 절삭함으로써, 봉지 기판 (18) 에 소정각 θ 로 경사진 경사 홈 (41) 을 형성할 수 있다. 이 경사 홈 (41) 의 측면은, 상기한 봉지 칩 (40) 의 측면 (40c) 을 규정한다.
또, 도 9 의 예에서는, 레이저 빔 조사 장치 (34) 를 사용한 레이저 가공에 의해 개편화를 실시하고 있다. 레이저 빔 조사 장치 (34) 는, 봉지 기판 (18) 에 있어서의 스트리트 S 에 대응하는 영역 18S 를 향하여 레이저 빔 (레이저 빔) L 을 조사하여 어블레이션 가공에 의해 절삭을 실시한다. 레이저 빔 조사 장치 (34) 는, 레이저 빔 L 을 발진하는 발진기 (도시 생략) 와, 이 발진기에 의해 발진된 레이저 빔 L 을 집광하는 집광기 (35) 를 구비하고 있다. 집광기 (35) 는, 발진기에 의해 발진된 레이저 빔 L 의 진행 방향을 변경하는 전반사 미러나 레이저 빔 L 을 집광하는 집광 렌즈 등을 포함하여 구성된다. 집광기 (35) 는, 봉지 기판 (18) 의 표면 (레이저 빔 조사면) (18a) 에 수직인 방향 (연직 방향) 에 대하여 스트리트 S 가 연장되는 방향 (가공 이송 방향) 과 직교하는 방향으로 소정각 θ 경사져 배치되고, 이 소정각 θ 로 경사진 레이저 빔 L 을 출사한다. 이로써, 봉지 기판 (18) 에는, 소정각 θ 로 경사진 경사 홈 (43) 을 형성할 수 있다. 이 경사 홈 (43) 의 측면은, 상기한 봉지 칩 (40) 의 측면 (40c) 을 규정한다. 또, 도시는 생략하지만, 개편화 공정에 있어서, 절삭 유닛이나 레이저 빔 조사 장치를 사용하여, 봉지 기판 (18) 을 스트리트를 따라 수직 (연직) 으로 절삭 (다이싱) 한 후에, 분리된 봉지 칩의 측면을, 프로파일러 장치 등에 의해 경사면 가공을 실시하는 구성으로 해도 된다.
상기한 예에서는, 봉지 칩 (40) 의 측면 (40c) 은, 상면 (40a) 으로부터 하면 (40b) 을 향하여 고르게 경사진 구성으로 했지만, 이에 한정하는 것은 아니다. 도 10 은 봉지 기판을 절삭할 때의 변형예를 나타내는 부분 측단면도이다. 이 도 10 에 나타내는 바와 같이, 봉지 칩 (40) 의 측면 (40c) 은, 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사져 연장되는 제 1 측면 (40c1) 과, 이 제 1 측면 (40c1) 으로부터 하면 (40b) 을 향하여 수직으로 연장되는 제 2 측면 (40c2) 을 구비하는 구성으로 해도 된다. 이 구성에서는, 제 2 측면 (40c2) 을 형성하는 만큼, 봉지 칩 (40) 의 하면 (40b) 의 크기를 축소할 수 있어, 봉지 칩 (40) 의 소형화를 도모할 수 있다. 이 구성에서는, 예를 들어 V 자상으로 형성된 절단날 (33) 등을 사용하여, 상면 (40a) 측으로부터 봉지 기판 (18) 의 봉지 수지층 (17) (도 6 참조) 을 절삭하여 제 1 측면 (40c1) 을 형성하고, 그 후 상면 (40a) 측 혹은 하면 (40b) 측으로부터 배선 기판 (10) 을 수직으로 절삭하여 제 2 측면 (40c2) 을 형성함으로써 개편화할 수 있다. 또, 예를 들어 범프 형성 공정에 있어서, 배선 기판 (10) 의 이면 (10b) 에 범프 BP 를 형성할 때에, 배선 기판 (10) 의 이면 (10b) 측으로부터 배선 기판 (10) 을 수직으로 절삭하여 제 2 측면 (40c2) 을 형성해 두고, 개편화 공정에 있어서, 예를 들어 V 자상으로 형성된 절단날 (33) 등을 사용하여, 상면 (40a) 측으로부터 봉지 기판 (18) 의 봉지 수지층 (17) (도 6 참조) 을 절삭하여 제 1 측면 (40c1) 을 형성함으로써 개편화해도 된다. 이 경우, 도 10 에 나타내는 바와 같이, 제 1 측면 (40c1) 은, 배선 기판 (10) 내에 형성된 그라운드 라인 GL 에 이르는 위치까지 형성된다. 이 구성에 의하면, 제 1 측면 (40c1) 에 형성되는 도전성 실드층 (도시 생략) 으로 차폐된 전자파를, 그라운드 라인 GL 을 통해서 외부로 확실하게 흐르게 할 수 있다.
［실드층 형성 공정 S4］
도 11 은 도전성 실드층이 형성된 봉지 칩을 나타내는 측단면도이다. 우선, 도전성 실드층 (45) 을 형성하기 전에, 개편화된 봉지 칩 (40) 을 유지하고 있는 개편화용 지그 (21) 로부터 봉지 칩 (40) 을 픽업하고, 이 봉지 칩 (40) 을 다른 피복용 지그 (22) 상에 나열하여 배치한다. 이 피복용 지그 (22) 는, 개편화용 지그 (21) 와 마찬가지로, 상면에 복수의 구멍부 (22A) 가 매트릭스상으로 형성되어 있고, 이들 구멍부 (22A) 에 각각 봉지 칩 (40) 의 범프 BP 가 수용된다. 피복용 지그 (22) 에서는, 봉지 칩 (40) 이, 인접하는 봉지 칩 (40, 40) 사이에 소정의 간격 P 를 두고 배치된다. 이 간격 P 는, 봉지 칩 (40) 의 측면 (40c) 의 하단으로까지 도전성 실드층 (45) 을 형성할 수 있기에 충분한 거리를 갖는다. 또한, 도 11 에는, 도시를 생략했지만, 피복용 지그 (22) 는, 각 구멍부 (22A) 에 연결되어 봉지 칩 (40) 을 흡인 유지하기 위한 흡인로를 구비해도 된다.
다음으로, 봉지 칩 (40) 의 상면 (40a) 및 측면 (40c) 에 도전성 실드층 (45) 을 형성한다. 이 도전성 실드층 (45) 은, 구리, 티탄, 니켈 및 금 등 중 하나 이상의 금속에 의해 구성된 두께가 수 ㎛ ∼ 수백 ㎛ 정도의 다층막이며, 예를 들어 스퍼터링, CVD (Chemical Vapor Deposition : 화학 기상 성장) 또는 스프레이 코트에 의해 형성된다. 또, 도전성 실드층 (45) 은, 진공 분위기하에서, 상기한 다층막을 갖는 금속 필름을, 도전성의 접착제를 사용하여, 봉지 칩 (40) 의 상면 (40a) 및 측면 (40c) 에 라미네이트 가공하는 진공 라미네이트에 의해 형성해도 된다. 본 실시형태에서는, 봉지 칩 (40) 의 측면 (40c) 은, 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사지는 경사면으로 되어 있기 때문에, 봉지 칩 (40) 의 상방으로부터 스퍼터링 등에 의해 도전성 실드층 (45) 을 형성하는 경우에, 상면 (40a) 뿐만 아니라 측면 (40c) 에도 용이하게 금속막을 성막할 수 있다. 이 때문에, 봉지 칩 (40) 의 상면 (40a) 및 측면 (40c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다.
마지막으로, 도전성 실드층 (45) 이 형성된 봉지 칩 (40), 즉 반도체 패키지 (50) 를 픽업 유닛에 의해 피복용 지그 (22) 로부터 픽업하여, 다음 공정으로 반송한다.
도 12 는 반도체 패키지의 구성을 나타내는 측단면도이며, 도 13 및 도 14 는 반도체 패키지의 변형예를 나타내는 측단면도이다. 반도체 패키지 (50) 는, 도 12 에 나타내는 바와 같이, 배선 기판 (10) 에 실장된 반도체 칩 (11) 과, 이 반도체 칩 (11) 을 수지로 봉지한 봉지 수지층 (17) 을 구비한 봉지 칩 (40) 과, 이 봉지 칩 (40) 의 상면 (40a) 및 측면 (40c) 에 형성된 도전성 실드층 (45) 을 구비하고 있다. 본 실시형태에서는, 봉지 칩 (40) 의 측면 (40c) 은, 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사지는 경사면으로 되어 있기 때문에, 봉지 칩 (40) 의 상면 (40a) 뿐만 아니라 측면 (40c) 에도 용이하게 금속막을 성막할 수 있어, 봉지 칩 (40) 의 상면 (40a) 및 측면 (40c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다.
본 실시형태에서는, 반도체 패키지 (50) 로서, 배선 기판 (10) 에 1 개의 반도체 칩 (11) 을 실장한 봉지 칩 (40) 을 구비한 구성에 대하여 설명했지만, 이에 한정하는 것은 아니다. 도 13 에 나타내는 바와 같이, 예를 들어 배선 기판 (10) 에 복수 (3 개) 의 반도체 칩 (11α, 11β, 11γ) 을 실장하고, 이들 반도체 칩 (11α, 11β, 11γ) 을 봉지 수지층 (17) 으로 봉지한 봉지 칩 (40-1) 을 구비한 반도체 패키지 (51) 를 제조할 수도 있다. 이 구성에서는, 반도체 칩 (11α, 11β, 11γ) 은, 각각 기능이 상이한 반도체 칩으로, 접합 공정 S1 에 있어서, 각각 인접하여 실장된다. 또, 개편화 공정 S3 에 있어서, 반도체 칩 (11α, 11β, 11γ) 을 포함하는 봉지 칩 (40-1) 으로서 개편화가 실행된다. 이 종류의 봉지 칩 (40-1) 을 구비한 반도체 패키지 (51) 에 있어서도, 봉지 칩 (40-1) 의 측면 (40c) 은, 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사지는 경사면으로 되어 있기 때문에, 봉지 칩 (40-1) 의 상면 (40a) 뿐만 아니라 측면 (40c) 에도 용이하게 금속막을 성막할 수 있어, 봉지 칩 (40-1) 의 상면 (40a) 및 측면 (40c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다.
또, 도 14 에 나타내는 바와 같이, 배선 기판 (10) 에 복수 (2 개) 의 반도체 칩 (11α, 11β) 을 실장하고, 이들 반도체 칩 (11α, 11β) 을 각각 봉지 수지층 (17) 으로 봉지한 봉지 칩 (40-2, 40-3) 을 구비한 반도체 패키지 (SIP) (52) 를 제조할 수도 있다. 이 구성에서는, 반도체 칩 (11α, 11β) 은, 각각 기능이 상이한 반도체 칩이며, 접합 공정 S1 에 있어서, 각각 인접하여 실장된다. 또, 개편화 공정 S3 에 있어서, 반도체 칩 (11α, 11β) 을 포함하는 일체의 봉지 칩으로서 개편화가 실행된다. 이 개편화 공정 S3 에 있어서, 반도체 칩 (11α, 11β) 의 사이에서 봉지 칩을 2 개의 봉지 칩 (40-2, 40-3) 으로 분할함과 함께, 각 측면 (40c) 을, 각각 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사지는 경사면으로서 형성한다. 이 구성에 의하면, 각 봉지 칩 (40-2, 40-3) 의 상면 (40a) 뿐만 아니라 측면 (40c) 에도 용이하게 금속막을 성막할 수 있어, 봉지 칩 (40-2, 40-3) 의 상면 (40a) 및 측면 (40c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다. 또, 봉지 칩 (40-2, 40-3) 사이를 차폐시키는 도전성 실드층 (45) 을 용이하게 형성할 수 있다.
본 실시형태에 의하면, 교차하는 스트리트 S 에 의해 구획된 배선 기판 (10) 상의 복수의 실장 영역 A 에 복수의 반도체 칩 (11) 을 본딩하는 접합 공정 S1 과, 그 복수의 반도체 칩 (11) 이 본딩된 그 배선 기판 (10) 의 표면 (10a) 측에 액상 수지 (16) 를 공급하여 일괄로 봉지하여 봉지 기판 (18) 을 제조하는 봉지 기판 제조 공정 S2 와, 그 봉지 기판 (18) 상의 스트리트 S 에 대응하는 영역 18S 를 따라 절삭하고, 봉지 칩 (40) 이 상면 (40a) 과 그 상면 (40a) 보다 큰 하면 (40b) 을 갖고 그 상면 (40a) 으로부터 그 하면 (40b) 을 향해 경사진 측면 (40c) 을 구비하도록 개편화하는 개편화 공정 S3 과, 복수의 봉지 칩 (40) 의 그 상면 (40a) 및 그 측면 (40c) 에 도전성 실드층 (45) 을 형성하는 실드층 형성 공정 S4 를 구비하기 때문에, 봉지 칩 (40) 의 상방으로부터 스퍼터링 등에 의해 도전성 실드층 (45) 을 형성하는 경우에, 상면 (40a) 뿐만 아니라 측면 (40c) 에도 용이하게 금속막을 성막할 수 있다. 이 때문에, 봉지 칩 (40) 의 측면 (40c) 에 있어서의 도전성 실드층 (45) 을 충분한 실드 효과를 발휘할 수 있는 소정의 막두께로 효과적으로 형성할 수 있고, 봉지 칩 (40) 의 상면 (40a) 및 측면 (40c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다.
또, 본 실시형태에서는, 개편화 공정 S3 은, 환상의 절단날 (33) 을 구비한 절삭 블레이드 (32) 를 회전시키면서 그 봉지 기판 (18) 에 절삭해 들어가 개편화하기 때문에, 봉지 기판 (18) 을 용이하게 개편화할 수 있다. 이 경우, 절삭 블레이드 (32) 를 절단날 (33) 의 날각 θ 를 갖는 V 자 날로 하거나, 절삭 블레이드 (32A) 가 연직선에 대하여 소정각 θ 만큼 경사지도록 배치함으로써, 개편화할 때에, 봉지 칩 (40) 의 측면 (40c) 을 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사지는 경사면으로서 용이하게 형성할 수 있다.
또, 본 실시형태의의 다른 예에서는, 레이저 빔 조사 장치 (34) 의 집광기 (35) 는, 봉지 기판 (18) 의 표면 (18a) 에 수직인 방향에 대하여 스트리트 S 가 연장되는 방향 (가공 이송 방향) 과 직교하는 방향으로 소정각 θ 경사져 배치되기 때문에, 레이저 가공에 의해 개편화할 때에, 봉지 칩 (40) 의 측면 (40c) 을 상면 (40a) 으로부터 하면 (40b) 을 향하여 경사지는 경사면으로서 용이하게 형성할 수 있다.
［제 2 실시형태］
도 15 는 제 2 실시형태에 관련된 반도체 패키지의 제조 방법의 순서를 나타내는 플로우 차트이다. 제 2 실시형태의 제조 방법으로 제조되는 반도체 패키지는, 반도체 칩을 봉지하는 수지층과, 이 수지층의 외표면을 피복하는 도전성 실드층을 구비하는 패키지형의 반도체 장치 (예를 들어 FO-WLP 등) 이다. 본 실시형태에서는, 반도체 패키지의 제조 방법은, 도 15 에 나타내는 바와 같이, 칩 배치 형성 공정 S11, 봉지체 제조 공정 S12, 재배선 공정 S13, 개편화 공정 S14, 및 실드층 형성 공정 S15 를 구비한다. 본 실시형태의 제조 방법은, 적어도 이들 각 공정을 구비하고 있으면 되고, 각 공정 사이에 다른 공정을 두어도 된다. 다음으로, 이들 각 공정에 대하여 설명한다.
［칩 배치 형성 공정 S11］
도 16 은 지지 기판에 반도체 칩을 배치 형성한 상태를 나타내는 측단면도이다. 지지 기판 (25) 은, 이 지지 기판 (25) 상에 배치된 복수의 반도체 칩 (11) 을 유지하는 것으로, 어느 정도의 강성을 갖는 경질인 재료 (예를 들어 유리) 로 형성된다. 지지 기판 (25) 에는, 서로 교차하는 복수의 스트리트 S 에 의해 구획된 복수의 디바이스 배치 형성 영역 A1 이 매트릭스상으로 설정되어 있다. 이들 스트리트 S, 디바이스 배치 형성 영역 A1 의 위치나 크기는, 제조되는 반도체 패키지에 따라 결정되고 있다.
반도체 칩 (11) 은, 예를 들어 실리콘, 사파이어, 갈륨 등으로 형성된 기판 상에, 반도체 디바이스를 구비한 웨이퍼를 분할하여 형성된, 이른바 다이이다. 본 실시형태에서는, 반도체 칩 (11) 의 표면 (일면) (11a) 에는, 각종 단자가 형성되어 있고, 이 표면 (일면) (11a) 을 아래로 하여, 이 반도체 칩 (11) 을 지지 기판 (25) 상의 디바이스 배치 형성 영역 A1 에 배치 형성한다. 반도체 칩 (11) 은, 예를 들어 소정 파장 (300 ∼ 400 nm) 의 자외선을 조사함으로써 점착력이 저하되는 보호 테이프 (26) 를 개재하여 지지 기판 (25) 상에 고정된다.
［봉지체 제조 공정 S12］
도 17 은 수지로 봉지된 봉지체의 측단면도이다. 봉지체 제조 공정 S12 에서는, 지지 기판 (25) 에 설정된 디바이스 배치 형성 영역 A1 에 배치 형성된 반도체 칩 (11) 을 봉지한다. 예를 들어, 반도체 칩 (11) 이 배치 형성된 지지 기판 (25) 의 상방에 형틀 (도시 생략) 을 배치하고, 형틀의 주입구를 통해서, 액상 수지 (16) (도 3 참조 ; 봉지재) 를 지지 기판 (25) (보호 테이프 (26)) 과 형틀의 간극에 충전한다.
다음으로, 반도체 칩 (11) 을 봉지한 액상 수지 (16) 를 가열 또는 건조시켜 경화시킨다. 이로써, 도 17 에 나타내는 바와 같이, 액상 수지가 경화되어 봉지 수지층 (17) 이 구성된다. 이 봉지 수지층 (17) 은, 지지 기판 (25) (보호 테이프 (26)) 상에서 복수의 반도체 칩 (11) 에 밀착되고, 이들 반도체 칩 (11) 과 일체화되어 봉지체 (19) 를 형성한다.
여기서, 봉지체 (19) (봉지 수지층 (17)) 의 표면 (19A) (봉지 수지층 (17) 의 표면 (17A)) 을 연삭하여 평탄화하는 (평탄화 공정) 것이 바람직하다. 봉지체 (19) 를 연삭함으로써, 봉지체 (19) 의 표면 (19A) 을 평탄화한다. 이 경우에, 표면 (19A) 을 단순히 평탄화할 뿐만 아니라, 반도체 칩 (11) 의 상면을 피복하는 봉지 수지층 (17) 을 원하는 두께로 조정할 수 있다.
［재배선 공정 S13］
도 18 은 봉지체의 반도체 칩측에 재배선층 및 범프가 형성된 상태를 나타내는 측단면도이다. 재배선층 (60) 을 형성하는 경우, 봉지체 (19) 의 이면이 되는 반도체 칩 (11) 의 표면 (11a) 측으로부터 지지 기판 (25) 및 보호 테이프 (26) 를 박리하고, 봉지체 (19) 는, 표면 (19A) 측을 하방을 향하여 지그 (도시 생략) 에 재치된다. 이 지그는, 예를 들어 흡인 기구를 갖고, 봉지체 (19) 를 유지한다. 이로써, 도 18 에 나타내는 바와 같이 봉지체 (19) 의 반도체 칩 (11) 측이 상면으로서 노출된다.
봉지체 (19) 의 반도체 칩 (11) 측에 재배선층 (60) 과 범프 BP 를 형성한다. 재배선층 (60) 은, 반도체 칩 (11) 의 선택된 단자 (도시 생략) 에 접속되는 알루미늄 등으로 이루어지는 금속제의 배선 (61) 과, 반도체 칩 (11) 의 표면 (11a) 및 배선 (61) 을 피복하는 절연막 (62) 을 구비하여 구성된다. 재배선층 (60) 을 형성하려면, 먼저 CVD 나 도금에 의한 성막법 등에 의해 배선 (61) 을 형성하고, 이어서 절연막 (62) 을 형성한다. 절연막 (62) 의 재료에는, 폴리이미드 등의 절연성 수지나, SOG (Spin On Glass), BPSG (Boron Phosphorous Silicate Glass) 등의 유리계 산화막이 사용된다. 절연성 수지나 SOG 의 경우에는, 절연막 (62) 은 상기한 스핀 코트법에 의해 형성된다. 또, BPSG 의 경우에는, 절연막 (62) 은 CVD 등의 성막법에 의해 형성된다. 범프 BP 는, 최종 형태인 반도체 패키지를 각종 기판 (도시 생략) 에 실장할 때에 단자나 전극이 되는 부재로서, 재배선층 (60) 에 형성된 배선 (61) 의 패턴에 따른 소정의 위치에 형성된다.
［개편화 공정 S14］
도 19 는 재배선층을 형성한 봉지체를 나타내는 측단면도이며, 도 20 은 봉지체를 절삭에 의해 개편화하는 구성의 일례를 나타내는 측단면도이며, 도 21 은 절삭에 의해 개편화된 봉지 칩을 나타내는 측단면도이다. 봉지체 (19) 는, 도 19 에 나타내는 바와 같이, 재배선층 (60) 을 하면으로 하여 개편화용 지그 (21) 에 유지된다. 이 개편화용 지그 (21) 는, 상면에 복수의 구멍부 (21A) 가 매트릭스상으로 형성되어 있고, 이들 구멍부 (21A) 에 각 반도체 칩 (11) 에 대응하는 재배선층 (60) 의 범프 BP 가 수용된다. 또, 각 구멍부 (21A) 에는, 흡인원 (도시 생략) 에 연속해 있는 흡인로 (21B) 가 연결되어 있고, 재배선층 (60) 및 봉지체 (19) 를 흡인하여 유지한다. 또, 개편화용 지그 (21) 는, 각 구멍부 (21A) 의 사이에 절삭용 홈 (21C) 이 형성되어 있다. 이 절삭용 홈 (21C) 은, 재배선층 (60) 및 봉지체 (19) 를 개편화용 지그 (21) 에 유지했을 때에, 상기한 스트리트 S 에 대응하여 형성되어 있다.
다음으로, 봉지체 (19) 및 재배선층 (60) 을 상기한 스트리트 S 에 대응하는 영역 19S 를 따라 절삭한다. 본 실시형태에서는, 도 20 에 나타내는 바와 같이, 봉지체 (19) 의 절삭은, 절삭 유닛 (30) 을 사용하여 실행된다. 절삭 유닛 (30) 은, 회전 스핀들 (31) 에 장착된 절삭 블레이드 (32) 를 구비한다. 절삭 블레이드 (32) 는 원판상으로 형성되고, 주연부에 환상으로 형성된 절단날 (33) 이 형성되어 있다. 이 절단날 (33) 은, 도 20 에 나타내는 바와 같이, 연직선에 대하여 소정의 날각 θ 를 갖는 V 자 날이다. 또, 절삭 유닛 (30) 은, 도시되지 않은 승강 기구에 의해, 절삭 블레이드 (32) 를 봉지체 (19) 에 대하여 높이 방향으로 자유롭게 진퇴 이동한다. 이 때문에, 절삭 블레이드 (32) 를 회전시키면서, 봉지체 (19) 및 재배선층 (60) 에 절삭해 들어가게 함으로써, 봉지체 (19) 및 재배선층 (60) 은, 날각 θ 에 따른 경사각으로 절삭된다. 또, 개편화용 지그 (21) 에는, 스트리트 S 에 대응하는 절삭용 홈 (21C) 이 형성되어 있기 때문에, 재배선층 (60) 을 절삭한 절단날 (33) 의 날끝은, 절삭용 홈 (21C) 에 진입함으로써, 개편화용 지그 (21) 와 절삭 블레이드 (32) (절단날 (33)) 의 간섭을 방지할 수 있다.
또, 개편화용 지그 (21) 에 유지된 봉지 기판 (18) 은, 도시되지 않은 이동 기구에 의해, 절삭 유닛 (30) 에 대하여 수평 방향으로 이동한다. 이로써, 봉지체 (19) 및 재배선층 (60) 은, 모든 스트리트 S 에 대응하는 영역 19S 를 따라 절삭됨으로써, 도 21 에 나타내는 바와 같은, 복수의 봉지 칩 (70) 으로 개편화된다. 이 봉지 칩 (70) 은, 각각 상면 (70a) 과, 이 상면 (70a) 보다 큰 하면 (70b) 과, 상면 (70a) 으로부터 하면 (70b) 을 향하여 경사진 측면 (측벽) (70c) 을 구비하여 구성된다. 또한, 상기한 승강 기구 및 이동 기구는, 절삭 유닛 (30) 과 개편화용 지그 (21) 가 상대적으로 승강 및 이동하면, 어떠한 구성으로 해도 된다.
또, 상기 서술한 바와 같이, 봉지체 (19) 및 재배선층 (60) 의 절삭에 의한 개편화는, 절삭 블레이드가 연직선에 대하여 소정각만큼 경사져 배치된 절삭 유닛 (도 8 참조) 을 사용하거나, 봉지체의 표면 (레이저 빔 조사면) 에 수직인 방향 (연직 방향) 에 대하여 스트리트가 연장되는 방향 (가공 이송 방향) 과 직교하는 방향으로 소정각 경사져 배치되고, 이 소정각으로 경사진 레이저 빔을 출사하는 레이저 빔 조사 유닛 (도 9 참조) 을 사용할 수도 있다. 또, 도시는 생략하지만, 개편화 공정에 있어서, 절삭 유닛이나 레이저 빔 조사 장치를 사용하여, 봉지체 (19) 및 재배선층 (60) 을 스트리트를 따라 수직 (연직) 으로 절삭 (다이싱) 한 후에, 분리된 봉지 칩의 측면을, 프로파일러 장치 등에 의해 경사면 가공을 실시하는 구성으로 해도 된다.
［실드층 형성 공정 S15］
도 22 는 도전성 실드층이 형성된 봉지 칩을 나타내는 측단면도이다. 도전성 실드층 (45) 을 형성하기 전에, 개편화된 봉지 칩 (70) 을 유지하고 있는 개편화용 지그 (21) 로부터 봉지 칩 (70) 을 픽업하고, 이 봉지 칩 (70) 을 다른 피복용 지그 (22) 상에 나열하여 배치한다. 이 피복용 지그 (22) 는, 개편화용 지그 (21) 와 마찬가지로, 상면에 복수의 구멍부 (22A) 가 매트릭스상으로 형성되어 있고, 이들 구멍부 (22A) 에 각각 봉지 칩 (70) 의 범프 BP 가 수용된다. 피복용 지그 (22) 에서는, 봉지 칩 (70) 이, 인접하는 봉지 칩 (70, 70) 사이에 소정의 간격 P 를 두고 배치된다. 이 간격 P 는, 봉지 칩 (70) 의 측면 (70c) 의 하단으로까지 도전성 실드층 (45) 을 형성할 수 있기에 충분한 거리를 갖는다. 또한, 도 22 에는 도시를 생략했지만, 피복용 지그 (22) 는, 각 구멍부 (22A) 에 연결되어 봉지 칩 (70) 을 흡인 유지하기 위한 진공 흡인로를 구비해도 된다.
다음으로, 봉지 칩 (70) 의 상면 (70a) 및 측면 (70c) 에 도전성 실드층 (45) 을 형성한다. 이 도전성 실드층 (45) 은, 구리, 티탄, 니켈 및 금 등 중 하나 이상의 금속에 의해 구성된 두께가 수 ㎛ ∼ 수백 ㎛ 정도의 다층막이며, 예를 들어 스퍼터링, CVD 또는 스프레이 코트에 의해 형성된다. 또, 도전성 실드층 (45) 은, 진공 분위기하에서, 상기한 다층막을 갖는 금속 필름을, 도전성의 접착제를 사용하여, 봉지 칩 (70) 의 상면 (70a) 및 측면 (70c) 에 라미네이트 가공하는 진공 라미네이트에 의해 형성해도 된다. 본 실시형태에서는, 봉지 칩 (70) 의 측면 (70c) 은, 상면 (70a) 으로부터 하면 (70b) 을 향하여 경사지는 경사면으로 되어 있기 때문에, 봉지 칩 (70) 의 상방으로부터 스퍼터링 등에 의해 도전성 실드층 (45) 을 형성하는 경우에, 상면 (70a) 뿐만 아니라 측면 (70c) 에도 용이하게 금속막을 성막할 수 있다. 이 때문에, 봉지 칩 (70) 의 상면 (70a) 및 측면 (70c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다.
마지막으로, 도전성 실드층 (45) 이 형성된 봉지 칩 (70), 즉 반도체 패키지 (80) 를 픽업 유닛에 의해 피복용 지그 (22) 로부터 픽업하여, 다음 공정으로 반송한다.
본 실시형태에 의하면, 교차하는 복수의 스트리트 S 에 의해 구획된 지지 기판 (25) 상의 각 디바이스 배치 형성 영역 A1 에 반도체 칩 (11) 을 표면 (11a) 을 아래로 하여 배치 형성하는 칩 배치 형성 공정 S11 과, 칩 배치 형성 공정 S11 을 실시한 후, 그 반도체 칩 (11) 의 이면 (11b) 측을 액상 수지로 봉지함으로써 그 지지 기판 (25) 상에 봉지체 (19) 를 제조하는 봉지체 제조 공정 S12 와, 봉지체 (19) 로부터 그 지지 기판 (25) 을 제거한 후, 그 봉지체 (19) 의 반도체 칩 (11) 측에 재배선층 (60) 및 범프 BP 를 형성하는 재배선 공정 S13 과, 봉지체 (19) 상의 그 스트리트 S 에 대응하는 영역 19S 를 따라 절삭하고, 봉지 칩 (70) 이 상면 (70a) 과 그 상면 (70a) 보다 큰 하면 (70b) 을 갖고 그 상면 (70a) 으로부터 그 하면 (70b) 을 향하여 경사진 측면 (70c) 을 구비하도록 개편화하는 개편화 공정 S14 와, 복수의 봉지 칩 (70) 의 상면 (70a) 및 그 측면 (70c) 에 도전성 실드층 (45) 을 형성하는 실드층 형성 공정 S15 를 구비하기 때문에, 봉지 칩 (70) 의 상방으로부터 스퍼터링 등에 의해 도전성 실드층 (45) 을 형성하는 경우에, 상면 (70a) 뿐만 아니라 측면 (70c) 에도 용이하게 금속막을 성막할 수 있다. 이 때문에, 봉지 칩 (70) 의 상면 (70a) 및 측면 (70c) 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 도모할 수 있다.
또, 본 실시형태에서는, 개편화 공정 S14 는, 환상의 절단날 (33) 을 구비한 절삭 블레이드 (32) 를 회전시키면서 그 봉지체 (19) 에 절삭해 들어가 개편화하기 때문에, 봉지체 (19) 를 용이하게 개편화할 수 있다. 이 경우, 절삭 블레이드 (32) 를 절단날 (33) 의 날각 θ 를 갖는 V 자 날로 하거나, 절삭 블레이드 (32) 가 연직선에 대하여 소정각 θ 만큼 경사지도록 배치함으로써, 개편화할 때에, 봉지 칩 (70) 의 측면 (70c) 을 상면 (70a) 으로부터 하면 (70b) 을 향하여 경사지는 경사면으로서 용이하게 형성할 수 있다.
또, 본 실시형태의 다른 예에서는, 레이저 빔 조사 장치의 집광기는, 봉지체 (19) 의 표면 (19A) 에 수직인 방향에 대하여 스트리트 S 가 연장되는 방향 (가공 이송 방향) 과 직교하는 방향으로 소정각 θ 경사져 배치되기 때문에, 레이저 가공에 의해 개편화할 때에, 봉지 칩 (70) 의 측면 (70c) 을 상면 (70a) 으로부터 하면 (70b) 을 향하여 경사지는 경사면으로서 용이하게 형성할 수 있다.
또, 본 실시형태에서는, 칩 배치 형성 공정 S11 에 있어서, 디바이스가 형성된 반도체 칩 (11) 의 표면 (일면) (11a) 을 아래로 하여, 이 반도체 칩 (11) 을 지지 기판 (25) 상의 디바이스 배치 형성 영역 A1 에 배치 형성하였지만, 이에 한정하는 것은 아니고, 반도체 칩 (11) 의 이면 (타면) (11b) 을 아래로 하여, 이 반도체 칩 (11) 을 지지 기판 (25) 상의 디바이스 배치 형성 영역 A1 에 배치 형성할 수도 있다. 이 경우, 도시는 생략하지만, 지지 기판 (25) 상에서 노출되는 반도체 칩 (11) 의 표면 (일면) (11a) 의 디바이스에, 폴리이미드나 실리카를 포함하는 보조적인 재배선층을 형성해 두고, 이 재배선층을 갖는 반도체 칩 (11) 을 수지로 봉지한다. 그리고, 봉지체의 표면 (반도체 칩 (11) 의 표면 (11a) 측) 을 디바이스가 노출되지 않을 정도로 연삭하고, 이 봉지체의 표면에 디바이스에 연통하는 재배선층을 형성한다. 그리고, 재배선층이 형성된 봉지체에 대하여, 상기와 같은 개편화 공정 및 실드층 형성 공정을 실행함으로써 봉지 칩을 형성할 수 있다.
다음으로, 상기한 실시형태에 있어서의 봉지 칩의 측면의 경사 각도와, 측면에 형성되는 도전성 실드층의 막두께의 관계에 대하여 설명한다. 도 23 은 시험체에 형성한 도전성 실드층의 막두께를 나타내는 도면이며, 도 24 는 시험체의 측면의 경사각과 막두께의 관계를 나타내는 도면이다. 발명자는, 봉지 칩 (40 (70)) 의 측면 (40c (70c)) 의 경사 각도와, 측면 (40c (70c)) 에 형성되는 도전성 실드층 (45) 의 막두께의 관계에 주목하고, 그 측면 (40c (70c)) 의 상이한 경사 각도에 대하여, 각각 도전성 실드층 (45) 의 막두께를 계측하였다.
구체적으로는, 도 23 에 나타내는 바와 같이, 실리콘으로 형성되어 상면 TEa, 하면 TEb, 측면 TEc 를 갖고, 측면 TEc 의 경사 각도 θ1 을 각각 변경한 시험체 TE 를 복수 형성하고, 각 시험체 TE 의 상면 TEa 및 측면 TEc 에 도전성 실드층 (45) 을 형성하였다. 도전성 실드층 (45) 은, 티탄 금속을 사용하여, 180 ℃, 8 × 10-4 Pa 의 조건하에서, 이온 플레이팅법에 의해 형성하였다. 또, 경사 각도 θ1 은, 90 도, 82 도, 68 도, 60 도, 45 도로 하였다. 여기서, 이 경사 각도 θ1 은, 연직선에 대한 소정 날각 θ 와, 다음의 (1) 식의 관계가 있다.
θ1 (도) = 90-θ (1)
또, 도전성 실드층 (45) 은, 상면 TEa 에 형성된 상부 실드층 (45A) 과, 측면 TEc 에 형성된 측부 실드층 (45B) 으로 나누어, 각각 상부 실드층 (45A) 의 두께 t1 과, 측부 실드층 (45B) 의 하부의 두께 t2 를, 주사형 전자 현미경 (Scanning Electron Microscope : SEM) 의 관찰 화상에 기초하여 각각 측정하였다. 측정한 상부 실드층 (45A) 의 두께 t1 과, 측부 실드층 (45B) 의 하부의 두께 t2 는, 다음의 (2) 식에 나타내는 단차 피복 (step coverage) 의 값으로서 산출하고, 이 값과 경사 각도 θ1 의 관계를 도 23 에 정리하였다.
step coverage = (t2/t1) × 100 (％) (2)
이 도 24 에 나타내는 바와 같이, 경사 각도 θ1 의 값이 90 도 (측면이 수직) 상태로부터 작아짐에 따라, 단차 피복의 값은 서서히 커져, 경사 각도 θ1 이 45 도에서는 100 ％ 가 되었다. 즉, 경사 각도 θ1 이 45 도가 되도록 설정했을 경우, 상부 실드층 (45A) 의 두께 t1 과, 측부 실드층 (45B) 의 하부의 두께 t2 가 일치하여, 상면 TEa 및 측면 TEc 에 있어서의 도전성 실드층 (45) 의 막두께의 균일화를 실현할 수 있다.
발명자의 실험에 의하면, 상기한 이온 플레이팅법에 의한 성막의 경우, 단차 피복의 값이 50 ％ 를 밑돌면, 측부 실드층 (45B) 의 성막에 시간을 필요로 하여, 프로세스 비용이 증대되기 때문에, 적어도 단차 피복의 값이 50 ％ 이상이 되는 범위가 바람직하다. 이 때문에, 반도체 패키지 (50 (80)) 를 구성하는 봉지 칩 (40 (70)) 의 측면 (40c (70c)) 의 경사 각도 θ1 은 45 도 이상 82 도 이하가 바람직하다.
경사 각도 θ1 을 45 도로 한 경우에는, 우수한 단차 피복의 값을 나타내고 있지만, 경사 각도 θ1 을 45 도로 한 경우에는, 상면 TEa 에 대한 하면 TEb 의 길이가 커져, 반도체 패키지 (50 (80)) 가 대형화되거나, 혹은 하면 TEb 의 크기를 동일한 정도로 했을 경우에, 상면 TEa (디바이스 영역) 가 축소화되는 문제가 상정된다. 이 때문에, 반도체 패키지 (50 (80)) 의 소형화라는 관점에 의하면, 경사 각도 θ1 은, 보다 바람직하게는 60 도 이상 68 도 이하이며, 가장 바람직한 조건으로는 경사 각도 θ1 = 60 도이다. 한편, 경사 각도 θ1 이 45 도 이상 60 도 이하인 영역은, 경사 각도 60 도보다 크고 82 도 이하인 영역보다 단차 피복의 값의 변화율이 작다. 이 때문에, 예를 들어 상기한 절단날 (33) 의 경사 각도가 가공 중에 변화한 경우라도, 형성되는 실드층의 막두께 변화를 억제할 수 있다. 따라서, 양산하는 경우 등의 로버스트의 효과를 구하는 경우에는, 경사 각도 θ1 을 45 도 이상 60 도 이하로 하는 것이 바람직하다. 이와 같은, 단차 피복의 값의 변화율이 작은 영역을, 보다 경사 각도 θ1 이 큰 영역으로 이행할 수 있으면, 반도체 패키지 (50 (80)) 의 소형화와 생산성을 양립할 수 있기 때문에 바람직하다.
이상, 본 발명의 일 실시형태에 대하여 설명했는데, 상기 실시형태는 예로서 제시한 것으로, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 상기한 제 1 실시형태에서는, 배선 기판 (10) 은 각 지그에 유지되어 각 공정이 실행되는 구성으로 했지만, 이에 한정하는 것은 아니고, 예를 들어 배선 기판 (10) 의 이면 (타면) (10b) 에 보호 테이프 (도시 생략) 를 첩착하고, 이 보호 테이프를 개재하여, 배선 기판 (10) 을 기대 (도시 생략) 상에 재치한 상태로 각 공정을 실시해도 된다. 기대는, 예를 들어 흡인 기구나, 수평 방향 및 연직 방향으로의 이동 기구를 갖고, 배선 기판을 이동 가능하게 유지해도 된다. 또, 제 1 실시형태에서는, 제조되는 반도체 패키지로서 배선 기판의 이면에 범프가 형성된 BGA (ball grid array) 를 중심으로 설명했지만, 이에 한정하는 것은 아니고, 예를 들어 배선 기판의 이면에 랜드가 형성된 LGA (land grid array) 나, QFN (Quad Flat No lead package) 을 제조할 수 있음은 물론이다. 또, 제 2 실시형태에서는, 반도체 칩 (11) 을 이른바 플립 칩 실장하는 것을 상정하고, 반도체 칩 (11) 의 표면 (일면) (11a) 을 아래로 하여, 지지 기판 (25) 상의 디바이스 배치 형성 영역 A1 에 배치 형성하는 예를 설명했지만, 반도체 칩 (11) 이 와이어 본드 실장되는 경우에는, 반도체 칩 (11) 의 이면 (타면) (11b) 을 아래로 하여, 지지 기판 (25) 상의 디바이스 배치 형성 영역 A1 에 배치 형성된다. 또, 예를 들어 반도체 장치가 CSP 인 경우, 웨이퍼 W (실리콘 기판) 에 형성된 디바이스에 대응시켜, 경사면을 구비하도록 분할하고, 그라운드까지 실드층을 성막하면 된다.
10 배선 기판
10a 표면
10b 이면
11 반도체 칩
12 형틀
16 액상 수지 (봉지재)
17 봉지 수지층
18 봉지 기판
18S, 19S 영역 (분할 예정 라인에 대응하는 영역)
19 봉지체
25 지지 기판
32, 32A 절삭 블레이드
33 절단날
34 레이저 빔 조사 장치
35 집광기
40, 70 봉지 칩
40a, 70a 상면
40b, 70b 하면
40c, 70c 측면
45 도전성 실드층
50, 80 반도체 패키지
60 재배선층
61 배선
62 절연막
S1 접합 공정
S2 봉지 기판 제조 공정
S3 개편화 공정
S4 실드층 형성 공정
S11 칩 배치 형성 공정
S12 봉지체 제조 공정
S13 재배선 공정
S14 개편화 공정
S15 실드층 형성 공정
BP 범프
S 스트리트 (분할 예정 라인)
θ1 경사 각도

Claims (4)

  1. 봉지제에 의해 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서,
    교차하는 복수의 분할 예정 라인에 의해 구획된 배선 기판 상의 복수의 영역에 복수의 반도체 칩을 본딩하는 접합 공정과,
    상기 복수의 반도체 칩이 본딩된 상기 배선 기판의 표면측에 봉지제를 공급하여 일괄로 봉지하여 봉지 기판을 제조하는 봉지 기판 제조 공정과,
    상기 봉지 기판을 상기 배선 기판 상의 상기 분할 예정 라인에 대응하는 영역을 따라 절삭하고, 상기 봉지된 반도체 칩이 상면과 상기 상면보다 큰 하면을 갖고 상기 상면으로부터 상기 하면을 향해 경사진 측벽을 구비하도록 개편화하는 개편화 공정과,
    상기 복수의 봉지된 반도체 칩의 상기 상면 및 상기 측벽에 도전성 실드층을 형성하는 실드층 형성 공정을 구비하는, 반도체 패키지의 제조 방법.
  2. 봉지제에 의해 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서,
    교차하는 복수의 분할 예정 라인에 의해 구획된 지지 기판 상의 각 디바이스 배치 형성 영역에 반도체 칩을 배치 형성하는 칩 배치 형성 공정과,
    상기 칩 배치 형성 공정을 실시한 후, 상기 반도체 칩을 봉지제로 봉지함으로써 상기 지지 기판 상에 봉지체를 제조하는 봉지체 제조 공정과,
    상기 봉지체로부터 상기 지지 기판을 제거한 후, 상기 봉지체의 반도체 칩측에 재배선층 및 범프를 형성하는 재배선 공정과,
    상기 봉지체를 상기 지지 기판 상의 상기 분할 예정 라인에 대응하는 영역을 따라 절삭하고, 봉지된 반도체 칩이 상면과 상기 상면보다 큰 하면을 갖고 상기 상면으로부터 상기 하면을 향해 경사진 측벽을 구비하도록 개편화하는 개편화 공정과,
    상기 복수의 봉지된 반도체 칩의 상기 상면 및 상기 측벽에 도전성 실드층을 형성하는 실드층 형성 공정을 구비하는, 반도체 패키지의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 개편화 공정은, 환상의 절단날을 구비한 절삭 블레이드를 회전시키면서 봉지 기판 또는 봉지체에 절삭해 들어가 개편화하는, 반도체 패키지의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 개편화 공정은, 봉지 기판 또는 봉지체의 레이저 빔 조사면에 수직인 방향에 대하여 가공 이송 방향과 직교하는 방향으로 소정 각도 경사지게 하여 레이저 빔을 상기 봉지 기판 또는 상기 봉지체에 조사하여 개편화하는, 반도체 패키지의 제조 방법.
KR1020170121069A 2016-09-30 2017-09-20 반도체 패키지의 제조 방법 KR102418412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016194250A JP6832666B2 (ja) 2016-09-30 2016-09-30 半導体パッケージの製造方法
JPJP-P-2016-194250 2016-09-30

Publications (2)

Publication Number Publication Date
KR20180036542A true KR20180036542A (ko) 2018-04-09
KR102418412B1 KR102418412B1 (ko) 2022-07-06

Family

ID=61623381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170121069A KR102418412B1 (ko) 2016-09-30 2017-09-20 반도체 패키지의 제조 방법

Country Status (7)

Country Link
US (2) US10700014B2 (ko)
JP (1) JP6832666B2 (ko)
KR (1) KR102418412B1 (ko)
CN (1) CN107887283B (ko)
DE (1) DE102017217177A1 (ko)
SG (1) SG10201707563VA (ko)
TW (1) TWI720240B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121241A (ko) * 2018-04-17 2019-10-25 가부시기가이샤 디스코 절삭 블레이드의 정형 방법
KR102027238B1 (ko) * 2019-03-14 2019-11-04 인세미텍 주식회사 분할 기판 제조용 연삭 가공장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
US11177226B2 (en) * 2018-09-19 2021-11-16 Intel Corporation Flexible shield for semiconductor devices
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
JP2021040097A (ja) 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
CN116525555A (zh) * 2022-01-20 2023-08-01 长鑫存储技术有限公司 一种半导体封装结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012089A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体チップ内蔵モジュールおよびその製造方法
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
KR20140111936A (ko) * 2013-03-12 2014-09-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3d 실딩 케이스 및 그 형성 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4408361B2 (ja) * 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7917365B2 (en) * 2005-06-16 2011-03-29 Nuance Communications, Inc. Synchronizing visual and speech events in a multimodal application
CN100568563C (zh) 2006-03-06 2009-12-09 夏普株式会社 氮化物半导体器件及其制备方法
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
CN102683311B (zh) * 2011-03-10 2014-12-10 精材科技股份有限公司 晶片封装体及其形成方法
JP6019550B2 (ja) * 2011-08-09 2016-11-02 富士通株式会社 電子装置の製造方法
EP2812928B1 (en) * 2012-02-10 2019-04-17 Facebook Technologies, LLC Light emitting diode chip
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
JP2015177062A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6800745B2 (ja) 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012089A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体チップ内蔵モジュールおよびその製造方法
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
KR20140111936A (ko) * 2013-03-12 2014-09-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3d 실딩 케이스 및 그 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121241A (ko) * 2018-04-17 2019-10-25 가부시기가이샤 디스코 절삭 블레이드의 정형 방법
KR102027238B1 (ko) * 2019-03-14 2019-11-04 인세미텍 주식회사 분할 기판 제조용 연삭 가공장치

Also Published As

Publication number Publication date
CN107887283A (zh) 2018-04-06
KR102418412B1 (ko) 2022-07-06
SG10201707563VA (en) 2018-04-27
US10700014B2 (en) 2020-06-30
TWI720240B (zh) 2021-03-01
US20180096948A1 (en) 2018-04-05
TW201814846A (zh) 2018-04-16
JP6832666B2 (ja) 2021-02-24
JP2018056501A (ja) 2018-04-05
US20180269159A1 (en) 2018-09-20
DE102017217177A1 (de) 2018-04-05
CN107887283B (zh) 2023-03-31
US10707176B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
KR20180036542A (ko) 반도체 패키지의 제조 방법
JP6800745B2 (ja) 半導体パッケージの製造方法
US10103125B2 (en) Chip package structure and method for forming the same
TWI733049B (zh) 半導體封裝及其製造方法
TWI735733B (zh) 半導體封裝件之製造方法
JP6955918B2 (ja) 基板の加工方法
JP7093210B2 (ja) 板状物の加工方法
KR20180118521A (ko) 반도체 패키지의 제조 방법
CN110246802B (zh) 封装基板的加工方法
US10056296B2 (en) Workpiece processing method
TWI755563B (zh) 多刀切割刀片及工件的加工方法
US20210242177A1 (en) Package structure with underfill
TWI810261B (zh) 半導體封裝的製造方法
KR20190002313A (ko) 반도체 패키지의 제조 방법
KR101675667B1 (ko) 반도체 패키지 구조 및 제조 방법
TW201523802A (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法
KR20060124349A (ko) 전자소자 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101002114; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210813

Effective date: 20211231

E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant