KR20190002313A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20190002313A
KR20190002313A KR1020180068730A KR20180068730A KR20190002313A KR 20190002313 A KR20190002313 A KR 20190002313A KR 1020180068730 A KR1020180068730 A KR 1020180068730A KR 20180068730 A KR20180068730 A KR 20180068730A KR 20190002313 A KR20190002313 A KR 20190002313A
Authority
KR
South Korea
Prior art keywords
package
semiconductor
holding
substrate
chips
Prior art date
Application number
KR1020180068730A
Other languages
English (en)
Inventor
병득 장
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190002313A publication Critical patent/KR20190002313A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

[과제] 두께가 다른 복수의 칩의 방열 효과를 균일하게 하는 것.
[해결 수단] 두께가 다른 복수의 반도체 칩이 실장된 반도체 패키지의 제조 방법으로서, 배선 기재 상의 복수의 반도체 칩을 봉지제로 일괄 봉지한 패키지 기판의 이면을 유지 테이프로 유지하고, 총형의 정형 지석으로 수지층을 박화하고, 분할 수단으로 분할 예정 라인을 따라 유지 테이프 도중까지 절입하여 패키지 기판을 개개의 반도체 패키지로 분할하도록 하였다. 정형 지석의 외주면에는 단차가 형성되어 있고, 정형 지석의 단차에 의해 각 칩 상면에서 패키지 상면까지의 두께가 동일하게 형성된다.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은, 두께가 상이한 칩을 봉지제로 봉지한 반도체 패키지의 제조 방법에 관한 것이다.
종래, SIP (System In Package) 등과 같이, 복수의 칩을 1 패키지 내에 봉지한 패키지 기술이 개발되어 있다. 이와 같은 패키지 기술에서는, 배선 기판이 분할 예정 라인으로 구획되어 있고, 분할 예정 라인으로 구획된 각 영역에 복수의 칩이 각각 실장되고, 몰드 수지로 복수의 칩을 일괄로 봉지함으로써 패키지 기판이 제조된다. 그리고, 분할 예정 라인을 따라 패키지 기판이 절삭됨으로써, 복수의 칩을 패키징한 개개의 반도체 패키지로 분할된다 (예를 들어, 특허문헌 1 참조). 또 최근에는, 패키지 기판으로서, 팬 아웃·웨이퍼 레벨 패키지 등과 같이 재배선층 상에 칩이 실장된 것도 알려져 있다.
일본 공개특허공보 2001-023936호
그러나, 배선 기판이나 재배선층 등의 배선 기재 상에 두께가 다른 복수의 칩이 평평하게 놓인 상태로 실장되어 있는 경우에는, 복수의 칩을 몰드 수지에 의해 일괄로 봉지하면, 칩마다 몰드 수지의 두께에 편차가 발생한다. 이 때문에, 1 패키지 내에 있어서의 칩의 방열 효과가 상이하다는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 두께가 다른 복수의 칩의 방열 효과를 균일하게 할 수 있는 반도체 패키지의 제조 방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 일 양태의 반도체 패키지의 제조 방법은, 개편화된 배선 기재 상에 두께가 상이한 복수 칩이 접속되고 봉지제로 봉지되어 이루어지는 반도체 패키지의 제조 방법으로서, 그 배선 기재 상에 형성된 교차하는 분할 예정 라인으로 구획된 영역에 그 복수 칩이 배치 형성되고 그 봉지제로 일괄 봉지된 패키지 기판의 그 배선 기재측을 유지 테이프 또는 유지 지그로 유지하는 유지 스텝과, 방열성이 동일해지도록 각 칩에 대응하여 소정 두께로 그 봉지제를 박화하는 단차가 형성된 정형 지석으로 그 봉지제 상면에 단차를 형성하는 단차 형성 스텝과, 분할 수단으로 그 분할 예정 라인을 따라 그 유지 테이프 도중까지 또는 그 유지 지그 내까지 절입하여, 개개의 반도체 패키지로 분할하는 분할 스텝을 구비하고 있다.
이 구성에 의하면, 단차가 형성된 정형 지석으로 패키지 기판의 봉지제 상면이 연삭되어, 각 칩 상면에서 봉지제 상면까지의 두께가 일정해진다. 따라서, 패키지 기판을 개개의 반도체 패키지로 분할함으로써, 1 패키지 내에 있어서의 두께가 다른 복수의 칩의 방열 효과를 균일하게 할 수 있다. 또, 정형 지석에 의해 복수의 칩마다의 봉지제의 두께를 일정하게 할 수 있기 때문에, 배선 기재 상의 복수의 칩을 봉지제에 의해 일괄로 봉지하여 패키지 기판을 용이하게 제조할 수 있다. 또한, 각 칩 상면에서 봉지제 상면까지의 두께가 일정해진다는 것은, 수지의 두께가 완전히 일치하고 있는 경우에 한정되지 않는다. 방열성이 동일하게 가까워지는 것이라면, 각 칩 상면에서 봉지제 상면까지의 수지의 두께에 다소의 편차가 발생하고 있어도 된다.
본 발명의 일 양태의 반도체 패키지의 제조 방법에 있어서, 그 정형 지석 및 그 분할 수단은, 회전 스핀들에 장착되는 장착공을 중심부에 갖는 원환 형상의 기대와, 그 기대의 외주면 전체면에 걸쳐 외주 방향을 향하여 평행하게 복수의 원환 돌기를 구비한 가공 공구로서, 그 복수의 원환 돌기의 사이는, 그 원환 돌기를 그 유지 테이프 도중까지 또는 유지 지그 내까지 절입했을 때에, 각 반도체 패키지에 대응하여 소정 두께로 그 봉지제를 박화하는 단차가 형성되어 있고, 그 가공 공구를 사용하여, 그 원환 돌기를 그 분할 예정 라인에 위치시켜 그 유지 테이프 도중까지 또는 그 유지 지그 내까지 절입 가공을 실시함으로써, 그 단차 형성 스텝과 그 분할 스텝을 동시에 실시한다.
본 발명에 의하면, 정형 지석의 단차에 의해 각 칩 상면에서 봉지제 상면까지의 두께를 일정하게 함으로서, 두께가 다른 복수의 칩의 방열 효과를 균일하게 할 수 있다.
도 1 은 본 실시형태의 반도체 패키지의 단면 모식도이다.
도 2 는 비교예의 반도체 패키지의 단면 모식도이다.
도 3 은 본 실시형태의 반도체 패키지의 제조 방법의 설명도이다.
도 4 는 본 실시형태의 반도체 패키지의 제조 방법의 설명도이다.
도 5 는 다른 실시형태의 가공 스텝의 일례를 나타내는 도면이다.
도 6 은 다른 실시형태의 가공 스텝의 변형예를 나타내는 도면이다.
도 7 은 반도체 패키지의 변형예를 나타내는 도면이다.
도 8 은 반도체 패키지의 다른 변형예를 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 반도체 패키지의 제조 방법에 대해 설명한다. 도 1 은, 본 실시형태의 반도체 패키지의 단면 모식도이다. 도 2 는, 비교예의 반도체 패키지의 설명도이다. 또한, 이하의 실시형태는 어디까지나 일례를 나타내는 것으로, 각 스텝 간에 다른 스텝을 구비해도 되고, 스텝의 순서를 적절히 바꿔넣어도 된다.
도 1 에 나타내는 바와 같이, 반도체 패키지 (10) 는, 복수의 반도체 칩 (칩) (21a, 21b) 을 패키징한 SIP (System In Package) 등의 반도체 장치이고, 수지층 (봉지제) (12) 에 의해 외부 환경으로부터 반도체 칩 (21a, 21b) 을 보호하고 있다. 반도체 패키지 (10) 는, 배선 기판 (배선 기재) (11) 의 상면에 실장된 반도체 칩 (21a, 21b) 이 수지층 (12) 에 의해 봉지되고, 배선 기판 (11) 의 하면에 범프 (13) 가 배치 형성되어 있다. 배선 기판 (11) 에는, 반도체 칩 (21a, 21b) 에 접속되는 전극이나 그라운드 라인을 포함하는 각종 배선이 형성되어 있다.
반도체 칩 (21a, 21b) 은, 디바이스마다 반도체 웨이퍼를 개편화하여 형성되어 있다. 또, 반도체 칩 (21a, 21b) 은, 상이한 두께로 형성되어 있고, 배선 기판 (11) 의 소정 영역에 평평하게 놓인 상태로 실장되어 있다. 패키지 내에 복수의 반도체 칩 (21a, 21b) 이 내포되어 반도체 칩 (21a, 21b) 끼리가 접속됨으로써, 단일 패키지로 복수의 반도체 칩 (21a, 21b) 이 통합되어 있다. 이와 같은 반도체 패키지 (10) 에서는, 충격이나 이물질 등의 외부 환경으로부터의 반도체 칩 (21a, 21b) 의 보호 외에도, 반도체 칩 (21a, 21b) 에서 발생한 열을 외부로 빠져나가게 하는 방열성이 요구되고 있다.
그런데 통상적으로는, 도 2 의 비교예에 나타내는 바와 같이, 배선 기판 (91) 상의 반도체 칩 (94a, 94b) 이 수지층 (92) 에 의해 일괄로 봉지되고, 반도체 패키지 (90) 의 패키지 상면 (93) 이 평탄하게 형성되어 있다. 이 때문에, 각 반도체 칩 (94a, 94b) 의 칩 상면 (95a, 95b) 에서 패키지 상면 (93) 까지의 수지층 (92) 의 두께에 차이가 발생하고 있다. 박형의 반도체 칩 (94a) 상에는 수지층 (92) 이 두껍게 적층되고, 후형의 반도체 칩 (94b) 상에는 수지층 (92) 이 얇게 적층된다. 따라서, 후형의 반도체 칩 (94a) 보다 박형의 반도체 칩 (94b) 의 방열성이 저하되고, 반도체 패키지 (90) 내에서 반도체 칩 (94a, 94b) 의 방열성에 편차가 발생하고 있다.
그래서 도 1 에 나타내는 바와 같이, 본 실시형태에서는 반도체 패키지 (10) 의 패키지 상면 (25a, 25b) 에 단차 (27) 를 형성하고, 두께가 다른 반도체 칩 (21a, 21b) 의 칩 상면 (22a, 22b) 에서 패키지 상면 (25a, 25b) 까지의 두께를 일치시키고 있다. 이로써, 반도체 칩 (21a, 21b) 의 두께에 상관없이, 패키지 내에서 각 반도체 칩 (21a, 21b) 의 방열 효과를 균일하게 하는 것이 가능하게 되어 있다. 이 때, 단차 (45) 가 형성된 정형 지석 (41) (도 4A 참조) 으로 수지층 (12) 을 연삭함으로써, 각 반도체 칩 (21a, 21b) 의 두께에 맞춰, 반도체 패키지 (10) 의 수지층 (12) 의 두께를 부분적으로 조정하는 것이 가능하게 되어 있다.
이하, 도 3 및 도 4 를 참조하여, 본 실시형태의 반도체 패키지의 제조 방법에 대해 설명한다. 도 3 및 도 4 는, 본 실시형태의 반도체 패키지의 제조 방법의 설명도이다. 또한, 도 3A 는 마운트 스텝, 도 3B 는 기판 제조 스텝, 도 3C 는 유지 스텝의 각각의 일례를 나타내는 도면이다. 또, 도 4A 및 도 4B 는 단차 형성 스텝, 도 4C 는 분할 스텝의 각각의 일례를 나타내는 도면이다.
도 3A 에 나타내는 바와 같이, 먼저 마운트 스텝이 실시된다. 마운트 스텝에서는, 배선 기판 (11) 의 표면이 교차하는 분할 예정 라인으로 격자상으로 구획되어 있고, 구획된 각 영역의 각각에 복수의 반도체 칩 (21a, 21b) 이 마운트된다. 이 경우, 배선 기판 (11) 상의 각 영역에는, 두께가 상이한 2 종류의 반도체 칩 (21a, 21b) 이 평평하게 놓인 상태로 배치 형성되고, 반도체 칩 (21a, 21b) 이 배선 기판 (11) 상에서 종류마다 일방향 (지면 (紙面) 내측) 으로 열을 만들도록 나열되어 있다. 또한, 두께가 상이한 반도체 칩 (21a, 21b) 은, 동일 기능을 갖고 있어도 되고, 상이한 기능을 갖고 있어도 된다.
배선 기판 (11) 내에는 그라인드 라인 등의 배선이 형성되고, 배선 기판 (11) 의 하면에는 범프 (13) 가 배치 형성되어 있다. 반도체 칩 (21a, 21b) 의 상면의 전극에 와이어 (14) 의 일단이 접속되고, 배선 기판 (11) 의 표면의 전극 (16) 에 와이어 (14) 의 타단이 접속된다. 배선 기판 (11) 의 배선을 통하여 반도체 칩 (21a, 21b) 끼리가 접속됨으로써, 복수의 기능을 구비한 시스템이 구축되어 있다. 또한, 마운트 스텝에서는, 와이어 본딩에 한정되지 않고, 반도체 칩 (21a, 21b) 의 하면의 전극을 배선 기판 (11) 의 표면의 전극에 직접 접속하는 플립 칩 본딩이 실시되어도 된다.
도 3B 에 나타내는 바와 같이, 마운트 스텝이 실시된 후에 기판 제조 스텝이 실시된다. 기판 제조 스텝에서는, 복수의 반도체 칩 (21a, 21b) 이 마운트된 배선 기판 (11) 의 표면측에 봉지제 (17) 가 공급되고, 각 반도체 칩 (21a, 21b) 이 봉지제 (17) 로 일괄 봉지되어 패키지 기판 (15) (도 3C 참조) 이 제조된다. 이 경우, 배선 기판 (11) 의 하면이 유지 지그 (도시 생략) 에 유지되어 있고, 배선 기판 (11) 의 상면을 덮도록 프레임형 (31) 이 배치되어 있다. 프레임형 (31) 의 상벽에는 주입구 (32) 가 개구되어 있고, 주입구 (32) 의 상방에는 봉지제 (17) 의 공급 노즐 (33) 이 위치되어 있다.
그리고, 공급 노즐 (33) 로부터 주입구 (32) 를 통하여, 배선 기판 (11) 의 상면에 봉지제 (17) 가 공급되어 반도체 칩 (21a, 21b) 이 봉지된다. 이 상태에서, 봉지제 (17) 가 가열 또는 건조됨으로써 경화되어, 배선 기판 (11) 의 상면에 수지층 (12) (도 3C 참조) 을 형성한 패키지 기판 (15) 이 제조된다. 또한, 봉지제 (17) 에는, 경화성을 갖는 것이 사용되고, 예를 들어, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지, 또는 폴리이미드 수지 등에서 선택할 수 있다. 또, 봉지제 (17) 는 액상에 한정되지 않고, 시트상, 파우더상의 수지를 사용할 수도 있다. 이와 같이 하여, 배선 기판 (11) 상의 복수의 반도체 칩 (21a, 21b) 이 일괄로 봉지된다. 또한, 패키지 기판 (15) 이 미리 준비되어 있는 경우에는, 마운트 스텝, 기판 제조 스텝을 생략해도 된다.
도 3C 에 나타내는 바와 같이, 기판 제조 스텝이 실시된 후에 유지 스텝이 실시된다. 유지 스텝에서는, 링 프레임 (도시 생략) 의 중앙을 막도록 유지 테이프 (35) 가 첩착 (貼着) 되고, 이 유지 테이프 (35) 로 패키지 기판 (15) 의 배선 기판 (11) 측이 유지된다. 이 경우, 패키지 기판 (15) 의 범프 (13) 가 유지 테이프 (35) 의 점착층에 들어가, 유지 테이프 (35) 를 통하여 패키지 기판 (15) 이 링 프레임에 양호하게 지지된다. 또한, 유지 스텝에서는, 상면에서 보아 원 형상의 링 프레임이 사용되어도 되고, 상면에서 보아 사각 형상의 링 프레임이 사용되어도 된다.
도 4A 에 나타내는 바와 같이, 유지 스텝이 실시된 후에 단차 형성 스텝이 실시된다. 단차 형성 스텝에서는, 반도체 패키지 (10) (도 4C 참조) 의 패키지 상면 (25a, 25b) 의 단차 형상에 대응한 총형 (總型) 의 정형 지석 (41) 이 회전 스핀들의 선단에 장착된다. 정형 지석 (41) 은, 대직경 부분 (43) 과 소직경 부분 (44) 으로 이루어지는 원통상으로 형성되어 있고, 대직경 부분 (43) 과 소직경 부분 (44) 의 경계에 단차 (45) 가 형성되어 있다. 대직경 부분 (43) 은, 소직경 부분 (44) 보다 반도체 칩 (21a, 21b) 의 두께의 차분만큼 돌출되어 있다. 정형 지석 (41) 의 외주면에는, 다이아몬드 등의 지립이 전착되어 지립층 (46) 이 형성되어 있다.
패키지 기판 (15) 의 배선 기판 (11) 측이 유지 테이프 (35) 를 통하여 척 테이블 (도시 생략) 에 유지되면, 정형 지석 (41) 의 단차 (45) 가 반도체 칩 (21a, 21b) 의 사이에 위치 맞춤되고, 패키지 기판 (15) 의 외측에서 수지층 (12) 의 두께 방향 도중의 깊이까지 내려진다. 그리고, 정형 지석 (41) 에 대해 패키지 기판 (15) 이 반도체 칩 (21a, 21b) 의 나열 방향 (지면 내측) 으로 가공 이송되고, 반도체 칩 (21a, 21b) 의 칩 상면 (22a, 22b) 과 패키지 기판 (15) 의 기판 상면 (18) 사이의 수지층 (12) 이 박화된다. 이로써, 척 테이블 상에서 패키지 기판 (15) 의 수지층 (12) 이 정형 지석 (41) 으로 절입되어 패키지 기판 (15) 이 박화된다.
정형 지석 (41) 의 대직경 부분 (43) 으로 박형의 반도체 칩 (21a) 상의 수지층 (12) 이 깊게 깎여지고, 정형 지석 (41) 의 소직경 부분 (44) 으로 후형의 반도체 칩 (21b) 상의 수지층 (12) 이 얕게 깎여진다. 정형 지석 (41) 의 대직경 부분 (43) 은 반도체 칩 (21a, 21b) 의 두께의 차분만큼 소직경 부분 (44) 보다 돌출되어 있기 때문에, 각 반도체 칩 (21a, 21b) 의 칩 상면 (22a, 22b) 에서 연삭 후의 수지층 상면 (패키지 상면) (25a, 25b) 까지의 두께가 일정해진다. 이와 같이, 총형의 정형 지석 (41) 으로 수지층 (12) 을 절입함으로써, 정형 지석 (41) 의 단차 (45) 에 의해 각 반도체 칩 (21a, 21b) 에 대응하여 소정 두께로 수지층 (12) 이 박화되어 단차 (27) 가 형성된다.
도 4B 에 나타내는 바와 같이, 일렬로 나열된 반도체 칩 (21a, 21b) 상의 수지층 (12) 이 연삭되면, 분할 예정 라인을 사이에 두고 옆의 열의 반도체 칩 (21a, 21b) 의 사이에 정형 지석 (41) 의 단차 (45) 가 위치 맞춤되어 수지층 (12) 이 연삭된다. 이 동작이 반복됨으로써, 패키지 기판 (15) 의 기판 상면 (18) 에 복수 열의 단차 (27) 가 형성되고, 패키지 기판 (15) 내의 모든 반도체 칩 (21a, 21b) 상의 수지층 (12) 이 동일한 두께로 일정해진다. 또한, 수지층 (12) 에 대한 정형 지석 (41) 의 절입량은, 수지층 (12) 을 개재하여 반도체 칩 (21a, 21b) 이 충분한 방열 효과를 얻을 수 있는 깊이로 조정되어 있다.
도 4C 에 나타내는 바와 같이, 단차 형성 스텝의 후에 분할 스텝이 실시된다. 분할 스텝에서는, 분할 예정 라인을 따라 패키지 기판 (15) 이 개개의 반도체 패키지 (10) 로 분할된다. 다이아몬드 지립 등을 결합제로 굳혀 원판상으로 성형된 절삭 블레이드 (47) 가 회전 스핀들 (도시 생략) 에 장착되고, 패키지 기판 (15) 의 배선 기판 (11) 측이 유지 테이프 (35) 를 통하여 척 테이블 (도시 생략) 에 유지된다. 절삭 블레이드 (47) 가 패키지 기판 (15) 의 분할 예정 라인에 대해 위치 맞춤되고, 패키지 기판 (15) 의 외측에서 유지 테이프 (35) 도중까지 절입 가능한 깊이까지 절삭 블레이드 (47) 가 내려진다.
그리고, 절삭 블레이드 (47) 에 대해 패키지 기판 (15) 이 분할 예정 라인을 따라 수평 방향으로 절삭 이송된다. 1 개의 분할 예정 라인을 따라 패키지 기판 (15) 이 풀 컷되면, 옆의 분할 예정 라인에 대해 절삭 블레이드 (47) 가 위치 맞춤되어 패키지 기판 (15) 이 풀 컷된다. 이 절단 동작이 반복됨으로써, 패키지 기판 (15) 이 분할 예정 라인을 따라 개개의 반도체 패키지 (10) 로 분할된다. 이와 같이 하여, 배선 기판 (11) 상에서 두께가 상이한 반도체 칩 (21a, 21b) 을 접속시켜, 수지층 (12) 으로 봉지된 반도체 패키지 (10) 가 제조된다.
이상과 같이, 본 실시형태의 반도체 패키지 (10) 의 제조 방법에 의하면, 단차 (45) 가 형성된 정형 지석 (41) 으로 패키지 기판 (15) 의 기판 상면 (18) 이 연삭되어, 각 칩 상면 (22a, 22b) 으로부터의 수지층 (12) 의 두께가 일정해진다. 따라서, 패키지 기판 (15) 을 개개의 반도체 패키지 (10) 로 분할함으로써, 1 패키지 내에 있어서의 두께가 다른 복수의 반도체 칩 (21a, 21b) 의 방열 효과를 균일하게 할 수 있다. 또, 정형 지석 (41) 에 의해 반도체 칩 (21a, 21b) 마다의 수지층 (12) 의 두께를 일정하게 할 수 있기 때문에, 배선 기판 (11) 상의 복수의 반도체 칩 (21a, 21b) 을 수지층 (12) 에 의해 일괄로 봉지하여 패키지 기판 (15) 을 용이하게 제조할 수 있다.
또한, 본 실시형태에서는, 단차 형성 스텝 후에 분할 스텝을 실시하는 구성으로 했지만, 이 구성에 한정되지 않는다. 단차 형성 스텝 및 분할 스텝은 유지 스텝 후에 실시되면 되고, 예를 들어, 분할 스텝 후에 단차 형성 스텝을 실시해도 된다. 또, 전용의 가공 공구를 사용한 가공 스텝에서 단차 형성 스텝과 분할 스텝을 동시에 실시해도 된다. 여기서, 도 5 를 참조하여, 단차 형성 스텝과 분할 스텝을 동시 실시하는 가공 스텝의 일례에 대해 설명한다.
도 5 에 나타내는 바와 같이, 가공 스텝에서는, 가공 공구 (51) 의 원환 형상의 기대 (52) 가 회전 스핀들의 선단에 장착된다. 가공 공구 (51) 의 기대 (52) 에는 회전 스핀들에 장착되는 장착공을 중심부에 갖고, 기대 (52) 의 외주면 전체면에 걸쳐 외주 방향을 향하여 평행하게 1 쌍의 원환 돌기 (56) 가 돌출되어 있다. 1 쌍의 원환 돌기 (56) 의 사이는 대직경 부분 (53) 과 소직경 부분 (54) 으로 이루어지는 원통상으로 형성되고, 대직경 부분 (53) 과 소직경 부분 (54) 의 경계에 단차 (55) 가 형성되어 있다. 대직경 부분 (53) 은, 소직경 부분 (54) 보다 반도체 칩 (21a, 21b) 의 두께의 차분만큼 돌출되고, 가공 공구 (51) 의 외주면에는 다이아몬드 등의 지립이 전착되어 지립층 (57) 이 형성되어 있다.
패키지 기판 (15) 의 배선 기판 (11) 측이 유지 테이프 (35) 를 통하여 척 테이블 (도시 생략) 에 유지되면, 가공 공구 (51) 의 1 쌍의 원환 돌기 (56) 가 분할 예정 라인에 위치 맞춤되고, 가공 공구 (51) 의 단차 (55) 가 반도체 칩 (21a, 21b) 사이에 위치된다. 또, 패키지 기판 (15) 의 외측에 있어서, 원환 돌기 (56) 로 유지 테이프 (35) 도중까지 절입 가능하고, 대직경 부분 (53) 및 소직경 부분 (54) 으로 기판 상면 (18) 을 절입 가능한 깊이까지 가공 공구 (51) 가 내려진다. 그리고, 가공 공구 (51) 에 대해 패키지 기판 (15) 이 수평 방향으로 가공 이송되고, 패키지 기판 (15) 이 분할 예정 라인을 따라 가공된다.
1 쌍의 원환 돌기 (56) 에 의해 패키지 기판 (15) 이 분할되고, 1 쌍의 원환 돌기 (56) 사이의 대직경 부분 (53) 및 소직경 부분 (54) 으로 패키지 기판 (15) 의 수지층 (12) 이 연삭된다. 가공 공구 (51) 의 대직경 부분 (53) 으로 박형의 반도체 칩 (21a) 상의 수지층 (12) 이 깊게 깎여지고, 가공 공구 (51) 의 소직경 부분 (54) 으로 후형의 반도체 칩 (21b) 상의 수지층 (12) 이 얕게 깎여져, 각 반도체 칩 (21a, 21b) 의 칩 상면 (22a, 22b) 에서 패키지 상면 (25a, 25b) 까지의 두께가 일정해진다. 원환 돌기 (56) 를 유지 테이프 (35) 까지 절입함으로써, 가공 공구 (51) 의 단차 (55) 에 의해 각 반도체 칩 (21a, 21b) 에 대응하여 소정 두께로 수지층 (12) 이 박화된다.
이와 같은 가공 스텝이어도, 각 칩 상면 (22a, 22b) 에서 패키지 상면 (25a, 25b) 까지의 두께가 일정해지고, 1 패키지 내에 있어서의 두께가 다른 복수의 반도체 칩 (21a, 21b) 의 방열 효과를 균일하게 할 수 있다. 또, 가공 스텝에서는, 단차 형성 스텝과 분할 스텝이 동시에 실시되기 때문에, 작업 공수 (工數) 를 줄이는 것이 가능하게 되어 있다. 또한, 여기서는 기대 (52) 의 외주로부터 1 쌍의 원환 돌기 (56) 가 돌출되는 구성으로 했지만, 이 구성에 한정되지 않는다. 기대의 외주로부터 복수의 원환 돌기가 돌출되어 있으면 되고, 예를 들어 3 개 이상의 원환 돌기가 기대의 외주로부터 돌출되어 있어도 된다.
또, 본 실시형태에서는, 반도체 칩의 칩 상면에서 패키지 상면까지의 수지층의 두께를 박화하여 방열성을 높이는 구성으로 했지만, 이 구성에 한정되지 않는다. 이웃하는 반도체 칩 사이의 수지층을 얇게 하여, 더욱 방열성을 높이도록 해도 된다. 이 경우, 가공 공구의 변형예를 사용한 가공 스텝에서, 단차 형성 스텝, 분할 스텝, 홈 형성 스텝을 동시에 실시해도 된다. 여기서, 도 6 을 참조하여, 가공 스텝의 변형예에 대해 설명한다.
도 6 의 변형예에 나타내는 바와 같이, 가공 공구 (61) 의 원통상의 기대 (62) 의 양단으로부터 직경 방향 외측으로 1 쌍의 원환 돌기 (66) 가 돌출되고, 1 쌍의 원환 돌기 (66) 사이에는 기대 (62) 로부터 중간 돌기 (67) 가 돌출되어 있다. 중간 돌기 (67) 는 원환 돌기 (66) 보다 돌출량이 억제되어 있고, 외방을 향하여 돌기 폭이 좁아지도록 단면에서 보아 사다리꼴 형상으로 형성되어 있다. 일방의 원환 돌기 (66) 와 중간 돌기 (67) 사이는 원통의 대직경 부분 (63) 으로 되어 있고, 일방의 원환 돌기 (66) 와 대직경 부분 (63) 사이에는 사면이 형성되어 있다. 또, 타방의 원환 돌기 (66) 와 중간 돌기 (67) 의 사이는 원통의 소직경 부분 (64) 으로 되어 있고, 타방의 원환 돌기 (66) 와 소직경 부분 (64) 에는 사면이 형성되어 있다. 대직경 부분 (63) 은, 소직경 부분 (64) 보다 반도체 칩 (21a, 21b) 의 두께의 차분만큼 돌출되고, 가공 공구 (61) 의 외주면에는 다이아몬드 등의 지립이 전착되어 지립층 (68) 이 형성되어 있다.
패키지 기판 (15) 의 배선 기판 (11) 측이 유지 테이프 (35) 를 통하여 척 테이블 (도시 생략) 에 유지되면, 가공 공구 (61) 의 1 쌍의 원환 돌기 (66) 가 분할 예정 라인에 위치 맞춤되고, 가공 공구 (61) 의 중간 돌기 (67) 가 반도체 칩 (21a, 21b) 의 사이에 위치된다. 또, 패키지 기판 (15) 의 외측에 있어서, 원환 돌기 (66) 로 유지 테이프 (35) 도중까지 절입 가능하고, 대직경 부분 (63) 및 소직경 부분 (64) 으로 기판 상면 (18) 을 절입 가능한 깊이까지 가공 공구 (61) 가 내려진다. 그리고, 가공 공구 (61) 에 대해 패키지 기판 (15) 이 수평 방향으로 가공 이송되고, 패키지 기판 (15) 이 분할 예정 라인을 따라 가공된다.
1 쌍의 원환 돌기 (66) 에 의해 패키지 기판 (15) 이 분할되고, 1 쌍의 원환 돌기 (66) 사이의 대직경 부분 (63) 및 소직경 부분 (64) 으로 패키지 기판 (15) 의 수지층 (12) 이 연삭된다. 가공 공구 (61) 의 대직경 부분 (63) 으로 박형의 반도체 칩 (21a) 상의 수지층 (12) 이 깊게 깎여지고, 가공 공구 (61) 의 소직경 부분 (64) 으로 후형의 반도체 칩 (21b) 상의 수지층 (12) 이 얕게 깎여져, 각 반도체 칩 (21a, 21b) 의 칩 상면 (22a, 22b) 에서 패키지 상면 (25a, 25b) 까지의 두께가 일정해진다. 또한, 중간 돌기 (67) 로 반도체 칩 (21a, 21b) 간의 수지층 (12) 이 절입되어, 반도체 칩 (21a, 21b) 간의 수지층 (12) 에 홈 (29) 이 형성된다.
이와 같은 변형예의 가공 스텝이어도, 각 칩 상면 (22a, 22b) 에서 패키지 상면 (25a, 25b) 까지의 두께가 일정해지고, 1 패키지 내에 있어서의 두께가 다른 복수의 반도체 칩 (21a, 21b) 의 방열 효과를 균일하게 할 수 있다. 또, 가공 스텝에서는, 단차 형성 스텝과 분할 스텝이 동시에 실시되기 때문에, 작업 공수를 줄이는 것이 가능하게 되어 있다. 또한, 중간 돌기 (67) 의 측면 및 원환 돌기 (66) 의 측면은 경사에 의해 와이어 (14) 를 피하고 있기 때문에, 중간 돌기 (67) 및 원환 돌기 (66) 에 의해 와이어 (14) 가 절단되는 것이 방지되고 있다. 여기서는, 단차 형성 스텝, 분할 스텝, 홈 형성 스텝을 동시에 실시했지만, 각각 개별로 실시해도 되고, 어느 2 개를 동시에 실시해도 된다.
또, 본 실시형태에서는, 배선 기판에 2 개의 반도체 칩을 실장한 반도체 패키지를 예시했지만, 이 구성에 한정되지 않는다. 배선 기판에 복수의 반도체 칩이 실장되어 있으면 되고, 예를 들어, 도 7A 의 변형예에 나타내는 바와 같이, 반도체 패키지 (70) 는, 배선 기판 (71) 에 3 개의 반도체 칩 (72a - 72c) 이 실장되어 있어도 된다. 또, 도 7B 의 변형예에 나타내는 바와 같이, 반도체 패키지 (75) 는, 배선 기판 (76) 상에 복수의 칩을 적층한 적층 칩 (77a, 77b) 이 실장되어 있어도 된다.
또, 본 실시형태에서는, 반도체 칩이 와이어를 통하여 배선 기판의 전극에 와이어 본딩된 반도체 패키지를 제조하는 구성에 대해 설명했지만, 이 구성에 한정되지 않는다. 도 8 의 변형예에 나타내는 바와 같이, 반도체 패키지 (80) 는, 반도체 칩 (82a, 82b) 이 배선 기판 (81) 의 전극에 직접 접속되어 플립 칩 본딩되어 있어도 된다.
또, 본 실시형태에서는, 분할 공정이 분할 수단으로서 절삭 블레이드를 사용하여 실시되었지만, 이 구성에 한정되지 않는다. 분할 공정은, 패키지 기판을 개개의 반도체 패키지로 분할하는 구성이면 된다. 예를 들어, 분할 수단으로서 레이저 어블레이션용 가공 헤드를 사용하여, 어블레이션 가공에 의해 패키지 기판을 분할하도록 해도 된다. 또한, 레이저 어블레이션이란, 레이저 광선의 조사 강도가 소정의 가공 임계값 이상이 되면, 고체 표면에서 전자, 열적, 광과학적 및 역학적 에너지로 변환되고, 그 결과, 중성 원자, 분자, 정부 (正負) 의 이온, 라디칼, 클러스터, 전자, 광이 폭발적으로 방출되어, 고체 표면이 에칭되는 현상을 말한다.
또, 본 실시형태에서는, 기판의 이면이 유지 테이프로 유지되어 각 공정이 실시되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예를 들어, 기판의 이면이 유지 지그로 유지된 상태에서 각 공정이 실시되어도 된다. 또, 유지 지그는, 기판을 유지 가능하면 되고, 예를 들어, 척 테이블이나 서브 스트레이트로 구성되어도 된다.
또, 상기의 실시형태에서는, 칩으로서 배선 기재에 반도체 칩이 실장되는 구성으로 했지만, 이 구성에 한정되지 않는다. 칩은 배선 기재에 실장되는 칩 부품이면 되고, 예를 들어, 콘덴서나 다른 칩 부품으로 구성되어도 된다.
또, 상기의 실시형태에서는, 배선 기판 상에 두께가 상이한 복수 칩을 실장하는 구성으로 했지만, 이 구성에 한정되지 않는다. 패키지 기판은, 소위 팬 아웃·웨이퍼 레벨 패키지여도 되고, 재배선층 상에 두께가 상이한 복수 칩을 실장하는 구성으로 해도 된다. 따라서, 배선 기재는, PCB 기판 등의 배선 기판에 한정되지 않고, 팬 아웃·웨이퍼 레벨 패키지의 재배선층이어도 된다.
또, 상기의 실시형태에서는, 각 칩의 칩 상면에서 연삭 후의 수지층 상면 (패키지 상면) 까지의 두께가 동일해지도록, 정형 지석에 단차가 형성되는 구성으로 했지만, 이 구성에 한정되지 않는다. 정형 지석의 단차는, 각 칩의 방열성이 동일해지도록, 정형 지석에 단차가 형성되어 있으면 된다. 따라서, 각 칩의 칩 상면에서 연삭 후의 수지층 상면 (패키지 상면) 까지의 두께가 완전히 동일해지는 구성에 한정되지 않고, 방열성이 동일하게 가까워지는 것이면, 두께에 다소의 편차가 발생하고 있어도 된다.
또, 반도체 패키지는, 휴대 전화 등의 휴대 통신 기기에 사용되는 구성에 한정되지 않고, 카메라 등의 다른 전자기기에 사용되어도 된다.
또, 본 실시형태 및 변형예를 설명했지만, 본 발명의 그 밖의 실시형태로서, 상기 각 실시형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 된다.
또, 본 발명의 실시형태는 상기의 각 실시형태 및 변형예에 한정되는 것이 아니며, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에 있어서 여러 가지로 변경, 치환, 변형되어도 된다. 나아가서는, 기술의 진보 또는 파생되는 다른 기술에 의해, 본 발명의 기술적 사상을 다른 방법으로 실현할 수 있으면, 그 방법을 사용하여 실시되어도 된다. 따라서, 특허 청구의 범위는, 본 발명의 기술적 사상의 범위 내에 포함될 수 있는 모든 실시형태를 커버하고 있다.
또, 본 실시형태에서는, 본 발명을 반도체 패키지의 제조 방법에 적용한 구성에 대해 설명했지만, 복수의 칩을 패키징한 다른 패키지 부품의 제조 방법에 적용할 수도 있다.
이상 설명한 바와 같이, 본 발명은, 두께가 다른 복수의 칩의 방열 효과를 균일하게 할 수 있다는 효과를 갖고, 특히, 휴대 통신 기기에 사용되는 반도체 패키지의 제조 방법에 유용하다.
10 : 반도체 패키지
11 : 배선 기판 (배선 기재)
12 : 수지층
15 : 패키지 기판
17 : 봉지제
21a, 21b : 반도체 칩
22a, 22b : 칩 상면
25a, 25b : 패키지 상면 (수지층 상면)
27 : 패키지 상면의 단차
35 : 유지 테이프
41 : 정형 지석
45 : 정형 지석의 단차
47 : 절삭 블레이드 (분할 수단)
51 : 가공 공구
52 : 기대
53 : 대직경 부분
54 : 소직경 부분
55 : 가공 공구의 단차
56 : 원환 돌기

Claims (2)

  1. 개편화된 배선 기재 상에 두께가 상이한 복수 칩이 접속되고 봉지제로 봉지되어 이루어지는 반도체 패키지의 제조 방법으로서,
    그 배선 기재 상에 형성된 교차하는 분할 예정 라인으로 구획된 영역에 그 복수 칩이 배치 형성되고 그 봉지제로 일괄 봉지된 패키지 기판의 그 배선 기재측을 유지 테이프 또는 유지 지그로 유지하는 유지 스텝과,
    방열성이 동일해지도록 각 칩에 대응하여 소정 두께로 그 봉지제를 박화하는 단차가 형성된 정형 지석으로 그 봉지제 상면에 단차를 형성하는 단차 형성 스텝과,
    분할 수단으로 그 분할 예정 라인을 따라 그 유지 테이프 도중까지 또는 그 유지 지그 내까지 절입하여, 개개의 반도체 패키지로 분할하는 분할 스텝을 구비한, 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    그 정형 지석 및 그 분할 수단은, 회전 스핀들에 장착되는 장착공을 중심부에 갖는 원환 형상의 기대와, 그 기대의 외주면 전체면에 걸쳐 외주 방향을 향하여 평행하게 복수의 원환 돌기를 구비한 가공 공구로서,
    그 복수의 원환 돌기의 사이는, 그 원환 돌기를 그 유지 테이프 도중까지 또는 유지 지그 내까지 절입했을 때에, 각 반도체 패키지에 대응하여 소정 두께로 그 봉지제를 박화하는 단차가 형성되어 있고,
    그 가공 공구를 사용하여, 그 원환 돌기를 그 분할 예정 라인에 위치시켜 그 유지 테이프 도중까지 또는 그 유지 지그 내까지 절입 가공을 실시함으로써, 그 단차 형성 스텝과 그 분할 스텝을 동시에 실시하는 것을 특징으로 하는, 반도체 패키지의 제조 방법.
KR1020180068730A 2017-06-29 2018-06-15 반도체 패키지의 제조 방법 KR20190002313A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-126891 2017-06-29
JP2017126891A JP2019012714A (ja) 2017-06-29 2017-06-29 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
KR20190002313A true KR20190002313A (ko) 2019-01-08

Family

ID=64739145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180068730A KR20190002313A (ko) 2017-06-29 2018-06-15 반도체 패키지의 제조 방법

Country Status (5)

Country Link
US (1) US10366907B2 (ko)
JP (1) JP2019012714A (ko)
KR (1) KR20190002313A (ko)
CN (1) CN109216216A (ko)
TW (1) TWI752239B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600687B2 (en) 2020-03-13 2023-03-07 Samsung Display Co., Ltd. Electronic device package and display device including the same
TWI802175B (zh) * 2021-12-24 2023-05-11 友達光電股份有限公司 顯示面板與其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP4312304B2 (ja) 1999-07-13 2009-08-12 株式会社ディスコ Ｃｓｐ基板分割装置
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002151632A (ja) * 2000-11-14 2002-05-24 Toshiba Corp 樹脂封止型半導体装置の製造方法
JP2005111617A (ja) * 2003-10-08 2005-04-28 Tdk Corp 切削具、切削加工装置及び電子部品の製造方法
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
JP5432045B2 (ja) * 2010-04-13 2014-03-05 シチズン電子株式会社 半導体発光装置の製造方法
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
JP5527785B1 (ja) * 2013-08-08 2014-06-25 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP6482865B2 (ja) * 2014-12-26 2019-03-13 リンテック株式会社 半導体装置の製造方法
WO2017043621A1 (ja) * 2015-09-11 2017-03-16 株式会社村田製作所 高周波モジュール
JP6482454B2 (ja) * 2015-12-18 2019-03-13 Ｔｏｗａ株式会社 電子部品の製造方法ならびに電子部品製造装置

Also Published As

Publication number Publication date
US10366907B2 (en) 2019-07-30
JP2019012714A (ja) 2019-01-24
TWI752239B (zh) 2022-01-11
TW201906028A (zh) 2019-02-01
US20190006198A1 (en) 2019-01-03
CN109216216A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
TWI720240B (zh) 半導體封裝的製造方法
CN108735668B (zh) 半导体封装的制造方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
CN108257879B (zh) 半导体封装的制造方法
KR102565133B1 (ko) 기판의 가공 방법
CN110323182B (zh) 板状物的加工方法
TWI755563B (zh) 多刀切割刀片及工件的加工方法
KR20190002313A (ko) 반도체 패키지의 제조 방법
US10431496B2 (en) Device chip package manufacturing method
CN110310934B (zh) 半导体封装的制造方法
US10304716B1 (en) Package structure and manufacturing method thereof
JP5223215B2 (ja) ウェハー構造体及びその製造方法
KR102635853B1 (ko) 반도체 패키지 및 이의 제조방법
US11133220B2 (en) Manufacturing method of packages
JP2022147411A (ja) パッケージデバイスの製造方法
KR20210024960A (ko) 캐리어판의 제거 방법

Legal Events

Date Code Title Description
WITB Written withdrawal of application