KR20140111936A - 3d 실딩 케이스 및 그 형성 방법 - Google Patents

3d 실딩 케이스 및 그 형성 방법 Download PDF

Info

Publication number
KR20140111936A
KR20140111936A KR1020130149834A KR20130149834A KR20140111936A KR 20140111936 A KR20140111936 A KR 20140111936A KR 1020130149834 A KR1020130149834 A KR 1020130149834A KR 20130149834 A KR20130149834 A KR 20130149834A KR 20140111936 A KR20140111936 A KR 20140111936A
Authority
KR
South Korea
Prior art keywords
metal
metal mesh
mesh
pads
die
Prior art date
Application number
KR1020130149834A
Other languages
English (en)
Other versions
KR101650224B1 (ko
Inventor
맘슨 리우
츄에이-탕 왕
라이 웨이 지
첸-화 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140111936A publication Critical patent/KR20140111936A/ko
Application granted granted Critical
Publication of KR101650224B1 publication Critical patent/KR101650224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

패키지는 다이 및 다이를 내부에 몰딩하는 몰딩 물질을 포함한다. 금속 실드 케이스는 몰딩 물질 위에서 몰딩 물질와 접촉하는 제1 금속 메시, 다이 아래에 놓이는 제2 금속 메시, 및 다이를 에워싸는 링을 형성하고 몰딩 물질 내에 있는 쓰루-어셈블리 비아(TAV)를 포함한다. TAV는 제1 금속 메시 및 제2 금속 메시에 전기적으로 연결된다.

Description

3D 실딩 케이스 및 그 형성 방법{3D SHIELDING CASE AND METHODS FOR FORMING THE SAME}
이 출원은 2013년 3월 12일자로 출원된, "3D Shielding Case and Methods for Forming the Same"라는 제목의 미국 가출원 번호 제61/778,291호를 우선권으로 주장하며, 이로써 상기 출원은 인용에 의해 본원에 포함된다.
전자파 간섭(Electro-Magnetic Interference, EMI)은 집적 회로의 애플리케이션들에 있어서 공통적인 문제이다. EMI는 고주파수가 사용되는 애플리케이션들에서, 예를 들어, 무선 주파수(Radio Frequency, RF) 신호들이 사용되는 모바일 애플리케이션들에서 더욱 심각한 이슈가 되었다.
디바이스 다이들 간의 EMI를 감소시키기 위하여, 금속 실딩 케이스들은 디바이스 다이들을 실딩하는데 사용된다. 금속 실딩 케이스들은 통상적으로 스탬핑 프로세스를 사용하여 철로 형성된다. 금속 실딩 케이스들은 실딩될 디바이스 다이들의 형상들 및 사이즈들을 맞추도록 설계된다. 다이들이 인쇄 회로 보드에 본딩된 이후, 금속 실딩 케이스들은 다이들 상에 커버되고, PCB에 납땜된다. 금속 실딩 케이스들은 2-웨이 실딩을 제공하고, 다이들이 실딩 다이들 외부의 디바이스들에 간섭하는 것을 방지하며, 외부 디바이스들이 실딩된 다이들 내의 디바이스들에 간섭하는 것을 방지한다.
종래의 금속 실딩 방식에서, 금속 실딩 케이스들은 다이들의 형상들 및 사이즈들에 맞춤제작되어야 한다. PCB 상의 상이한 사이즈들을 갖는 복수의 다이들과 함께, 상이한 설계를 갖는 복수의 금속 실딩 케이스이 필요하다. 이것은 집적 회로들의 제조 비용에 있어 현저한 증가를 초래한다.
몇몇 실시예들에 따라, 패키지는, 다이 및 내부에 다이를 몰딩하는 몰딩 물질을 포함한다. 금속 실드 케이스는, 다이 및 몰딩 물질 위에 있고 그들과 접촉하는 제1 금속 메시(mesh), 다이 아래에 놓이는 제2 금속 메시, 및 다이를 둘러싸는 링을 형성하며 몰딩 물질 내에 있는 TAV를 포함한다. TAV는 제1 금속 메시 및 제2 금속 메시에 전기적으로 연결된다.
다른 실시예들에 따라, 패키지는 제1 다이, 내부에 제1 다이를 몰딩하는 제1 몰딩 물질을 포함한다. 제1 금속 실드 케이스는, 제1 몰딩 물질 및 제2 다이 위에 있고 그와 접촉하는 제1 금속 메시, 제1 다이 아래에 놓이는 제2 금속 메시, 및 제1 다이를 둘러싸는 링을 형성하는 TAV를 포함한다. TAV는 제1 금속 메시의 하부면에 접촉하는 상부 단부를 갖는다. 패키지는 금속 실드 케이스 위의 제2 다이, 내부에 제2 다이를 몰딩하는 제2 몰딩 물질, 및 금속 실딩 필름을 더 포함한다. 금속 실딩 필름은 제2 몰딩 물질의 상부면 위에 있고 그와 접촉하는 상부 부분, 제1 몰딩 물질의 측벽들에 접촉하는 측벽 부분, 제2 몰딩 물질의 측벽들, 제1 금속 메시의 에지들, 및 제2 금속 메시의 에지들을 포함한다.
또 다른 실시예들에 따라, 방법은 금속 호일 위에 다이를 배치하는 단계, 몰딩 물질로 다이를 몰딩하는 단계, 및 몰딩 물질 내에 TAV들을 형성하는 단계를 포함한다. TAV들은 금속 호일에 전기적으로 커플링되며, 다이를 둘러싸는 TAV 링을 포함한다. 제1 금속 메시 및 UBM들은 TAV들 위에 형성되고, TAV들에 전기적으로 커플링된다. 금속 호일은 제2 금속 메시 및 제2 금속 메시에 의하여 둘러싸이는 금속 패드들 내로 에칭된다.
실시예들 및 그 장점들의 더 완전한 이해를 위해, 이제 첨부된 도면들과 함께 취해지는 하기의 설명에 대한 참조가 이루어진다.
도 1 내지 15는 몇몇 예시적 실시예들에 따른 패키지 제조에 있어서의 중간 스테이지들의 단면도들 및 상면도들이며, 여기서 실딩 케이스들이 패키징 프로세스 동안 형성된다.
도 16은 몇몇 실시예들에 따른 패키지의 개략도를 예시하며, 여기서 패키지 내의 금속 연결부들이 예시된다.
개시물의 실시예들의 제조 및 사용이 하기에서 상세히 논의된다. 그러나 실시예들은 광범위한 특정 문맥들에서 구현될 수 있는 복수의 적용가능한 개념들을 제공한다는 것이 인식되어야 한다. 논의된 특정 실시예들은 예시적인 것이며, 개시물의 범위를 제한하지 않는다.
빌트-인(built-in) 금속 실딩 케이스 및 그 형성 방법이 다양한 예시적 실시예들에 따라 제공된다. 패키징 프로세스에서 금속 실딩 케이스를 형성하는 중간 스테이지들이 예시된다. 금속 실딩 케이스의 변형들이 논의된다. 다양한 도면들 및 예시적 실시예들 전반에 걸쳐, 동일한 엘리먼트들을 지시하는데 동일한 참조 번호들이 사용된다.
도 1 내지 15는 몇몇 예시적 실시예들에 따른 빌트-인 금속 실딩 케이스를 포함하는 패키지 제조에 있어서의 중간 스테이지들의 단면도들 및 상면도들이다. 도 1은 캐리어(20) 및 캐리어(20) 상의 금속 호일(22)을 예시한다. 캐리어(20)는 유리 캐리어, 세라믹 캐리어 등일 수 있다. 금속 호일(22)은 또한 다른 전도성 물질들로도 또한 형성될 수 있지만, 예컨대 구리 호일일 수 있다. 금속 호일(22)의 두께(T1)는 약 1 ㎛ 내지 약 20 ㎛일 수 있다. 그러나 설명 전반에 걸쳐 언급된 값들은 단지 예들일 뿐이며, 상이한 값들로 변경될 수 있음이 인식된다. 몇몇 실시예들에서, 금속 호일(22)을 캐리어(20)에 부착하는데 사용되는 접착 층(미도시)이 존재한다. 접착 층은 예를 들어, 자외선(UV) 글루(glue)로 형성될 수 있다.
도 2는 금속 호일(22) 상의 디바이스 다이들(24 및 25)의 배치를 예시한다. 디바이스 다이들(24 및 25)은 금속 호일(22)에 면하는 배면들과 함께 배치되고, 따라서 다이들(24 및 25)의 배면들은 서로 동일한 높이이다. 디바이스 다이들(24 및 25)은 내부에 로직 트랜지스터들을 포함하는 로직 디바이스 다이들일 수 있다. 몇몇 예시적 실시예들에서, 디바이스 다이들(24 및 25)은 모바일 애플리케이션들을 위해 설계되는 다이들이며, 예를 들어 전력 관리 집적 회로(Power Management Integrated Circuit, PMIC) 및 트랜시버(Transceiver, TRX) 다이를 포함할 수 있다. 2개의 다이들(24 및 25)이 예시되나, 더 많은 다이들이 금속 호일(22) 위에 배치되고, 서로 동일한 레벨일 수 있다. 게다가, 서로 동일한 다이들(24)의 어레이 및 서로 동일한 다이들(25)의 어레이가 존재할 수 있고, 여기서 다이들(24 및 25)의 각각의 쌍은 패키지를 형성하는데 사용될 것이다.
몇몇 예시적 실시예들에서, 금속 범프들(26)(구리 포스트들과 같은)이 디바이스 다이들(24 및 25)의 상부 부분들로서 형성되고, 디바이스 다이들(24 및 25)의 디바이스에 전기적으로 커플링된다. 금속 범프들(26)은 다이들(24 및 25)의 나머지 부분들 위에 돌출할 수 있다. 금속 범프들(26)은 다이들(24 및 25) 내의 집적 회로 디바이스들에 전기적으로 연결된다. 설명 전반에 걸쳐, 금속 범프들(26)을 갖는 다이들(24 및 25)의 측면들은 전방측(front side)으로서 지칭된다.
도 3를 참고하여, 몰딩 물질(27)이 디바이스 다이들(24 및 25) 상에 몰딩된다. 몰딩 물질(27)은 디바이스 다이들(24 및 25) 사이의 갭들을 충진하고, 금속 호일(22)과 접촉할 수 있다. 게다가, 몰딩 물질(27)은 금속 범프들(26) 사이의 갭들 내로 충진될 수 있다. 몰딩 물질(27)은 몰딩 컴파운드(molding compound), 몰딩 언더필(molding underfill), 에폭시 또는 레진을 포함할 수 있다. 몰딩 물질(27)의 상부면은 금속 범프들(26)의 상부 단부들보다 더 높다. 다음으로, 그라인딩 단계일 수 있는 씨닝(thinning) 단계가 금속 범프들(26)이 노출될 때까지 몰딩 물질(27)을 씨닝하기 위해 수행된다.
다음으로, 전도성 포스트들(28)이 몰딩 물질(27) 내에 형성된다. 설명 전반에 걸쳐, 전도성 포스트들(28)은 대안적으로 쓰루-어셈블리 비아들(TAVs)(28)로서 지칭된다. 몇몇 실시예들에서, TAV들(28)은 도금에 의해 형성될 수 있다. TAV들(28)의 예시적인 형성 프로세스는 금속 호일(22)이 노출될 때까지 몰딩 물질(27) 내에 (TAV들(28)에 의해 점유되는) 개구들을 형성하는 단계 및 개구들 내에 TAV들(28)을 도금하는 단계를 포함할 수 있다. TAV들(28)의 물질은 구리, 알루미늄 등을 포함할 수 있다. 도 2의 결과적인 구조물에서, TAV들(28)의 하부 단부들은 디바이스 다이들(24 및 25)의 하부면과 실질적으로 동일한 레벨에 있다. 몇몇 실시예들에서, 금속 범프들(26)의 상부 단부들(26A)과 몰딩 물질(27)의 상부면(27A)과 TAV들(28)의 상부 단부들(28A)이 동일 레벨에 있도록 평탄화가 수행된다. TAV들(28)은 금속 포스트들(28-1) 및 금속 링들(28-2)을 포함할 수 있으며, TAV들(28-1 및 28-2)의 상면도 형상들이 도 10에 예시된다.
다음으로 도 5를 참고하여, 재분배 라인들(Redistribution Lines, RDLs)(42)은 금속 범프들(26) 및 TAV들(28)에 연결하기 위하여 몰딩 물질(27) 위에 형성된다. RDL들(42)은 또한 금속 범프들(26) 및 TAV들(28)을 상호연결시킬 수 있다. RDL들(42)은 유전체 층들(44) 내에 형성된다. 몇몇 실시예들에서, RDL들(42)은 금속 층들을 증착하는 단계, 금속 층들을 패터닝하는 단계, 및 유전체 층들(44)을 갖는 RDL들(42) 사이에 갭들을 충진하는 단계에 의하여 형성된다. 대안적인 실시예들에서, RDL들(42) 및 유전체 층들(44)은 다마신 프로세스들을 사용하여 형성된다. RDL들(42)은 알루미늄, 구리, 텅스텐 및/또는 이들의 합금들을 포함하는, 금속 또는 금속 합금을 포함할 수 있다.
도 6은 언더-범프 메탈러지(Under-Bump Metallurgy, UBM)들(46)(46A 및 46B를 포함함) 및 접지 메시(48)의 형성을 예시한다. 명세서 전반을 통해, 용어들 "접지 메시" 및 "금속 메시"는 상호교환 가능하게 사용된다. UBM들(46) 및 접지 메시(48)의 형성은 도 5의 구조물 위에 유전체 층(49)을 형성하고 패터닝하는 단계, 및 유전체 층(49) 위에 (티타늄 층 및 오버라잉(overlying) 구리 층과 같은(미도시)) 씨드(seed) 층을 증착하는 단계를 포함할 수 있다. 패터닝된 포토 레지스트(미도시)는 그 후 씨드 층 위에 형성되고, 패터닝된 포토 레지스트 내에 금속성 물질이 도금된다. 포토 레지스트는 그 후 제거되고, 포토 레지스트에 의하여 커버되는 씨드 층의 부분들은 제거된다. 도금된 금속성 물질의 나머지 부분들은 UBM들(46) 및 접지 메시(48)를 형성한다. UBM들(46A)은 접지 메시(48)에 물리적으로 그리고 전기적으로 연결되며, 전기적 접지 및 열방산을 위해 사용될 수 있다. UBM들(46B)은 접지 메시(48)로부터 물리적으로 분리(disconnect)되고, 전기적으로 절연되며, 신호-송신선들의 연결을 위해 사용될 수 있다. 설명 전반에 걸쳐, 도 6에 도시된 구조물은 복합 웨이퍼(100)로서 지칭된다.
도 7은 도 6의 구조물의 상면도를 예시한다. 도 6의 단면도는 도 7에서 라인(6-6)을 가로지르는 평면으로부터 획득된다. 도 7에 도시된 바와 같이, 접지 메시(48)는 큰 금속 호일을 형성한다. 몇몇 실시예들에서, 접지 메시(48)의 모든 부분들은 그들이 복수의 피스(piece)들을 형성할 수 있으나, 단일의 통합된 피스로 연결된다. 금속 메시(48)의 통합된 부분들인 UBM들(46A)은 하부에 놓인 TAV들(28) 및 금속 범프들(26)에 금속 메시(48)를 연결한다(도 6). UBM들(46B)은 공간들에 의해 접지 메시(48)로부터 분리된다. 접지 메시(48)의 전체 상면 면적은 복합 웨이퍼(100)의 전체 상면 면적의 약 50 퍼센트보다 클 수 있다. 몇몇 실시예들에서, UBM들(46B) 각각은 접지 메시(48)에 의해 UBM들(46B)의 나머지로부터 이격된다. 게다가, 대안적인 실시예들에서 수 개의 UBM들(46)이 접지 메시(48)가 사이에 삽입되지 않고 서로에 가까울 수 있음에도 불구하고, 몇몇 예시적 실시예들에서, 2개의 UBM들(46B)은 사이에 삽입된 접지 메시(48)의 부분 없이 서로의 바로 옆에 있지 않다.
캐리어 스위치가 수행된다. 캐리어 스위치 프로세스에서, 도 8에 도시된 바와 같이, 캐리어(50)는 먼저 복합 웨이퍼(100)에 부착되고, 캐리어들(50) 및 캐리어(20)(도 6)는 복합 웨이퍼(100)의 대향 면들 상에 있다. 캐리어(50)는 접착제(52)를 통해 복합 웨이퍼(100)에 부착될 수 있고, 상기 접착제는 UV 글루(glue), 테잎 등일 수 있다. 캐리어(20)는 그 후 복합 웨이퍼(100)로부터 부착 해제된다.
캐리어 스위치 이후에, 금속 호일(22)은 노출된다. 예시된 구조물에서, TAV들(28)의 후방 단부들(28B)은 디바이스 다이(24)의 배면(24A) 및 디바이스 다이(25)의 배면(25A)과 동일한 레벨에 있다. TAV들(28)의 후방 단부들(28B)은 또한 몰딩 물질(27)의 표면(27B)과 실질적으로 동일한 레벨에 있을 수 있다. 게다가, TAV들(28)은 금속 호일(22)의 하부면에 연결된다.
다음으로 도 9에 도시된 바와 같이, 금속 호일(22)을 패터닝하기 위하여 에칭 프로세스가 수행된다. 따라서 패터닝되는 금속 호일(22)은 금속 패드들(54) 및 금속 메시(56)을 형성하며, 금속 패드들(54) 및 금속 메시(56)는 서로로부터 물리적으로 분리되고, 서로로부터 전기적으로 분리될 수 있다. TAV들(28)은 금속 메시(56) 아래에 놓이고 금속 메시(56)에 연결되는 제1 부분, 및 금속 패드들(54) 아래에 놓이고 금속 패드들(54)에 연결되는 제2 부분을 포함한다.
도 10a는 금속 패드들(54) 및 금속 메시(56)의 상면도를 예시한다. 도 9의 단면도는 도 10의 라인(9-9)을 가로지르는 평면으로부터 획득될 수 있다. 도 10a에 도시된 바와 같이, 금속 메시(56)는 아래 놓인 TAV들(28-2)에 연결되고, 금속 패드들(54)은 아래놓인 TAV들(28-1)에 연결된다. 금속 패드들(54)은 공간들에 의해 접지 메시(48)로부터 물리적으로 분리되고, 전기적으로 분리된다. 도 9에 도시된 바와 같이, 금속 메시(56)는 다이들(24 및 25)의 배면 위에 있으며 그와 물리적으로 접촉한다. 따라서 금속 메시(56)는 다이들(24 및 25)에서 생성된 열을 방산시키는 기능을 갖는다. 도 10a는 또한 몇몇 별개의 TAV들(28-1로 표시됨)이 금속 포스트(post)들의 형상을 갖는 것으로 예시한다. TAV들(28)은 또한 다이들(24 및 25)을 둘러싸는 완전한 링들을 형성하는 몇몇 TAV들(28-2)을 포함할 수 있다.
도 10b는 대안적인 실시예들에 따른 복합 웨이퍼(100)의 상면도를 예시하고, 여기서 TAV들(28-2)은 완전한 링을 형성하는 대신, 링(57)에 대해 정렬된 별개의 금속 포스트들이고, 상기 링은 다이(24 또는 25)를 둘러싼다. 별개의 TAV들(28-2) 사이의 공간(S1)은 신호들을 실딩하기에 충분히 작다. 예를 들어, 공간(S1)은 고립될 신호의 파장의 약 1/4보다 더 작을 수 있으며, 신호는 다이들(24 및 25)에 의하여 반송(carry)될 수 있다.
몇몇 예시적 실시예들에서, 금속 메시(56)의 전체 상면 면적은 복합 웨이퍼(100)의 전체 상면 면적의 약 50 퍼센트보다 더 크다. 게다가, 금속 패드들(54) 각각은 금속 메시(56)에 의해 금속 패드들(54)의 나머지로부터 이격될 수 있다. 몇몇 실시예들에서, 수 개의 금속 패드들(54)이 접지 메시(48)가 사이에 삽입되지 않고 서로에 가까울 수 있음에도 불구하고, 2개의 금속 패드들(54)은 사이에 삽입된 금속 메시(56)의 부분 없이 서로의 바로 옆에 있지 않다.
도 11에 도시된 바와 같이, 다음으로 유전체 층들(58) 및 RDL들(60)이 형성된다. 몇몇 실시예들에서, 유전체 층들(58)은 산화물들, 질화물들, 탄화물들, 탄소 질화물, 이들의 조합물들 및/또는 이들의 다중-층들과 같은 유전체 물질들로 형성된다. RDL들(60)은 유전체 층(58) 내에 형성되며, 금속 패드들(54) 및 금속 메시(56)에 연결된다. RDL들(60) 중 일부는 디바이스 다이들(24 및 25) 위에서 연장되고 디바이스 다이들(24 및 25)에 맞추어 정렬될 수 있으며, 몇몇 다른 RDL들(60) 중 다른 일부는 다이들(24 및 25)의 경계선들 너머로 연장할 수 있다. 따라서, RDL들(60)은 팬-아웃(fan-out) 구조물을 갖는다.
도 12는 RDL들(60)에 대한 다이(62)의 본딩(bonding)을 예시하며, 여기서 본딩은 예컨대 솔더 본딩, 금속-대-금속 직접 본딩 등을 통해 수행될 수 있다. 몰딩 물질(64)은 다이(62), RDL(60) 및 유전체 층들(58)을 몰딩하는데 사용된다. 몇몇 실시예들에서, 몰딩 프로세스 이후에, 다이(62)의 배면이 노출되도록 평탄화가 수행된다. 평탄화 이후에, 캐리어(50)는 복합 웨이퍼(100)로부터 떼어내질 수 있다. 결과적인 구조물이 도 13에 도시된다. 다이 쏘우(die saw)가 그 후 스크라이브 라인들(66)을 따라 복합 웨이퍼(100) 상에서 수행된다. 따라서 복합 웨이퍼(100)는 서로 동일한 복수의 패키지들(110)로 분리된다.
도 14를 참고하여, 패키지(110)가 캐리어(68) 상에 장착된다. 금속 실딩 필름(70)은 그 후 패키지(110)의 외부 표면 상에 형성된다. 몇몇 실시예들에서, 다른 금속성 물질들이 사용될 수 있으나, 금속 실딩 필름(70)은 구리를 포함한다. 금속 실딩 필름(70)은 물리 기상 증착(PVD), 금속 스프레이, 도금 또는 이들의 조합들에 의해 형성될 수 있다. 금속 스프레이가 사용되는 실시예들에서, 구리 스프레이와 같은 금속-포함 스프레이(액체 또는 젤)가 패키지(110)의 상부면 및 측벽 면들 상에 스프레잉된다. 금속 스프레이는 그 후 경화되고, 나머지 재료는 금속 입자들(구리 입자들과 같은) 및 금속 입자들을 함께 접착시키는 몇몇 접착 물질들을 포함한다. 결과적인 경화된 금속 스프레이는 전기 전도성이다. 금속 스프레이는 스탬핑 프로세스들로 형성되는 미리 형성된 금속 실딩 케이스들로부터 구분될 수 있다. 예를 들어, 금속 실딩 필름(70)은 스탬핑 프로세스보다는 증착에 의해 형성되기 때문에, 금속 실딩 필름(70)과 금속 실딩 필름(70)에 의해 둘러싸이는 패키지(110)의 부분 사이에 갭(공간)이 존재하지 않는다. 게다가, 금속 실딩 필름(70)은 금속 입자들을 함께 접착하기 위하여 접착 물질을 포함할 수 있다.
패키지(110)의 하부면은 상부에 금속 실딩 필름(70)이 형성되지 않고, 따라서 UBM들(46) 및 접지 메시(48)는 서로로부터 분리된 채로 유지된다. 게다가, 금속 실딩 필름(70)은 접지 메시(48) 및 금속 메시(56)의 에지들에 접합(join)되어, 집적된 실딩 케이스들을 형성한다. 금속 실딩 필름(70)의 형성 이후에, 패키지(110)는 캐리어(68)로부터 분리된다.
도 15는 몇몇 예시적 실시예들에 따른 전기 커넥터들(72)의 형성을 예시한다. 커넥터들(72)의 형성은 UBM들(46A 및 46B)의 노출된 부분들 상에 솔더 볼들을 배치하는 단계 및 그 후 솔더 볼들을 리플로잉(reflowing)하는 단계를 포함할 수 있다. 대안적인 실시예들에서, 커넥터들(72)의 형성은 UBM들(46A 및 46B)의 솔더 영역들을 형성하기 위하여 도금 단계를 수행하는 단계 및 그 후 솔더 영역들을 리플로잉하는 단계를 포함한다. 결과적인 패키지(110)는 그 후 패키지 컴포넌트(74)에 본딩될 수 있으며, 이는 인터포저(interposer), 패키지 기판, PCB 등일 수 있다. 커넥터들(72)은 패키지 컴포넌트(74)의 접지에 패키지(110)의 전기 접지를 연결하는 접지 커넥터들(72A) 및 패키지 컴포넌트(74)의 신호선들에 패키지(110)의 신호선들을 연결하는 커넥터들(72B)을 포함한다.
도 16은 도 15의 구조물의 개략도를 예시한다. 구조물은 간략화되며, RDL들, 몇몇 TAV들 및 다이들은 예시되지 않는다. 도 16에 도시된 바와 같이, 금속 실딩 필름(70), TSV들(28-2)(원들을 형성할 수 있음), 금속 메시(56) 및 접지 메시(48)는 함께 금속 실딩 케이브들(76A, 76B 및 76C)을 내부에 동봉하는 금속 실딩 케이스들을 형성한다. 금속 실딩 케이브들(76A, 76B 및 76C) 각각은 금속 실딩 케이스들 중 하나에 의하여 둘러싸이며, 이는 전자기장을 실딩할 수 있는 금속 피쳐들로 형성된다. 금속 실딩 구조물은 3D 구조물이다. 금속 실딩 케이스들은 금속 실딩 케이스들의 안팎으로 신호의 라우팅을 위해 일부 갭들이 남겨지는 것을 제외하고, 실질적으로 완전히 둘러싸인다.
본 개시물의 실시예들에서, 금속 실딩 케이스들은, 사전-형성되는 대신, 패키지 프로세스들에서 형성된다. 실시예들에 따른 금속 실딩 케이스들을 형성하는 제조 비용은, 스탬핑 프로세스들, 금속 실딩 케이스들 배치, 및 금속 실딩 케이스를 PCB에 납땜하는 것을 포함하는 종래 프로세스보다 낮다. 금속 실딩 케이스들은 통합된 3D 구조물들을 형성할 수 있으며, 따라서 결과적인 패키지의 점유된 공간은 향상된다. 게다가, 금속 실딩 케이스들은 다이들의 배면(back surface)과 접촉하고, 따라서 다이들의 열방산을 향상시킬 수 있다.
실시예들 및 그들의 장점들이 상세히 설명되었으나, 첨부된 청구항들에 의해 정의되는 바와 같은 실시예들의 진의 및 범위를 벗어나지 않고 다양한 변화들, 대체들 및 개조들이 이루어질 수 있음이 이해되어야 한다. 또한, 본 출원의 범위는 명세서에 설명된 프로세스, 머신, 상품, 물질의 조성, 수단, 방법들 및 단계들의 특정 실시예들로 제한되는 것으로 의도되지 않는다. 본 기술분야의 당업자가 개시내용으로부터 용이하게 인식할 것과 같이, 본 명세서에 설명된 대응 실시예들과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 추후에 개발될 프로세스들, 머신들, 상품, 물질의 조성들, 수단, 방법들 또는 단계들은 개시물에 따라 이용될 수 있다. 따라서 첨부된 청구항들은 그러한 프로세스들, 머신들, 상품, 물질 조성들, 수단, 방법 또는 단계들을 발명의 범위 내에 포함시키도록 의도된다. 또한, 각각의 청구항은 개별적 실시예를 구성하며, 다양한 청구항들 및 실시예들의 조합이 개시물의 범위 내에 있다.

Claims (10)

  1. 금속 실드 케이스(metal shield case)를 포함하는 패키지에 있어서,
    상기 금속 실드 케이스는,
    제1 금속 메시(mesh); 및
    상기 제1 금속 메시 위의 쓰루-어셈블리 비아(Through-Assembly Via, TAV)
    를 포함하며, 상기 TAV는 링을 형성하고, 상기 TAV 및 상기 제1 금속 메시는 전기적으로 상호연결되고 전기적으로 접지되는, 패키지.
  2. 제1항에 있어서,
    상기 금속 실드 케이스는,
    상기 TAV 위에 있고 상기 TAV 및 상기 제1 금속 메시에 전기적으로 연결되는, 제2 금속 메시를 더 포함하는, 패키지.
  3. 제2항에 있어서,
    상기 제2 금속 메시와 동일한 레벨에 있고 상기 제2 금속 메시와 동일한 물질로 형성되는, 복수의 언더-범프 메탈러지(Under-Bump Metallurgy, UBM)들; 및
    상기 복수의 UBM들 각각에 연결되는 솔더(solder) 영역
    을 더 포함하는, 패키지.
  4. 제3항에 있어서,
    상기 복수의 UBM들은,
    상기 제2 금속 메시로부터 전기적으로 분리(disconnect)되는 제1 UBM들; 및
    전기적으로 접지되는 제2 UBM들 ― 상기 제2 UBM들은 상기 제2 금속 메시의 집적된(integrated) 부분들임 ―
    을 포함하는, 패키지.
  5. 제1항에 있어서,
    상기 제1 금속 메시와 동일한 레벨에 있고 상기 제1 금속 메시와 동일한 물질로 형성되는, 복수의 금속 패드들을 더 포함하며,
    상기 복수의 금속 패드들 각각은 상기 제1 금속 메시에 의하여 둘러싸이는, 패키지.
  6. 제5항에 있어서,
    상기 복수의 금속 패드들 각각은 상기 제1 금속 메시에 의하여 상기 복수의 금속 패드들 중 나머지 모든 금속 패드로부터 분리되는, 패키지.
  7. 패키지에 있어서,
    금속 실드 케이스(metal shield case); 및
    상기 금속 실드 케이스 위의 금속 실딩 필름
    을 포함하며, 상기 금속 실드 케이스는,
    제1 금속 메시(mesh);
    상기 제1 금속 메시와 동일한 레벨에 있고 상기 제1 금속 메시와 동일한 물질로 형성되는, 복수의 금속 패드들 ― 상기 복수의 금속 패드들 각각은 상기 제1 금속 메시에 의하여 둘러싸임 ― ;
    상기 제1 금속 메시 아래에 놓인 제2 금속 메시; 및
    링을 형성하는 쓰루-어셈블리 비아(Through-Assembly Via, TAV) ― 상기 TAV는 상기 제1 금속 메시의 하부면과 접촉하는 상부 단부(top end)를 가지며, 상기 제2 금속 메시 위에 있음 ―
    를 포함하고, 상기 금속 실딩 필름은.
    상기 제1 금속 메시 위에 있고 상기 제1 금속 메시로부터 이격되는, 상부 부분; 및
    상기 제1 금속 메시의 에지들 및 상기 제2 금속 메시의 에지들에 접촉하는, 측벽 부분
    을 포함하는, 패키지.
  8. 제7항에 있어서,
    상기 복수의 금속 패드들 각각은 상기 제1 금속 메시에 의하여 상기 복수의 금속 패드들 중 나머지 모든 금속 패드로부터 분리되는, 패키지.
  9. 제7항에 있어서,
    상기 금속 실드 케이스 내의 제1 다이; 및
    상기 제1 다이를 몰딩하는 제1 몰딩 물질
    를 더 포함하며, 상기 복수의 금속 패드들 중 하나의 금속 패드는 상기 제1 다이에 전기적으로 연결되는, 패키지.
  10. 제1 몰딩 물질로 제1 다이를 몰딩하는 단계;
    상기 제1 몰딩 물질 내에 쓰루-어셈블리 비아(Through-Assembly Via, TAV)들을 형성하는 단계 ― 상기 TAV들은 상기 제1 다이를 둘러싸는 TAV 링을 포함함 ― ; 및
    상기 TAV들 위에 있고 상기 TAV들에 전기적으로 연결되는 언더-범프 메탈러지(Under-Bump Metallurgy, UBM)들 및 제1 금속 메시를 형성하는 단계
    를 포함하는, 방법.
KR1020130149834A 2013-03-12 2013-12-04 패키지 및 그 형성 방법 KR101650224B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361778291P 2013-03-12 2013-03-12
US61/778,291 2013-03-12
US13/926,938 2013-06-25
US13/926,938 US9337073B2 (en) 2013-03-12 2013-06-25 3D shielding case and methods for forming the same

Publications (2)

Publication Number Publication Date
KR20140111936A true KR20140111936A (ko) 2014-09-22
KR101650224B1 KR101650224B1 (ko) 2016-08-22

Family

ID=51522429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130149834A KR101650224B1 (ko) 2013-03-12 2013-12-04 패키지 및 그 형성 방법

Country Status (2)

Country Link
US (2) US9337073B2 (ko)
KR (1) KR101650224B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180036542A (ko) * 2016-09-30 2018-04-09 가부시기가이샤 디스코 반도체 패키지의 제조 방법
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
KR20210124047A (ko) * 2020-04-03 2021-10-14 주식회사 네패스 반도체 패키지 및 그 제조방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9318429B2 (en) * 2014-03-31 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated structure in wafer level package
JP6017492B2 (ja) 2014-04-24 2016-11-02 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
US9831214B2 (en) 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
JP5944445B2 (ja) 2014-07-18 2016-07-05 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US10607958B2 (en) * 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
US9728508B2 (en) 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102015118664B4 (de) * 2015-10-30 2024-06-27 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
US9735118B2 (en) 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
US10050013B2 (en) * 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US10204883B2 (en) * 2016-02-02 2019-02-12 Taiwan Semidonductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US20170287847A1 (en) * 2016-04-01 2017-10-05 Rajendra C. Dias Integrated circuit package having integrated emi shield
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
KR102634389B1 (ko) * 2016-09-07 2024-02-06 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11101222B2 (en) * 2016-09-29 2021-08-24 Intel Corporation Panel level packaging for multi-die products interconnected with very high density (VHD) interconnect layers
TWI624020B (zh) * 2016-09-29 2018-05-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR102004801B1 (ko) * 2016-11-17 2019-07-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10854568B2 (en) * 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN108695583A (zh) * 2017-04-07 2018-10-23 大容科技顾问有限公司 三维互补传导带结构
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
US10269728B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
DE102018109028B4 (de) 2017-06-30 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
US10074618B1 (en) * 2017-08-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10410971B2 (en) 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US20190318984A1 (en) * 2018-04-17 2019-10-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer
CN111430356B (zh) 2018-06-28 2021-05-25 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法
US11107772B2 (en) * 2019-02-26 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
CN110600440B (zh) * 2019-05-13 2021-12-14 华为技术有限公司 一种埋入式封装结构及其制备方法、终端
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
KR20210047607A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 반도체 패키지
US11139224B2 (en) * 2019-12-05 2021-10-05 Qualcomm Incorporated Package comprising a substrate having a via wall configured as a shield
KR20220026660A (ko) 2020-08-25 2022-03-07 삼성전자주식회사 반도체 패키지
KR20220027537A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 팬-아웃 타입 반도체 패키지
CN111933591B (zh) * 2020-09-22 2021-01-01 甬矽电子(宁波)股份有限公司 扇出型电磁屏蔽封装结构和封装方法
DE102020125813A1 (de) 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052341A (ko) * 2003-11-29 2005-06-02 세미크론엘렉트로닉게젤샤프트밋트베슈렝크터하프퉁 전력용 반도체 모듈 및 그의 제조 방법
KR20050084258A (ko) * 2002-12-13 2005-08-26 이 아이 듀폰 디 네모아 앤드 캄파니 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
KR20100096513A (ko) * 2009-02-24 2010-09-02 삼성테크윈 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093505A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Emi shielding for electronic component packaging
CN100485910C (zh) * 2004-12-02 2009-05-06 株式会社村田制作所 电子元器件及其制造方法
US7381906B2 (en) * 2006-03-01 2008-06-03 Sony Ericsson Mobile Communications Ab Shielding device
US7518067B2 (en) * 2006-09-27 2009-04-14 Advanced Micro Devices, Inc. Metal cage structure and method for EMI shielding
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
US8861221B2 (en) * 2010-09-24 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with a shield and method of manufacture thereof
TW201225246A (en) * 2010-12-06 2012-06-16 Ind Tech Res Inst Multi-chip stack structure
US8729679B1 (en) * 2012-12-04 2014-05-20 Nxp, B.V. Shielding silicon from external RF interference
US8952504B2 (en) * 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084258A (ko) * 2002-12-13 2005-08-26 이 아이 듀폰 디 네모아 앤드 캄파니 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
KR20050052341A (ko) * 2003-11-29 2005-06-02 세미크론엘렉트로닉게젤샤프트밋트베슈렝크터하프퉁 전력용 반도체 모듈 및 그의 제조 방법
KR20100096513A (ko) * 2009-02-24 2010-09-02 삼성테크윈 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180036542A (ko) * 2016-09-30 2018-04-09 가부시기가이샤 디스코 반도체 패키지의 제조 방법
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US10510682B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR20200042450A (ko) * 2017-06-30 2020-04-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10867936B2 (en) 2017-06-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US11527486B2 (en) 2017-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR20210124047A (ko) * 2020-04-03 2021-10-14 주식회사 네패스 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20160254168A1 (en) 2016-09-01
KR101650224B1 (ko) 2016-08-22
US20140262475A1 (en) 2014-09-18
US9337073B2 (en) 2016-05-10
US10276401B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
KR101650224B1 (ko) 패키지 및 그 형성 방법
US11532567B2 (en) Electric magnetic shielding structure in packages
KR102102733B1 (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
US7427803B2 (en) Electromagnetic shielding using through-silicon vias
US11742252B2 (en) Shielded fan-out packaged semiconductor device and method of manufacturing
US20170062394A1 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20100109132A1 (en) Chip package and manufacturing method thereof
TW201104761A (en) Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
TWI712150B (zh) 具有整合天線結構之晶圓級封裝及其形成方法
KR20170055937A (ko) 반도체 패키지 및 그 제조 방법
US11183466B2 (en) Semiconductor package including an electromagnetic shield and method of fabricating the same
TWI663781B (zh) 多頻天線封裝結構
KR101787871B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20210047607A (ko) 반도체 패키지
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
TW201701438A (zh) 使用無電鍍之ｚ型連接
CN114512408A (zh) 使用预成形掩模的选择性emi屏蔽
KR20230143952A (ko) 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법
TW202329247A (zh) 半導體裝置和使用遮罩用於選擇性電磁干擾屏蔽的方法
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 4