JP2015097233A - 封止樹脂シート及び電子部品パッケージの製造方法 - Google Patents

封止樹脂シート及び電子部品パッケージの製造方法 Download PDF

Info

Publication number
JP2015097233A
JP2015097233A JP2013236883A JP2013236883A JP2015097233A JP 2015097233 A JP2015097233 A JP 2015097233A JP 2013236883 A JP2013236883 A JP 2013236883A JP 2013236883 A JP2013236883 A JP 2013236883A JP 2015097233 A JP2015097233 A JP 2015097233A
Authority
JP
Japan
Prior art keywords
resin sheet
sealing resin
sealing
electronic component
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013236883A
Other languages
English (en)
Inventor
石井　淳
Atsushi Ishii
淳 石井
浩介 盛田
Kosuke Morita
浩介 盛田
智絵 飯野
Chie Iino
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013236883A priority Critical patent/JP2015097233A/ja
Priority to PCT/JP2014/079326 priority patent/WO2015072378A1/ja
Priority to TW103139289A priority patent/TW201523815A/zh
Publication of JP2015097233A publication Critical patent/JP2015097233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 複数種の電子部品を封止した後でも電子部品の配置位置の認識が可能な封止樹脂シート及びこれを用いる電子部品パッケージの製造方法を提供すること。
【解決手段】 本発明は、平面視した際の周縁部に方向付け形状部が少なくとも１箇所設けられている封止樹脂シートである。前記方向付け形状部が、凹部、凸部又は面取り部であることが好ましい。封止樹脂シートの平面視形状は長方形であることが好ましい。封止樹脂シートの平面視形状が長方形である場合、前記長方形の角部に前記面取り部が設けられていることが好ましい。
【選択図】 図４Ａ

Description

本発明は、封止樹脂シート及び電子部品パッケージの製造方法に関する。
半導体チップ等の電子部品のパッケージの作製には、代表的に、基板や仮止め材等の被着体に固定された１又は複数の電子部品を封止樹脂にて封止し、必要に応じて封止物を電子部品単位のパッケージとなるようにダイシングするという手順が採用されている。このような封止樹脂としてハンドリング性が良好なシート状の封止樹脂が提案されている（特許文献１）。
特開２００６−１９７１４号公報
被着体の平面視形状としてはウェハ形状に従った円形状が主流であり、これに対応させて封止時の被着体上での電子部品の配置や封止樹脂シートの平面視形状も円形状としている。しかしながら、このような態様での封止工程を経た後では、封止体の回転に伴い電子部品の配置位置の認識が困難となることが多く、その後の封止体のダイシング工程やピックアップ工程における歩留まりの低下を招来することがある。近年、電子部品パッケージの機能展開や多品種対応のために、１つの被着体上に複数種の電子部品を配置することが試みられているものの、封止後の電子部品の配置位置の認識困難性は複数種の電子部品を用いる場合にはより高まることから、この試みを妨げている。
本発明の目的は、複数種の電子部品を封止した後でも電子部品の配置位置の認識が可能な封止樹脂シート及びこれを用いる電子部品パッケージの製造方法を提供することにある。
本発明者らは、鋭意検討した結果、下記構成を採用することにより上記課題を解決できることを見出し、本発明を完成させた。
すなわち、本発明は、平面視した際の周縁部に方向付け形状部が少なくとも１箇所設けられている封止樹脂シートである。
当該封止樹脂シートには、平面視での周縁部に方向付け形状部が設けられているので、被着体上に配置された電子部品を封止樹脂シートにて封止して封止体とする際に、電子部品の配置位置と封止樹脂シートの方向付け形状部との位置関係を把握しておくことにより、その後の封止体の姿勢が回転しても方向付け形状部の位置から電子部品の配置位置を認識することができる。これにより、複数種の電子部品を封止する場合であっても封止後の電子部品の配置位置を容易に認識することができ、その後の配線形成位置やダイシング位置、レーザーマーキング位置を容易に特定可能となり、電子部品パッケージの製造効率を向上させることができる。
前記方向付け形状部が、凹部、凸部又は面取り部であることが好ましい。これらの形状であると封止樹脂シートへの方向付け形状部の形成も容易に行うことができ、また、方向付け形状部としての位置の把握も容易に行うことができる。
封止樹脂シートの平面視形状は長方形であることが好ましい。円形や正方形等の対称性の高い平面視形状と比較して、電子部品の配置位置と封止樹脂シートの方向付け形状部との位置関係の把握をより容易にかつ精度良く行うことができ、複数種の電子部品の封止工程を経る電子部品パッケージの生産効率をより高めることができる。
封止樹脂シートの平面視形状が長方形である場合、前記長方形の角部に前記面取り部が設けられていることが好ましい。方向付け形状部が面取り部であると形成が容易であるとともに、他の箇所での凹部と比較して封止樹脂シートの機械的強度の低下の影響が小さいので封止樹脂シートの破損を低減することができる。
長方形の角部に面取り部を設け、かつ前記面取り部が２箇所設けられる場合、前記面取り部は、隣接する角部に設けられていることが好ましい。長方形の２箇所の隣接しない角部に面取り部が設けられている場合、すなわち、対角に位置する角部同士が２箇所面取りされている場合は、封止体が１８０°回転すると回転前後での面取り部の見かけの位置は変化してないにも関わらず、電子部品の配置位置としては反転していることになり、電子部品の配置位置の認識が困難となるおそれがある。これに対し、面取り部を隣接する角部（短辺の両端部に位置する角部、又は長辺の両端部に位置する角部）に２箇所設けることにより、封止体の回転前後での見かけの面取り部の位置は変化することになるので、電子部品の配置位置を容易に認識することができる。なお、面取り部が４箇所、すなわち長方形の全ての角部に設けられている場合は、対角に位置する角部同士の面取りの場合と同様に電子部品の配置位置の認識が困難となるおそれがある。
長方形の角部に面取り部を設け、かつ前記面取り部が２箇所以上設けられる場合、少なくとも２箇所の面取り部は互いに異なる形状を有していることが好ましい。これにより、仮に、対角に位置する角部同士が２箇所面取りされている場合や全ての角部が面取りされている場合であっても、封止体の回転前後での面取り部の見かけの位置は変化することになるので、この面取り部の位置変化に基づき電子部品の配置位置を容易に認識することができる。
本発明には、被着体を準備する工程Ａ、
前記被着体上に複数種の電子部品を配置する工程Ｂ、及び
当該封止樹脂シートを前記被着体上に積層して前記電子部品を封止する工程Ｃ
を含む電子部品パッケージの製造方法も含まれる。
当該製造方法では、方向付け形状部を設けた封止樹脂シートを用いるので、複数種の電子部品を封止する際にも、それらの配置位置を精度よく認識することができる。その結果、目的とする電子部品単位でのダイシングやピックアップ、配線形成等の後工程を容易かつ精度良く行うことができ、ひいては電子部品パッケージを効率良く製造することができる。
本発明の一実施形態に係る封止樹脂シートを模式的に示す断面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す平面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す平面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す平面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す平面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す平面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す一部透視平面図である。 図４Ａの一部省略断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る封止樹脂シート及び電子部品を模式的に示す一部透視平面図である。 本発明の一実施形態に係る封止樹脂シート及び電子部品を模式的に示す一部透視平面図である。 比較例１においてチップ配置を誤認識した態様を模式的に示す一部透視平面図である。
本発明の封止樹脂シート及び電子部品パッケージの製造方法の実施形態について、図面を参照しながら以下に説明する。ただし、図の一部又は全部において、説明に不要な部分は省略し、また説明を容易にするために拡大または縮小等して図示した部分がある。
《第１実施形態》
＜封止樹脂シート＞
図１に示すように、封止樹脂シート１１は、代表的に、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の支持体１ｘ上に積層された状態で提供される。支持体１ｘには封止樹脂シート１１の剥離を容易に行うために離型処理が施されていてもよい。また、図中、封止樹脂シート１１の下面だけでなく、上面にも別の支持体や剥離シートを貼り合わせてもよい。
封止樹脂シート１１を平面視した際の周縁部には、方向付け形状部が少なくとも１箇所設けられている（図２Ａ〜２Ｅ参照）。図２Ａに示した封止樹脂シート１１ａの平面視形状は円形であり、その周縁部には、方向付け形状部として凹部Ｐａが１箇所設けられている。図２Ｂに示した封止樹脂シート１１ｂの平面視形状は円形であり、その周縁部には、方向付け形状部として凸部Ｐｂが１箇所設けられている。
また、図２Ｃに示した封止樹脂シート１１ｃの平面視形状は長方形であり、その外周の一部を構成する長辺には方向付け形状部として凹部Ｐｃが１箇所設けられている。図２Ｄに示した封止樹脂シート１１ｄの平面視形状は長方形であり、その角部の１つには方向付け形状部として面取り部Ｐｄが設けられている。さらに、図２Ｅに示した封止樹脂シート１１ｅの平面視形状は長方形であり、その隣接する２箇所の角部（短辺の両端部に位置する角部）には方向付け形状部として面取り部Ｐｅが設けられている。
このように、方向付け形状部は、凹部、凸部又は面取り部であることが好ましい。これらの形状であると封止樹脂シート１１への方向付け形状部の形成が容易であるとともに、方向付け形状部としての位置の把握も容易に行うことができる。中でも、方向付け形状部としては凹部又は面取り部であることが好ましい。封止樹脂シート１１を平面視した際の外周から外側に突出する凸部であると、他の部材等との接触により方向付け形状部が破損するおそれがあり、場合によってはその破損に起因して封止樹脂シート１１自体の割れや欠けが生じる可能性が高まってしまう。一方、方向付け形状部が凹部又は面取り部であると、凸部と比較して他の部材等との接触確率を大幅に低減することができ、ひいては封止樹脂シート１１の破損を防止することができる。
図２Ｃ〜２Ｅに示すように、封止樹脂シート１１の平面視形状は長方形であることが好ましい。円形（図２Ａ及び２Ｂ参照）や正方形等の対称性の高い平面視形状と比較して、電子部品の配置位置と封止樹脂シートの方向付け形状部との位置関係の把握をより容易にかつ精度良く行うことができ、複数種の電子部品の封止工程を経る電子部品パッケージの生産効率をより高めることができる。
封止樹脂シート１１の平面視形状が長方形である場合、この長方形の角部に面取り部が設けられていることが好ましい（図２Ｄ及び２Ｅ参照）。方向付け形状部が面取り部であると形成が容易であるとともに、他の箇所での凹部（例えば、図２Ｃに示すような凹部Ｐｃ）と比較して封止樹脂シート１１の機械的強度の低下の影響が小さいので封止樹脂シート１１の破損を低減することができる。
長方形の角部に面取り部を設け、面取り部を２箇所に設ける場合、面取り部は、隣接する角部に設けられていることが好ましい。面取り部を隣接する角部（例えば、図２Ｅに示すように短辺の両端部に位置する角部）に２箇所設けることにより、封止体の回転前後での見かけの面取り部の位置を変化させることができ、電子部品の配置位置を容易に認識することができる。
（樹脂組成物）
以下、封止樹脂シートを形成する樹脂組成物の好適な態様について説明する。樹脂組成物としては、封止樹脂シート硬化後の耐熱性や安定性を向上させる観点から、熱硬化性樹脂をさらに含むことが好ましい。具体的な成分として以下のＡ成分からＥ成分を含有するエポキシ樹脂組成物が好ましいものとして挙げられる。
Ａ成分：エポキシ樹脂
Ｂ成分：フェノール樹脂
Ｃ成分：エラストマー
Ｄ成分：無機充填剤
Ｅ成分：硬化促進剤
（Ａ成分）
熱硬化性樹脂としてのエポキシ樹脂（Ａ成分）としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂等の各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、中でも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂が好ましい。
また、低応力性の観点から、アセタール基やポリオキシアルキレン基等の柔軟性骨格を有する変性ビスフェノールＡ型エポキシ樹脂が好ましく、アセタール基を有する変性ビスフェノールＡ型エポキシ樹脂は、液体状で取り扱いが良好であることから、特に好適に用いることができる。
エポキシ樹脂（Ａ成分）の含有量は、エポキシ樹脂組成物全体に対して１〜１０重量％の範囲に設定することが好ましい。
（Ｂ成分）
フェノール樹脂（Ｂ成分）は、熱硬化性樹脂として用いることができるとともに、エポキシ樹脂（Ａ成分）との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂、等が用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂（Ａ成分）との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、中でも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、硬化反応性という観点から、エポキシ樹脂（Ａ成分）中のエポキシ基１当量に対して、フェノール樹脂（Ｂ成分）中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
（Ｃ成分）
エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）とともに用いられるエラストマー（Ｃ成分）は特に限定するものではなく、例えば、各種アクリル系共重合体やゴム成分等を用いることができる。エポキシ樹脂（Ａ成分）への分散性や、得られる封止樹脂シートの耐熱性、可撓性、強度を向上させることができるという観点から、ゴム成分を含むことが好ましい。このようなゴム成分としては、ブタジエン系ゴム、スチレン系ゴム、アクリル系ゴム、シリコーン系ゴムからなる群より選択される少なくとも１種であることが好ましい。これらは単独で用いてもよいし、２種以上併せて用いてもよい。
エラストマー（Ｃ成分）の含有量は、エポキシ樹脂組成物全体の１．０〜３．５重量％であることが好ましく、１．０〜３．０重量％であることがより好ましい。エラストマー（Ｃ成分）の含有量が１．０重量％未満では、封止樹脂シート１１の柔軟性及び可撓性を得るのが困難となり、さらには封止樹脂シートの反りを抑えた樹脂封止も困難となる。逆に上記含有量が３．５重量％を超えると、封止樹脂シート１１の溶融粘度が高くなって電子部品の埋まり込み性が低下するとともに、封止樹脂シート１１の硬化体の強度及び耐熱性が低下する傾向がみられる。
（Ｄ成分）
無機質充填剤（Ｄ成分）は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカ等）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
中でも、エポキシ樹脂組成物の硬化体の熱線膨張係数が低減することにより内部応力を低減し、その結果、電子部品の封止後の封止樹脂シート１１の反りを抑制できるという点から、シリカ粉末を用いることが好ましく、シリカ粉末の中でも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましい。中でも、平均粒径が５４μｍ以下の範囲のものを用いることが好ましく、０．１〜３０μｍの範囲のものを用いることがより好ましく、０．５〜２０μｍの範囲のものを用いることが特に好ましい。
なお、平均粒径は、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機質充填剤（Ｄ成分）の含有量は、好ましくはエポキシ樹脂組成物全体の７０〜９０体積％（シリカ粒子の場合、比重２．２ｇ／ｃｍ３であるので、８１〜９４重量％）であり、より好ましくは７４〜８５体積％（シリカ粒子の場合、８４〜９１重量％）であり、さらに好ましくは７６〜８３体積％（シリカ粒子の場合、８５〜９０重量％）である。無機質充填剤（Ｄ成分）の含有量が７０体積％未満では、エポキシ樹脂組成物の硬化体の線膨張係数が大きくなるために、封止樹脂シート１１の反りが大きくなる傾向がみられる。一方、上記含有量が９０体積％を超えると、封止樹脂シート１１の柔軟性や流動性が悪くなるために、電子部品との接着性が低下する傾向がみられる。
（Ｅ成分）
硬化促進剤（Ｅ成分）は、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されるものではないが、硬化性と保存性の観点から、トリフェニルホスフィンやテトラフェニルホスホニウムテトラフェニルボレート等の有機リン系化合物や、イミダゾール系化合物が好適に用いられる。これら硬化促進剤は、単独で用いても良いし、他の硬化促進剤と併用しても構わない。
硬化促進剤（Ｅ成分）の含有量は、エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）の合計１００重量部に対して０．１〜５重量部であることが好ましい。
（その他の成分）
エポキシ樹脂組成物には、Ａ成分からＥ成分に加えて、難燃剤成分を加えてもよい。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物等の各種金属水酸化物を用いることができる。また、難燃剤成分としては上記金属水酸化物のほか、ホスファゼン化合物を用いることができる。ホスファゼン化合物としては、例えばＳＰＲ−１００、ＳＡ−１００、ＳＰ−１００（以上、大塚化学株式会社）、ＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。環状ホスファゼンオリゴマーは、例えばＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。少量でも難燃効果を発揮するという観点から、ホスファゼン化合物に含まれるリン元素の含有率は、１２重量％以上であることが好ましい。
なお、エポキシ樹脂組成物は、上記の各成分以外に必要に応じて、カーボンブラックをはじめとする顔料等、他の添加剤を適宜配合することができる。
（封止樹脂シートの作製方法）
封止樹脂シートの作製方法を以下に説明する。本実施形態の封止樹脂シートの製造方法は、混練物を調製する混練工程、及び前記混練物をシート状に成形して封止樹脂シートを得る成形工程を含む。
（混練工程）
まず、上述の各成分を混合することによりエポキシ樹脂組成物を調製する。混合方法は、各成分が均一に分散混合される方法であれば特に限定するものではない。その後、各配合成分を直接ニーダー等で混練することにより混練物を調製する。
具体的には、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤の各成分をミキサーなど公知の方法を用いて混合し、その後、溶融混練することにより混練物を調製する。溶融混練する方法としては、特に限定されないが、例えば、ミキシングロール、加圧式ニーダー、押出機などの公知の混練機により、溶融混練する方法などが挙げられる。このようなニーダーとしては、例えば、軸方向の一部においてスクリュー羽のスクリュー軸からの突出量が他の部分のスクリュー羽のスクリュー軸からの突出量よりも小さい部分を有する混練用スクリュー、又は軸方向の一部においてスクリュー羽がない混練用スクリューを備えたニーダーを好適に用いることができる。スクリュー羽の突出量が小さい部分又はスクリュー羽がない部分では低せん断力かつ低攪拌となり、これにより混練物の圧縮率が高まって噛みこんだエアを排除可能となり、得られる混練物における気孔の発生を抑制することができる。
混練条件としては、温度が、上記した各成分の軟化点以上であれば特に制限されず、例えば３０〜１５０℃、エポキン樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃であり、時間が、例えば１〜３０分間、好ましくは５〜１５分間である。これによって、混練物を調製することができる。
（成形工程）
得られる混練物をシート状に押出成形により成形することにより、シート状成形物を得る。具体的には、溶融混練後の混練物を冷却することなく高温状態のままで、押出成形する。このような押出方法としては、特に制限されず、Ｔダイ押出法、ロール圧延法、ロール混練法、共押出法、カレンダー成形法などが挙げられる。押出温度としては、上記した各成分の軟化点以上であれば、特に制限されないが、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは、５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
（方向付け形状部付与工程）
目的とする封止樹脂シートの方向付け形状部が付与された平面視形状が得られるようにシート状成形物に対して切断ないし型抜きを行うことにより、封止樹脂シート１１を作製することができる。方向付け形状部が凸部の場合は、予め方向付け形状部を含むように切断ないし型抜きを行うことが好ましい。一方、方向付け形状部が凹部又は面取り部の場合は、予め方向付け形状部を含むように切断ないし型抜きを行ってもよいし、方向付け形状部を付与する前の平面視形状で一旦切断ないし型抜きを行っておき、それに対してさらに切込みや面取りを行うことで方向付け形状部を付与してもよい。これにより、方向付け形状部が設けられた封止樹脂シート１１を製造することができる。
封止樹脂シート１１の厚さは特に限定されないが、１００〜２０００μｍであることが好ましい。上記範囲内であると、良好に電子部品を封止することができる。また、樹脂シートを薄型にすることで、発熱量を低減でき、硬化収縮が起こりにくくなる。この結果、パッケージ反り量を低減でき、より信頼性の高い電子部品パッケージが得られる。
このようにして得られた封止樹脂シートは、必要により所望の厚みとなるように積層して使用してもよい。すなわち、封止樹脂シートは、単層構造にて使用してもよいし、２層以上の多層構造に積層してなる積層体として使用してもよい。
＜電子部品パッケージの製造方法＞
本実施形態では、電子部品としてＩＣ（集積回路）やトランジスタ等の半導体チップを用い、被着体として仮固定材を用いて、半導体チップを仮固定材上に配置して仮固定した状態で上記封止樹脂シートにより樹脂封止を行う。以下では、封止樹脂シートとして、図２Ｄに示す形態の封止樹脂シートを用いる態様について説明する。
［工程Ａ：仮固定材準備工程］
仮固定材準備工程では、支持体１ｂ上に熱膨張性粘着剤層１ａが積層された仮固定材１を被着体として準備する（図４Ｂ参照）。仮固定材１の平面視形状は長方形である。なお、熱膨張性粘着剤層に代えて、放射線硬化型粘着剤層を用いることもできる。
（熱膨張性粘着剤層）
熱膨張性粘着剤層１ａは、ポリマー成分と、発泡剤とを含む粘着剤組成物により形成することができる。ポリマー成分（特にベースポリマー）としては、粘着剤組成物に用いられる公知の樹脂が挙げられ、ポリイミド樹脂、シリコーン樹脂、脂肪族オレフィン系樹脂、水添スチレン系熱可塑性エラストマー、アクリル樹脂等を挙げることができる。中でも、アクリル系樹脂が好ましい。
また、熱膨張性粘着剤には、粘着力を調整するため、外部架橋剤を適宜に用いることもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤等のいわゆる架橋剤を添加し反応させる方法が挙げられる。外部架橋剤を使用する場合、その使用量は、前記ベースポリマー１００重量部に対して、２０重量部以下（好ましくは０．１重量部〜１０重量部）である。
（発泡剤）
熱膨張性粘着剤層１ａにおいて用いられている発泡剤としては、特に制限されず、公知の発泡剤から適宜選択することができる。発泡剤は単独で又は２種以上組み合わせて使用することができる。発泡剤としては、熱膨張性微小球を好適に用いることができる。熱膨張性微小球としては、例えば、イソブタン、プロパン、ペンタンなどの加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた微小球などが挙げられる前記殻を形成する物質として、例えば、塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホンなどが挙げられる。
熱膨張性微小球には、例えば、松本油脂製薬株式会社製の商品名「マツモトマイクロスフェアー」のシリーズ（例えば、商品名「マツモトマイクロスフェアーＦ３０」、同「マツモトマイクロスフェアーＦ３０１Ｄ」、同「マツモトマイクロスフェアーＦ５０Ｄ」、同「マツモトマイクロスフェアーＦ５０１Ｄ」、同「マツモトマイクロスフェアーＦ８０ＳＤ」、同「マツモトマイクロスフェアーＦ８０ＶＳＤ」など）の他、エクスパンセル社製の商品名「０５１ＤＵ」、同「０５３ＤＵ」、同「５５１ＤＵ」、同「５５１−２０ＤＵ」、同「５５１−８０ＤＵ」などの市販品を使用することができる。
なお、発泡剤として熱膨張性微小球を用いた場合、該熱膨張性微小球の粒径（平均粒子径）としては、熱膨張性粘着剤層の厚みなどに応じて適宜選択することができる。熱膨張性微小球の平均粒子径としては、例えば、１００μｍ以下（好ましくは８０μｍ以下、さらに好ましくは１μｍ〜５０μｍ、特に１μｍ〜３０μｍ）の範囲から選択することができる。
発泡剤（熱膨張性微小球など）の配合量は、熱膨張性粘着剤層の膨張倍率や接着力の低下性などに応じて適宜設定しうるが、一般には熱膨張性粘着剤層を形成するベースポリマー１００重量部に対して、例えば１重量部〜１５０重量部（好ましくは１０重量部〜１３０重量部、さらに好ましくは２５重量部〜１００重量部）である。
本実施形態では、発泡剤の発泡開始温度（熱膨張開始温度）（Ｔ０）は８０℃〜２１０℃が好ましく、９０℃〜２００℃がより好ましい。発泡剤の発泡開始温度が低すぎると、不用意に発泡剤が発泡してしまう場合がある。一方、発泡剤の発泡開始温度が高すぎると、仮固定材の支持体や封止樹脂に過度の耐熱性が必要となり、取り扱い性、生産性やコスト面で好ましくない。発泡剤の発泡開始温度（Ｔ０）は、熱膨張性粘着剤層の発泡開始温度（Ｔ０）に相当する。
熱膨張性粘着剤層の厚さは、特に制限されず、接着力の低減性などにより適宜に選択することができ、例えば、５μｍ〜３００μｍ（好ましくは２０μｍ〜１５０μｍ）程度である。
なお、熱膨張性粘着剤層は単層、複層の何れであってもよい。
本実施形態では、熱膨張性粘着剤層には、各種添加剤（例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていても良い。
（支持体）
支持体１ｂは、仮固定材１の強度母体となる薄板状部材である。支持体１ｂの材料としては取り扱い性や耐熱性等を考慮して適宜選択すればよく、例えばＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料等を用いることができる。これらの中でも、耐熱性や強度、再利用可能性等の観点から、ＳＵＳプレートが好ましい。
支持体１ｂの厚さは目的とする強度や取り扱い性を考慮して適宜選択することができ、好ましくは１００〜５０００μｍであり、より好ましくは３００〜２０００μｍである。
（仮固定材の形成方法）
仮固定材１は、支持体１ｂ上に熱膨張性粘着剤層１ａを形成することにより得られる。熱膨張性粘着剤層は、例えば、粘着剤（感圧接着剤）と、発泡剤（熱膨張性微小球など）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤、発泡剤（熱膨張性微小球など）、および必要に応じて溶媒やその他の添加剤を含む混合物を、支持体１ｂ上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して熱膨張性粘着剤層を形成し、これを支持体１ｂ上に転写（移着）する方法などにより、熱膨張性粘着剤層を形成することができる。
［工程Ｂ：半導体チップ配置工程］
半導体チップ配置工程では、上記仮固定材１上に３種の半導体チップ２ａ、２ｂ、２ｃを配置する（図３参照）。半導体チップの配置には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。各半導体チップの配置位置はプロセス設計に応じて適宜決定することができ、特に限定されないものの、本実施形態では行列状に配置している。具体的には、図３中、最も左側の列を１列目とすると、１列目から３列目を半導体チップ２ａのブロック、４列目から６列目までを半導体チップ２ｂのブロック、及び７列目から８列目までを半導体チップ２ｃのブロックとして配置している。
［工程Ｃ１：封止工程］
封止工程では、封止樹脂シート１１を仮固定材１上へ積層して複数種の半導体チップ２ａ、２ｂ、２ｃを樹脂封止する（図４Ａ及び４Ｂ参照。ただし、図４Ａでは仮固定材が省略されており、図４Ｂでは半導体チップを省略している部分がある。以下同じ。）。本実施形態の封止工程（工程Ｃ）では、封止樹脂シート１１の積層までを封止工程（工程Ｃ１）とし、積層した封止樹脂シート１１を熱硬化させる工程を封止体形成工程（工程Ｃ２）としている。封止樹脂シート１１の熱硬化は、プロセス設計に応じて行えばよい。この封止樹脂シート１１は、半導体チップ２ａ、２ｂ、２ｃ及びそれらに付随する要素を外部環境から保護するための封止樹脂として機能する。
封止樹脂シート１１の積層方法としては特に限定されず、封止樹脂シートを形成するための樹脂組成物の溶融混練物を押出成形し、押出成形物を仮固定材１上に載置してプレスすることにより封止樹脂シート１１の形成と積層とを一括にて行う方法や、封止樹脂シート１１を形成するための樹脂組成物を離型処理シート上に塗布し、塗布膜を乾燥させて封止樹脂シート１１を形成した上で、この封止樹脂シート１１を仮固定材１上に転写する方法などが挙げられる。
本実施形態では、熱プレスやラミネータなど公知の方法により封止樹脂シート１１を仮固定材１上に積層することができる。熱プレス条件としては、温度が、例えば、４０〜１２０℃、好ましくは、５０〜１００℃であり、圧力が、例えば、５０〜２５００ｋＰａ、好ましくは、１００〜２０００ｋＰａであり、時間が、例えば、０．３〜１０分間、好ましくは、０．５〜５分間である。また、封止樹脂シート１１の半導体チップ２ａ、２ｂ、２ｃへの密着性および追従性の向上を考慮すると、好ましくは、減圧条件下（例えば１０〜２０００Ｐａ）において、プレスすることが好ましい。
封止樹脂シート１１には、方向付け形状部として角部に面取り部Ｐ１が設けられている（図４Ａ参照）。封止樹脂シート１１による樹脂封止時に、面取り部Ｐ１と半導体チップ２ａ、２ｂ、２ｃとの間の位置関係を把握しておくことにより、封止体１５の姿勢を維持したり、他の特殊な位置認識機器を用いたりすることなく、封止体１５（図５参照）における各半導体チップの配置位置を認識することができる。これにより封止体の回転等も可能となってハンドリング性を高めることができ、電子部品パッケージの生産効率を向上させることができる。
図４Ａに示すように、面取り部Ｐ１と半導体チップ２ａ、２ｂ、２ｃとの間の位置関係としては、面取り部Ｐ１に最近接の短辺方向に沿った１列目には半導体チップ２ａが配置されていることが認識され、その後は仮固定材１上における半導体チップの配置位置と同様の関係で面取り部Ｐと半導体チップ２ａ、２ｂ、２ｃとの間の位置関係を認識することができる。
［工程Ｃ２：封止体形成工程］
封止体形成工程では、上記封止樹脂シート１１に熱硬化処理を施して封止体１５を形成する（図４Ｂ参照）。封止樹脂シートの熱硬化処理の条件は、加熱温度として好ましくは１００℃から２００℃、より好ましくは１２０℃から１８０℃、加熱時間として好ましくは１０分から１８０分、より好ましくは３０分から１２０分の間、必要に応じて加圧しても良い。加圧の際は、好ましくは０．１ＭＰａから１０ＭＰａ、より好ましくは０．５ＭＰａから５ＭＰａを採用することができる。
［工程Ｄ：熱膨張性粘着剤層剥離工程］
熱膨張性粘着剤層剥離工程では、仮固定材１を加熱して熱膨張性粘着剤層１ａを熱膨張させることにより、熱膨張性粘着剤層１ａと封止体１５との間で剥離を行う（図５参照）。熱膨張性粘着剤層１ａ加熱して熱膨張させその粘着力を低下させることで、熱膨張性粘着剤層１ａと封止体１５との界面での剥離を容易に行うことができる。加熱処理時の加熱温度は、上述の熱膨張性粘着剤層中の発泡剤（熱膨張性微小球など）の発泡開始温度（熱膨張開始温度）以上であればよい。一般的な加熱処理条件としては、温度１００℃〜２５０℃で、１秒間〜９０秒間（ホットプレートなど）または５分間〜１５分間（熱風乾燥機など）である。
本工程では、半導体チップ２ａ、２ｂ、２ｃが露出した状態で、再配線形成工程に先だってプラズマ処理などにより研削体３６の表面をクリーニングしてもよい。
［工程Ｅ：再配線形成工程］
本実施形態ではさらに再配線形成工程を含むことが好ましい。再配線形成工程では、上記放射線硬化型粘着剤層１ａの剥離後、上記露出した半導体チップ２ａ、２ｂ、２ｃと接続する再配線１９を封止体１５上に形成する（図６参照）。
再配線の形成方法としては、例えば、露出している半導体チップ２ａ、２ｂ、２ｃ上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線１９を形成することができる。
かかる後に、再配線１９及び封止体１５上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
［工程Ｆ：バンプ形成工程］
次いで、形成した再配線１９上にバンプ１７を形成するバンピング加工を行ってもよい（図７参照）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。バンプの材質は特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。これにより、他の部材との電気的接続のための配線要素を形成した積層体１６を作製することができる。
［工程Ｇ：ダイシング工程］
最後に、積層体１６のダイシングを行ってもよい（図８参照）。これにより、チップ領域の外側に配線を引き出した電子部品単位での電子部品パッケージ１８を得ることができる。ダイシングは、通常、従来公知のダイシングシートにより上記封止体１５を固定した上で行う。切断箇所の位置合わせは直接照明又は間接照明を用いた画像認識により行ってもよい。積層体１６における半導体チップ２ａ、２ｂ、２ｃは、平面視で長辺方向及び短辺方向ともに線対称の位置で配置されているので、ダイシングの際に積層体１６が回転等しても半導体チップ２ａ、２ｂ、２ｃの配置位置を容易に認識することができる。
本工程では、例えば、ダイシングシートまで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。
なお、ダイシング工程に続いて積層体のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングシートを下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングシートを支持する内リングとを有している。このエキスパンド工程により、隣り合う電子パッケージ１８同士が接触して破損するのを防ぐことができる。
《第２実施形態》
第１実施形態では、封止樹脂シートに複数の方向付け形状部が設けられている例として、隣接する２箇所の角部に面取り部が設けられている形態を採用している。これに対し、第２実施形態では、図９に示すように、平面視形状が長方形の封止樹脂シート１１において、３箇所の角部に面取り部Ｐ１、Ｐ２、Ｐ３が設けられている。本実施形態に係る封止樹脂シート１１によっても、面取り部Ｐ１、Ｐ２、Ｐ３と半導体チップ２ａ、２ｂ、２ｃとの間の位置関係を把握しておくことにより、封止体における各半導体チップの配置位置の認識を好適に行うことができる。
《第３実施形態》
長方形の角部に面取り部を設け、面取り部が２箇所以上設けられる場合、少なくとも２箇所の面取り部は互いに異なる形状を有していることが好ましい。第３実施形態では、この態様について説明する。図１０に示す封止樹脂シート１１では、第１実施形態の電子部品パッケージの製造方法において用いられている封止樹脂シートと同様に、図中左上の角部に面取り部Ｐ１が設けられているとともに、その対角に位置する右下の角部に面取り部Ｐ１とは異なる面取り角度（図１０において、面取り部の斜辺と短辺とがなす角の角度）を有する面取り部Ｐ４が設けられている。これにより、封止体の姿勢が回転等により変化しても、変化前後での面取り部Ｐ１及びＰ４の見かけの位置は変化することになるので、この面取り部Ｐ１及びＰ４の位置変化に基づき各半導体チップ２ａ、２ｂ、２ｃの配置位置を認識することができる。
《他の実施形態》
第１実施形態では、被着体として仮固定材を用いているが、これに限定されず、半導体ウェハやプリント配線基板等を用いることができる。また、被着体として半導体ウェハやプリント配線基板等を用いる場合、これに搭載する電子部品としては第１実施形態で用いる半導体チップに限定されず、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ（表面弾性波））フィルタ、センサー、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等の中空構造を有する電子デバイス（中空型電子デバイス）；コンデンサ；抵抗；発光素子等を用いることができる。また、中空構造を有する電子デバイスの場合、封止対象によってはアンダーフィル材等を用いて中空部分を含まないよう中実封止してもよい。
第１実施形態では、方向付け形状部が凸部又は凹部の場合、その形状は２本の直線で形成されたＶ字状であるが、これに限定されず、Ｕ字状や半円状等、任意の形状を採用することができる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、部とあるのは、重量部を意味する。
［実施例１］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により、混練回転数を６００ｒｐｍとし、１２０℃で１０分間溶融混練し、続いてＴダイから押出しすることにより、厚さ２００μｍのシート状物を押出成形した。この成形物を平面視形状が２００ｍｍ×２２０ｍｍの長方形となるようにカットした。カットした成形物の角部の１つに対し、角部の頂点から５ｍｍ×５ｍｍの面取りを施すことにより図４Ａに示す形態の封止樹脂シートを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ３．４部
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃）） ３．６部
エラストマー：（三菱レーヨン社製、メタブレンＣ−１３２Ｅ） ２．３部
無機充填剤：球状溶融シリカ（電気化学工業社製、ＦＢ−９４５４ＦＣ）８７．９部
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−８０３） ０．５部
カーボンブラック（三菱化学（株）製、ＭＡ６００） ０．１部
難燃剤：（（株）伏見製薬所製、ＦＰ−１００） １．８部
硬化促進剤：イミダゾール系触媒（四国化成工業社製、２ＰＨＺ−ＰＷ） ０．４部
（仮固定材の準備）
厚さ４０μｍのＰＥＴフィルム上に熱発泡粘着フィルム（日東電工社製、製品名：リバアルファ（品番：Ｎｏ．３１９５Ｖ）、厚さ：１５８μｍ）を貼り合わせ、ここから平面視形状が２００ｍｍ×２２０ｍｍの長方形となるように切り出すことにより仮固定材を作製した。
（チップ配置位置の認識容易性の評価）
作製した仮固定材上に下記の仕様の半導体チップ１〜３を図３に示すように４行×８列の行列状に配置した。すなわち、最も左側の列を１列目とすると、１列目から３列目までに半導体チップ１、４列目から６列目までに半導体チップ２、及び７列目から８列目までに半導体チップ３を配置した。
＜半導体チップ１＞
半導体チップサイズ：７．３ｍｍ□（厚さ１５０μｍ）
バンプ材質：Ｃｕ ３０μｍ、Ｓｎ−Ａｇ １５μｍ厚み
バンプ数：５４４バンプ
バンプピッチ：５０μｍ
厚さ：１００μｍ
＜半導体チップ２＞
半導体チップサイズ：７．３ｍｍ□（厚さ１５０μｍ）
バンプ材質：Ｃｕ ３０μｍ、Ｓｎ−Ａｇ １５μｍ厚み
バンプ数：２７２バンプ
バンプピッチ：６０μｍ
厚さ：１００μｍ
＜半導体チップ３＞
半導体チップサイズ：７．３ｍｍ□（厚さ１５０μｍ）
バンプ材質：Ｃｕ ３０μｍ、Ｓｎ−Ａｇ １５μｍ厚み
バンプ数：２７２バンプ
バンプピッチ：５０μｍ
厚さ：１００μｍ
半導体チップを配置した仮固定材上に、方向付け形状部として図４Ａに示す面取り部Ｐ１を設けた封止樹脂シートを、以下に示す加熱加圧条件下にて真空プレスにより貼り付け、その後１５０℃で１時間加熱することにより封止樹脂シートを硬化させて封止体を作製した。
＜貼り付け条件＞
温度：９０℃
加圧力：４ＭＰａ
真空度：１．６ｋＰａ
プレス時間：３分
最後に封止体を半導体チップのブロックごとに切り分けるように下記の条件にてダイシングした。すなわち、封止体をダイシングテープ（商品名「Ｖ−８−Ｔ」、日東電工株式会社製）の粘着剤層上に貼り合わせた。次に、ダイシングラインを３列目と４列目との間、及び６列目と７列目との間に設け、このダイシングラインに沿ってダイシングした。ただし、配置工程時の配置を把握したままダイシング工程に移行しないように、ダイシング前に封止体を数回回転させてから仮固定材上に貼り合わせた。ダイシング後、１列目から３列目までの半導体チップ１のブロックと、４列目から６列目までの半導体チップ２のブロックと、７列目から８列目までの半導体チップ３のブロックの合計３つのブロックが得られるか否かを確認した（Ｎ＝５０）。目的の３つのブロックを１セットとしたブロックセット回収数及びその回収率を表１に示す。
＜ダイシング条件＞
ダイシング方法：ステップカット
ダイシング装置：ＤＩＳＣＯ ＤＦＤ６３６１（商品名、株式会社ディスコ製）
ダイシング速度：５０ｍｍ／ｓｅｃ
ダイシングブレード：Ｚ１；ディスコ社製「ＮＢＣ−ＺＨ２０３Ｏ−ＳＥ２７ＨＤＤ」
Ｚ２；ディスコ社製「ＮＢＣ−ＺＨ１０３Ｏ−ＳＥ２７ＨＢＢ」
ダイシングブレード回転数：Ｚ１；４０，０００ｒｐｍ、Ｚ２；４５，０００ｒｐｍ
ダイシングテープ切り込み深さ：２０μｍ
［比較例１］
実施例１において、面取り部を設けない封止樹脂シートを用いたこと以外は、実施例１と同様に配置位置の認識容易性の評価までを行った（Ｎ＝５０）。目的の３つのブロックを１セットとしたブロックセット回収数及びその回収率を表１に示す。
Figure 2015097233
実施例１では、目的の３つのブロックを１セットとしたブロックセットが１００％の割合で得られ、複数種の半導体チップを用いても所望の電子部品パッケージを作製可能であった。一方、比較例１では、目的の３つのブロックを１セットとしたブロックセットが２０％という低い割合で得られ、複数種の半導体チップの配置位置の認識が困難であることが分かった。これは、封止樹脂シートに方向付け形状部としての面取り部を設けなかったために、封止体の回転とともに配置した半導体チップの位置関係を誤認識し、図１１中の破線で示すように誤った位置にダイシングラインをとったためと考えられる。
本発明を上述の実施形態及びそれに含まれる実施例により適切かつ十分に説明したが、それらは本発明の精神及び範囲を逸脱することなく変更又は修飾することができる。
１ 被着体
２ａ、２ｂ、２ｃ 電子部品（半導体チップ）
１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ 封止樹脂シート
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ 方向付け形状部

Claims (7)

  1. 平面視した際の周縁部に方向付け形状部が少なくとも１箇所設けられている封止樹脂シート。
  2. 前記方向付け形状部が、凹部、凸部又は面取り部である請求項１に記載の封止樹脂シート。
  3. 平面視形状が長方形である請求項２に記載の封止樹脂シート。
  4. 前記長方形の角部に前記面取り部が設けられている請求項３に記載の封止樹脂シート。
  5. 前記面取り部が２箇所設けられており、
    前記面取り部は、隣接する角部に設けられている請求項４に記載の封止樹脂シート。
  6. 前記面取り部が２箇所以上設けられており、
    少なくとも２箇所の面取り部は互いに異なる形状を有している請求項４又は５に記載の封止樹脂シート。
  7. 被着体を準備する工程Ａ、
    前記被着体上に複数種の電子部品を配置する工程Ｂ、及び
    請求項１〜６のいずれか１項に記載の封止樹脂シートを前記被着体上に積層して前記電子部品を封止する工程Ｃ
    を含む電子部品パッケージの製造方法。
JP2013236883A 2013-11-15 2013-11-15 封止樹脂シート及び電子部品パッケージの製造方法 Pending JP2015097233A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013236883A JP2015097233A (ja) 2013-11-15 2013-11-15 封止樹脂シート及び電子部品パッケージの製造方法
PCT/JP2014/079326 WO2015072378A1 (ja) 2013-11-15 2014-11-05 封止樹脂シート及び電子部品パッケージの製造方法
TW103139289A TW201523815A (zh) 2013-11-15 2014-11-12 密封樹脂片及電子零件封裝之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013236883A JP2015097233A (ja) 2013-11-15 2013-11-15 封止樹脂シート及び電子部品パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2015097233A true JP2015097233A (ja) 2015-05-21

Family

ID=53057314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013236883A Pending JP2015097233A (ja) 2013-11-15 2013-11-15 封止樹脂シート及び電子部品パッケージの製造方法

Country Status (3)

Country Link
JP (1) JP2015097233A (ja)
TW (1) TW201523815A (ja)
WO (1) WO2015072378A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158152A (ja) * 2020-03-25 2021-10-07 株式会社村田製作所 伸縮性電子部品及び伸縮性電子部品実装基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
JPH11297799A (ja) * 1998-04-10 1999-10-29 Hitachi Cable Ltd ノッチ付き半導体基板
US7032191B2 (en) * 2004-02-27 2006-04-18 Rapid Bridge Llc Method and architecture for integrated circuit design and manufacture
JP5734624B2 (ja) * 2010-11-12 2015-06-17 新光電気工業株式会社 半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158152A (ja) * 2020-03-25 2021-10-07 株式会社村田製作所 伸縮性電子部品及び伸縮性電子部品実装基板
JP7443875B2 (ja) 2020-03-25 2024-03-06 株式会社村田製作所 伸縮性電子部品及び伸縮性電子部品実装基板

Also Published As

Publication number Publication date
WO2015072378A1 (ja) 2015-05-21
TW201523815A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
JP6484061B2 (ja) 電子部品パッケージの製造方法
KR101856557B1 (ko) 고열전도성 필름상 접착제용 조성물, 고열전도성 필름상 접착제, 및 그것을 사용한 반도체 패키지와 그 제조 방법
TWI616476B (zh) Thermosetting resin sheet and method of manufacturing electronic component package
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
WO2014188825A1 (ja) 電子部品装置の製造方法、積層シート、及び、電子部品装置
TW201532151A (zh) 半導體封裝之製造方法
TW201513195A (zh) 半導體封裝件之製造方法
TWI664076B (zh) 密封片、密封片之製造方法及電子零件封裝之製造方法
WO2014162951A1 (ja) 半導体装置の製造方法
WO2015060106A1 (ja) 半導体パッケージの製造方法
TW201513196A (zh) 半導體封裝件之製造方法
TWI624914B (zh) Resin sheet for electronic component sealing, resin sealed semiconductor device, and method for manufacturing resin sealed semiconductor device
WO2016080116A1 (ja) 半導体装置の製造方法
KR20170084016A (ko) 밀봉용 시트 및 반도체 장치
WO2015072378A1 (ja) 封止樹脂シート及び電子部品パッケージの製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
JP2015097232A (ja) 電子部品パッケージの製造方法
JP6677966B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015126131A (ja) 電子部品パッケージの製造方法
TWI827779B (zh) 切晶-黏晶一體型膜及半導體裝置的製造方法
US20240084172A1 (en) Adhesive composition, film adhesive, and semiconductor package using film adhesive and producing method thereof
WO2023048188A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
KR102561428B1 (ko) 열경화성 수지 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법