JP2013258234A - 光デバイスの加工方法 - Google Patents

光デバイスの加工方法 Download PDF

Info

Publication number
JP2013258234A
JP2013258234A JP2012132749A JP2012132749A JP2013258234A JP 2013258234 A JP2013258234 A JP 2013258234A JP 2012132749 A JP2012132749 A JP 2012132749A JP 2012132749 A JP2012132749 A JP 2012132749A JP 2013258234 A JP2013258234 A JP 2013258234A
Authority
JP
Japan
Prior art keywords
optical device
device wafer
dividing
groove
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012132749A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2012132749A priority Critical patent/JP2013258234A/ja
Priority to US13/909,333 priority patent/US8802463B2/en
Publication of JP2013258234A publication Critical patent/JP2013258234A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 更なる光の取り出し効率を向上可能な光デバイスの加工方法を提供することである。
【解決手段】 交差する複数の分割予定ラインで区画された表面の各領域に電極を含む光デバイスが形成された光デバイスウエーハから光デバイスを加工する光デバイスの加工方法であって、光デバイスウエーハの裏面から該分割予定ラインに沿って溝を形成するとともに光デバイスウエーハの表面側に僅かな残存部を形成する溝形成ステップと、該溝形成ステップを実施した後、光デバイスウエーハの裏面側から反射膜を被覆して少なくとも該溝の側面に反射膜を形成する反射膜形成ステップと、該反射膜形成ステップを実施した後、光デバイスウエーハの裏面を研削して仕上げ厚みへと光デバイスウエーハを薄化する研削ステップと、該研削ステップを実施した後、該分割予定ラインに沿って該残存部を分断して光デバイスウエーハを個々の光デバイスチップへと分割する分割ステップと、を備えたことを特徴とする。
【選択図】図8

Description

本発明は、光デバイスの加工方法に関する。
LED(Light Emitting Diode)、LD(Laser Diode)等の光デバイスは、結晶成長用基板上にエピタキシャル層(結晶層)を成長させ、更に格子状の分割予定ラインで区画された各領域に形成される。その後、例えば結晶成長用基板を分割予定ラインに沿って分割して個片化することで、個々の光デバイスが製造されている。
緑や青色の光を出射する発光層がInGaN系のチップでは、サファイアが結晶成長用基板に一般的に用いられ、このサファイア基板上に順次n型GaN半導体層、InGaN発光層、p型GaN半導体層をエピタキシャル成長させる。そして、n型GaN半導体層とp型GaN半導体層のそれぞれに外部取り出し用電極が形成されて光デバイスが形成される。
LED等の光デバイスにおいては、より高い輝度が求められており、光の取り出し効率の向上が要望されている。近年、特開平4−10670号公報に開示されるようなフリップチップ実装によって実装された光デバイスが広く市場に出回っている。
フリップチップ実装による光デバイスでは、発光層の光が外部に出る際に電極による遮蔽がないため、従来のワイヤーボンディングによる実装に比べて光の取り出し効率が向上する。
特開平4−10670号公報
フリップチップ実装されたLEDでは、ワイヤーボンディング実装に比べて発光効率が数十%高まるとされているが、更なる光の取り出し効率の向上が要望されている。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、更なる光の取り出し効率を向上可能な光デバイスの加工方法を提供することである。
本発明によると、交差する複数の分割予定ラインで区画された表面の各領域に電極を含む光デバイスが形成された光デバイスウエーハから光デバイスを加工する光デバイスの加工方法であって、光デバイスウエーハの裏面から該分割予定ラインに沿って溝を形成するとともに光デバイスウエーハの表面側に僅かな残存部を形成する溝形成ステップと、該溝形成ステップを実施した後、光デバイスウエーハの裏面側から反射膜を被覆して少なくとも該溝の側面に反射膜を形成する反射膜形成ステップと、該反射膜形成ステップを実施した後、光デバイスウエーハの裏面を研削して仕上げ厚みへと光デバイスウエーハを薄化する研削ステップと、該研削ステップを実施した後、該分割予定ラインに沿って該残存部を分断して光デバイスウエーハを個々の光デバイスチップへと分割する分割ステップと、を備えたことを特徴とする光デバイスの加工方法が提供される。
好ましくは、本発明の光デバイスの加工方法は、分割ステップを実施した後、個々の光デバイスチップを基板上にフリップチップ実装する実装ステップと、基板上にフリップチップ実装された光デバイスチップを封止材で封止する封止ステップとを更に備えている。
本発明の光デバイスの加工方法によると、光デバイスチップの側面の大半には反射膜が形成されるため、発光層からの光がチップ側面から出射することが防止される。また、裏面側は研削されるため、研削で形成された微小凹凸によってチップ内で全反射する光を減少させ光の取り出し効率を向上することができる。
光デバイスウエーハの表面側斜視図である。 光デバイスウエーハの縦断面図である。 溝形成ステップ実施後の光デバイスウエーハの縦断面図である。 反射膜形成ステップ実施後の光デバイスウエーハの縦断面図である。 研削ステップを示す斜視図である。 研削ステップ実施後の光デバイスウエーハの縦断面図である。 分割ステップ実施後の光デバイスウエーハの縦断面図である。 第1実施形態の加工方法により加工された後、基板上に実装され封止された光デバイスチップの縦断面図である。 第2実施形態の加工方法による封止ステップ実施後の光デバイスウエーハの縦断面図である。 第2実施形態の加工方法による分割ステップ実施後の光デバイスウエーハの縦断面図である。 第2実施形態の加工方法により加工された後、基板上に実装された光デバイスチップの縦断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、光デバイスウエーハ11の表面側斜視図が示されている。光デバイスウエーハ11は、サファイア基板13上に窒化ガリウム(GaN)等のエピタキシャル層(発光層)15が積層されて構成されている。光デバイスウエーハ11は、エピタキシャル層15が積層された表面11aと、サファイア基板13が露出した裏面11bとを有している。
エピタキシャル層15にLED等の複数の光デバイス19が格子状の分割予定ライン(ストリート)17によって区画されて形成されている。図2に示すように、各光デバイス9には一対の電極21,23が形成されている。
本発明の光デバイスの加工方法では、まず、図3に示すように、光デバイスウエーハ11の裏面11bから分割予定ライン17に沿って溝27を形成するとともに、光デバイスウエーハ11の表面11a側に僅かな残存部25を形成する溝形成ステップを実施する。
この溝27の形成はサファイア基板13に対して吸収性を有する波長(例えば355nm)のレーザービームを光デバイスウエーハ11の裏面11b側から照射して、アブレーション加工により分割予定ライン17に沿って表面11a側に僅かな残存部25を残す深さの溝27を形成するのが好ましい。代替実施形態として、溝27を切削ブレードによる切削により形成してもよい。
僅かな残存部25とは、例えば0μmよりは大きく100μm以下の範囲内である。より好ましくは、10μm以上50μm以下の範囲である。即ち、ハンドリング時に破損しない厚みであって、できるだけ溝を深く形成できる厚みに残存部25を設定するのが好ましい。
溝形成ステップ実施後、図4に示すように、蒸着等により例えばアルミニウム(Al)等からなる反射膜29を光デバイスウエーハ11の裏面11b上及び溝27内に形成する反射膜形成ステップを実施する。この反射膜形成ステップを実施すると、溝27の側面にも反射膜29が形成される。
次いで、光デバイスウエーハ11の表面11aに表面保護テープ31を貼着してから、図5に示すように、表面保護テープ31側を研削装置のチャックテーブル24で吸引保持し、研削ユニット26により光デバイスウエーハ11の裏面11bを研削する研削ステップを実施する。
研削ユニット26は、回転駆動されるスピンドル28と、スピンドル28の先端に固定されたホイールマウント30と、ホイールマウント30に複数のねじ34により着脱可能に装着された研削ホイール32とを含んでいる。
研削ホイール32は、環状基台36の自由端部に複数の研削砥石38が固着されて構成されている。研削砥石38は、例えば粒度の粗いダイアモンド砥粒をビトリファイドボンド等で固めて形成されている。
この研削ステップでは、チャックテーブル24を矢印a方向に例えば300rpmで回転しつつ、研削ホイール32をチャックテーブル24と同一方向に、即ち矢印b方向に例えば1000rpmで回転させるとともに、図示しない研削ユニット送り機構を作動して研削砥石38を光デバイスウエーハ11の裏面11bに露出したサファイア基板13に接触させる。
そして、研削ホイール32を所定の研削送り速度で下方に所定量研削送りして、サファイア基板13の研削を実施する。接触式の厚み測定ゲージでサファイア基板13の厚みを測定しながら、サファイア基板13を所定の厚みに研削する。
研削ステップで使用した研削砥石38は粒度の粗い砥粒を含んだ粗研削砥石であるため、図6に示すように、光デバイスウエーハ11の裏面(研削面)11bには微小な凹凸35が形成される。
次いで、本発明の加工方法の第1実施形態では、図7に示すように、残存部25に分割溝40を形成して、光デバイスウエーハ11を個々の光デバイスチップ33に分割する分割ステップを実施する。
この分割ステップは、例えば、サファイア基板13に対して吸収性を有する波長(例えば355nm)のレーザービームを溝27に沿って照射して、アブレーション加工により実施する。代替実施形態として、分割溝40を切削ブレードによる切削により形成してもよい。
更に他の実施形態として、光デバイスウエーハ11に外力を付与して、溝27を分割起点に光デバイスウエーハ11を個々の光デバイスチップ33に分割するようにしてもよい。
次いで、表面保護テープ31を光デバイスウエーハ11の表面から剥離した後、図8に示すように、光デバイスチップ33を半田39を介して基板の電極41,43にフリップチップ実装し、更に光デバイスチップ33をポエポキシ樹脂等の透明樹脂からなる封止材37で封止する。
このように封止材37で封止された光デバイスチップ33は、光デバイスチップ33の側面の大半に反射膜29が形成されているため、発光層からの光がチップ33の側面から出射することが防止される。また、裏面側が粗研削されているため、研削で形成された微小凹凸35によってチップ33内で全反射する光を減少させ光の取り出し効率を向上できる。
次に、図9乃至図11を参照して、本発明第2実施形態の光デバイスの加工方法について説明する。本実施形態の加工方法では、溝形成ステップ、反射膜形成ステップ及び研削ステップは図3乃至図6を参照して説明した第1実施形態と同様である。
第2実施形態の加工方法では、研削ステップ実施後、図9に示すように、光デバイスウエーハ11の裏面11bをエポキシ樹脂等の透明樹脂からなる封止材37で被覆する封止ステップを実施する。
封止ステップ実施後、好ましくはサファイア基板13に対して吸収性を有する波長(例えば355nm)のレーザービームを封止材37側から照射して、アブレーション加工により分割予定ライン17に沿って分割溝42を形成して、光デバイスウエーハ11を個々のデバイスチップ33に分割する。
代替実施形態として、分割溝40を切削ブレードによる切削により形成してもよい。他の実施形態として、サファイア基板13に対して吸収性を有する波長(例えば355nm)のレーザービームを封止材37側から照射して、アブレーション加工により分割予定ライン17に沿ってレーザー加工溝を形成し、次いで光デバイスウエーハ11に外力を付与して、レーザー加工溝を分割起点に光デバイスウエーハ11を個々の光デバイスチップ33に分割するようにしてもよい。
更に他の実施形態として、サファイア基板に対して透過性を有する波長(例えば1064nm)のレーザービームの集光点をサファイア基板13の内部に設定し、封止材37側からレーザービームを照射して、サファイア基板13の内部に改質層を形成し、次いで光デバイスウエーハ11に外力を付与して、この改質層を分割起点に光デバイスウエーハ11を個々の光デバイスチップ33に分割するようにしてもよい。
次いで、表面保護テープ31を光デバイスウエーハ11の表面11aから剥離した後、図11に示すように、光デバイスチップ33を半田39を介して基板の電極41,43にフリップチップ実装する。
本実施形態の光デバイスチップ33では、光デバイスチップ33が透明な封止材37で封止されているとともに、光デバイスチップ33の側面の大半に反射膜29が形成されているため、発光層からの光がチップ33の側面から出射することが防止される。また、裏面側が粗研削されているため、研削で形成された微小凹凸35によってチップ33内で全反射する光を減少させ光の取り出し効率を向上できる。
11 光デバイスウエーハ
13 サファイア基板
15 エピタキシャル層(発光層)
17 分割予定ライン
19 光デバイス
21,23 電極
25 残存部
27 溝
29 反射膜
31 表面保護テープ
32 研削ホイール
33 光デバイスチップ
35 微小凹凸
38 研削砥石
37 封止材
40,42 分割溝

Claims (3)

  1. 交差する複数の分割予定ラインで区画された表面の各領域に電極を含む光デバイスが形成された光デバイスウエーハから光デバイスを加工する光デバイスの加工方法であって、
    光デバイスウエーハの裏面から該分割予定ラインに沿って溝を形成するとともに光デバイスウエーハの表面側に僅かな残存部を形成する溝形成ステップと、
    該溝形成ステップを実施した後、光デバイスウエーハの裏面側から反射膜を被覆して少なくとも該溝の側面に反射膜を形成する反射膜形成ステップと、
    該反射膜形成ステップを実施した後、光デバイスウエーハの裏面を研削して仕上げ厚みへと光デバイスウエーハを薄化する研削ステップと、
    該研削ステップを実施した後、該分割予定ラインに沿って該残存部を分断して光デバイスウエーハを個々の光デバイスチップへと分割する分割ステップと、
    を備えたことを特徴とする光デバイスの加工方法。
  2. 前記分割ステップを実施した後、個々の光デバイスチップを基板上にフリップチップ実装する実装ステップと、
    該基板上に実装された該光デバイスチップを封止材で封止する封止ステップと、
    を更に備えた請求項1記載の光デバイスの加工方法。
  3. 前記研削ステップを実施した後、前記分割ステップを実施する前に光デバイスウエーハの裏面を封止材で被覆する封止ステップと、
    前記分割ステップを実施した後、個々の光デバイスチップを基板上にフリップチップ実装する実装ステップと、
    を備える請求項1記載の光デバイスの加工方法。
JP2012132749A 2012-06-12 2012-06-12 光デバイスの加工方法 Pending JP2013258234A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012132749A JP2013258234A (ja) 2012-06-12 2012-06-12 光デバイスの加工方法
US13/909,333 US8802463B2 (en) 2012-06-12 2013-06-04 Optical device processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012132749A JP2013258234A (ja) 2012-06-12 2012-06-12 光デバイスの加工方法

Publications (1)

Publication Number Publication Date
JP2013258234A true JP2013258234A (ja) 2013-12-26

Family

ID=49715591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012132749A Pending JP2013258234A (ja) 2012-06-12 2012-06-12 光デバイスの加工方法

Country Status (2)

Country Link
US (1) US8802463B2 (ja)
JP (1) JP2013258234A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076694A (ja) * 2014-10-02 2016-05-12 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR101798752B1 (ko) * 2015-02-27 2017-11-16 가부시기가이샤 디스코 웨이퍼 분할 방법
JP2018515920A (ja) * 2015-05-13 2018-06-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品を製造する方法および表面実装用オプトエレクトロニクス部品
KR20200018271A (ko) * 2018-08-10 2020-02-19 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9266220B2 (en) 2011-12-30 2016-02-23 Saint-Gobain Abrasives, Inc. Abrasive articles and method of forming same
JP6025410B2 (ja) * 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
EP3213354B1 (en) 2014-10-27 2020-06-17 Lumileds Holding B.V. Directional light emitting arrangement and a method of producing the same
CN106410022B (zh) * 2015-07-31 2019-01-01 佛山市国星光电股份有限公司 一种led封装器件的制造方法及led封装器件
CN105842611B (zh) * 2016-03-31 2018-11-30 工业和信息化部电子第五研究所 倒装芯片检测样品的制备方法
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ledチップおよびled装置
JP2004055816A (ja) * 2002-07-19 2004-02-19 Sanyo Electric Co Ltd 窒化物化合物半導体発光素子及びその製造方法
JP2008198845A (ja) * 2007-02-14 2008-08-28 Showa Denko Kk 化合物半導体素子の製造方法および化合物半導体素子
JP2008205229A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体発光装置および製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2922977B2 (ja) 1990-04-27 1999-07-26 豊田合成株式会社 発光ダイオード
JP2002076023A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置
DE10148227B4 (de) 2001-09-28 2015-03-05 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US7157297B2 (en) 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
US7432119B2 (en) 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
JP5126875B2 (ja) 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
US7985971B2 (en) * 2007-02-16 2011-07-26 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Method of producing thin semiconductor structures
GB0722054D0 (en) 2007-11-09 2007-12-19 Photonstar Led Ltd LED with enhanced light extraction
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101014155B1 (ko) * 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI422064B (zh) * 2010-05-21 2014-01-01 Lextar Electronics Corp 發光二極體晶片及其製作方法
US8497146B2 (en) 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ledチップおよびled装置
JP2004055816A (ja) * 2002-07-19 2004-02-19 Sanyo Electric Co Ltd 窒化物化合物半導体発光素子及びその製造方法
JP2008198845A (ja) * 2007-02-14 2008-08-28 Showa Denko Kk 化合物半導体素子の製造方法および化合物半導体素子
JP2008205229A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体発光素子、半導体発光装置および製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076694A (ja) * 2014-10-02 2016-05-12 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR101798752B1 (ko) * 2015-02-27 2017-11-16 가부시기가이샤 디스코 웨이퍼 분할 방법
US10032669B2 (en) 2015-02-27 2018-07-24 Disco Corporation Wafer dividing method
JP2018515920A (ja) * 2015-05-13 2018-06-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品を製造する方法および表面実装用オプトエレクトロニクス部品
US10490707B2 (en) 2015-05-13 2019-11-26 Osram Opto Semiconductors Gmbh Method of producing optoelectronic components and surface-mounted optoelectronic component
KR20200018271A (ko) * 2018-08-10 2020-02-19 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법
JP2020027872A (ja) * 2018-08-10 2020-02-20 株式会社ディスコ 光デバイスウェーハの加工方法
JP7098238B2 (ja) 2018-08-10 2022-07-11 株式会社ディスコ 光デバイスウェーハの加工方法
KR102693080B1 (ko) 2018-08-10 2024-08-08 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법

Also Published As

Publication number Publication date
US8802463B2 (en) 2014-08-12
US20130330855A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP2013258234A (ja) 光デバイスの加工方法
JP6029338B2 (ja) 光デバイスの加工方法
JP6025410B2 (ja) 光デバイスの加工方法
JP2018181998A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018182165A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018181875A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129343A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018026383A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018029110A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
TWI772341B (zh) 發光二極體晶片的製造方法及發光二極體晶片
JP2017220478A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018181997A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018182001A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018181877A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129341A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018148095A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018113386A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018181876A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129344A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186165A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018116966A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129342A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018182000A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018113384A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129348A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220