CN105842611B - 倒装芯片检测样品的制备方法 - Google Patents

Abstract

本发明涉及一种倒装芯片检测样品的制备方法，属于电子元器件检测技术领域。该方法包括以下步骤：前处理：以有机溶剂浸泡待检测倒装芯片封装集成电路，再将该封装外壳撬开，露出倒装芯片背面；固定：用热熔蜡将上述倒装芯片封装集成电路固定于夹具上；研磨：对暴露出的倒装芯片背面进行研磨减薄，并监测倒装芯片封装集成电路基板面至倒装芯片背面的距离，研磨至芯片厚度为预设厚度时，停止研磨，即得倒装芯片检测样品。该方法能够将倒装芯片根据需要减薄到合适的厚度，以满足背面缺陷定位时红外、近红外光穿透硅芯片的厚度要求，并且同时保证电路的管脚完好不受损，即电性能良好，确保了背面光发射缺陷探测时需施加电压偏置的要求。

Description

倒装芯片检测样品的制备方法

技术领域

本发明涉及电子元器件检测技术领域，特别是涉及一种倒装芯片检测样品的制备方法。

背景技术

倒装芯片封装易于实现芯片的高密度、高性能和小型化封装，成为近年来多功能及高I/O引脚封装(如CPU、DSP、FPGA等高端器件)的最佳选择而被广泛应用。

利用光发射显微分析等探测技术，从芯片正面探测芯片级缺陷(如超薄栅氧化层击穿、软击穿、热载流子效应、闩锁效应、雪崩击穿、结漏电流、氧化层缺陷等)是检测集成电路芯片级缺陷的常用做法。但是，倒装芯片封装集成电路芯片正面朝下，无法直接用光发射显微分析法进行芯片中缺陷的探测定位。需改为采用背面光发射显微技术进行探测，在对背面进行探测中，最关键的一步就是将硅衬底减薄至红外、近红外光可穿透的合适的厚度范围内，才能实现从芯片背面对芯片级缺陷的定位。然而，光发射探测技术需要在电路管脚上加上电压偏置复现失效现象。因此，对倒装封装集成电路中的芯片进行减薄的同时，需要保持电路的管脚不受损，才能对其施加电偏置进行后续的分析。

但是，目前常规的处理方法均不适用于对倒装封装集成电路中的芯片减薄后进行光发射显微分析。例如：传统的化学腐蚀法，如采用30％HCL或30％H₂SO₄，能够去除芯片外围的塑料封装材料，但无法对硅芯片进行刻蚀，无法使其减薄，无法达到将硅衬底减薄至合适的厚度范围。而传统的机械研磨方法，采用的是先以环氧树脂固封集成电路，再以砂纸研磨的方式对芯片进行研磨、减薄的方法。该法只能对整个平面进行研磨减薄，无法监测减薄过程中的真实芯片厚度，而且减薄之后的集成电路的所有管脚均被环氧树脂包封住，影响了光发射显微分析时的电偏置施加，无法顺利进行缺陷探测。针对硅晶圆的减薄方法，还有采用硅片自旋转磨削，即单晶片旋转，垂直向下进刀磨削的方式或者磨轮切割的方式进行硅晶圆的减薄。但该方法并不考虑电路的电性能问题，并不适合于倒装芯片封装集成电路中的倒装芯片的减薄。

因此，现有的方法，无论是化学的、机械研磨的、磨轮切割的，均无法满足倒装芯片封装集成电路中芯片减薄后用于进行背面缺陷定位的要求。

为了解决倒装芯片封装集成电路背面缺陷定位难的问题，需要一种针对该类型封装结构特点的芯片减薄法，以弥补传统化学腐蚀法或机械研磨法的不足，为此类型封装失效器件顺利进行背面缺陷定位分析提供良好的样品。

发明内容

基于此，有必要针对上述问题，提供一种倒装芯片检测样品的制备方法，采用该方法，能够将倒装芯片根据需要减薄到合适的厚度，以满足背面缺陷定位时红外、近红外光穿透硅芯片的厚度要求，并且同时保证电路的管脚完好不受损，即电性能良好，确保了背面光发射缺陷探测时需施加电压偏置的要求。

一种倒装芯片检测样品的制备方法，包括以下步骤：

前处理：以有机溶剂浸泡待检测倒装芯片封装集成电路，使粘结封装外壳的粘结胶软化或溶解，再将该封装外壳撬开，露出通过焊球固定于倒装芯片封装集成电路基板面上的倒装芯片背面；

固定：以倒装芯片背面朝外的方式，用热熔蜡将上述倒装芯片封装集成电路固定于夹具上；

研磨：对暴露出的倒装芯片背面进行研磨减薄，并监测倒装芯片封装集成电路基板面至倒装芯片背面的距离，将该距离扣除焊球的高度，即为芯片厚度，研磨至芯片厚度为预设厚度时，停止研磨，即得倒装芯片检测样品。

上述倒装芯片检测样品的制备方法，先将封装外壳撬走，可以将倒装封装集成电路倒装芯片背面的封装材料(金属或塑料盖板等)、芯片粘接剂(散热膏)统统去除，暴露倒装芯片背面和电路的管脚，在不影响电路管脚的前提下，通过实时监控芯片厚度，将倒装芯片根据需要减薄到合适的厚度，以满足背面缺陷定位时红外、近红外光穿透硅芯片的厚度要求，为此类型封装失效器件顺利进行背面缺陷定位分析提供了良好的样品，解决了倒装芯片封装集成电路背面缺陷定位难的问题。

在其中一个实施例中，在所述固定和研磨步骤之间，还包括厚度测量步骤，该厚度测量步骤为：测量倒装芯片封装集成电路基板面至倒装芯片背面的初始距离，得到倒装芯片的初始厚度。通过获得倒装芯片的初始厚度，与研磨过程中测量得到的芯片厚度相比较，能够方便的获知并监控研磨进度，有助于提高减薄厚度的可控性。

在其中一个实施例中，所述研磨步骤中，依次包括粗磨、细磨、抛光工序，

所述粗磨工序中，以粒径为25μm-35μm的金刚石研磨倒装芯片背面；

所述细磨工序中，以粒径为10μm-20μm的金刚石研磨倒装芯片背面；

所述抛光工序中，先以粒径为4μm-8μm的金刚石悬浮液和抛光布抛光倒装芯片背面，再以粒径为0.5μm-2μm的金刚石悬浮液和植绒布抛光倒装芯片背面，将所述倒装芯片在研磨减薄过程中产生的划痕和/或毛刺去除，使经研磨减薄后的倒装芯片背面平整光滑，即得。

通过粗磨、细磨、抛光多步骤相结合的方法，可以将倒装芯片根据需要减薄到合适的厚度，提高减薄过程的可控性。并且，还可有效的调整抛光平面、防止划痕和/或毛刺为后续分析带来聚焦的难度。

在其中一个实施例中，所述粗磨工序中，研磨至芯片厚度为150μm-250μm；所述细磨工序中，研磨至芯片厚度为100μm-110μm。以上述工艺条件进行研磨，既能提高研磨效率，又充分考虑到最减薄过程的可控性，为最终得到利于进行光发射显微分析的样品提供保障。

在其中一个实施例中，所述研磨步骤中，所述预设厚度为倒装芯片检测时直接用光发射显微分析所需厚度。具体厚度可根据实际分析情况调整。

在其中一个实施例中，所述焊球的高度通过以下方法获取：

通过该类型待检测倒装芯片封装集成电路的设计方案，获知所述焊球的高度；或者，另取相同类型的待检测倒装芯片封装集成电路，进行截面分析，测量得到所述焊球的高度；或者，预设所述焊球的高度为80μm-100μm。可以理解的，如能直接通过设计方案或截面分析得到所述焊球的准确高度，能够更好的控制减薄过程，将倒装芯片减薄至最适宜的厚度。但如难以获得焊球的确定高度，本发明人通过大量的实践后总结得到，焊球凸点的典型值范围为80μm-100μm，将该典型值作为预设值使用，同样能够将倒装芯片的厚度减薄至适宜范围，便于后序分析测定用。

在其中一个实施例中，所述研磨步骤中，监测倒装芯片背面多点的芯片厚度，若各点的芯片厚度不一致，调整夹具水平度，使后续研磨保持倒装芯片表面平整。通过上述方式，能够提高研磨后芯片表面的均匀性，以消除分析时聚焦的难度。

在其中一个实施例中，所述固定步骤中，以装配水平压力器，将所述倒装芯片封装集成电路平整的固定于所述夹具上。通过上述方式固定倒装芯片封装集成电路，能够提供水平度均一的平整研磨表面，提高最终获得倒装芯片检测样品的可测试性，为测试分析结果的准确性和稳定性提供了先决条件。

在其中一个实施例中，所述固定步骤中，若所述倒装芯片封装集成电路为倒装芯片针栅阵列封装形式集成电路，先在该倒装芯片针栅阵列封装形式集成电路的管脚空隙加入阻隔块，再通过该阻隔块与所述夹具接触固定。通过上述方式，可以避免样品管脚与样品夹具台面接触不够紧密的情况发生，以阻隔块起到支撑倒装芯片针栅阵列封装形式集成电路的作用。可以理解的，如使用了阻隔块进行支撑，则所述固定步骤中所用的热熔蜡需足够厚，以保护样品的焊球及提高粘接性。

在其中一个实施例中，所述前处理步骤中，所述有机溶剂选自：甲醇、乙醇、和丙酮中的至少一种。上述有机溶剂具有软化粘结胶效果好且方便实用的优点。

与现有技术相比，本发明具有以下有益效果：

本发明的一种倒装芯片检测样品的制备方法，将封装外壳撬走后，通过实时监控芯片厚度，将倒装芯片根据需要减薄到合适的厚度，以满足背面缺陷定位时红外、近红外光穿透硅芯片的厚度要求，并且同时保证电路的管脚完好不受损，即电性能良好，确保了背面光发射缺陷探测时需施加电压偏置的要求。可实现倒装芯片封装集成电路中芯片背面缺陷的定位，缩小故障范围，为最终失效机理的确认指明方向，对提高电路的使用可靠性有重要的意义。

并且，该方法还对各具体的工艺流程进行了优化筛选，提高了倒装芯片减薄过程的可控性，进一步提高了该方法的可操作性和稳定性。

附图说明

图1为实施例1中一种倒装芯片检测样品制备方法的工艺流程图。

图2为实施例2中倒装芯片针栅阵列封装形式集成电路的固定示意图。

其中：1.倒装芯片针栅阵列封装形式集成电路；2.阻隔块；3.夹具。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

一种倒装芯片检测样品的制备方法，包括以下步骤：

一、前处理。

以有机溶剂浸泡待检测倒装芯片封装集成电路，使粘结封装外壳的粘结胶软化或溶解，再将该封装外壳撬开，露出通过焊球固定于倒装芯片封装集成电路基板面上的倒装芯片背面。

可以理解的，所用的有机溶剂仅需能够达到软化/溶解粘结胶即可，但是，如选用甲醇、乙醇、和丙酮中的至少一种作为软化用的有机溶剂，具有软化粘结胶效果好且方便实用的优点。

二、固定。

以倒装芯片背面朝外的方式，用热熔蜡将上述倒装芯片封装集成电路固定于夹具上。

可以理解的，可采用本领域技术人员知晓的多种方式固定，但是，以装配水平压力器，将所述倒装芯片封装集成电路平整得固定于所述夹具上。能够提供水平度均一的平整研磨表面，提高最终获得倒装芯片检测样品的可测试性，为测试分析结果的准确性和稳定性提供了先决条件。

在一些情况下，若所述倒装芯片封装集成电路为倒装芯片针栅阵列封装形式集成电路，先在该倒装芯片针栅阵列封装形式集成电路的管脚空隙加入阻隔块，再通过该阻隔块与所述夹具接触固定。通过上述方式，可以避免样品管脚与样品夹具台面接触不够紧密的情况发生，以阻隔块起到支撑倒装芯片针栅阵列封装形式集成电路的作用。并且，可以理解的，如使用了阻隔块进行支撑，则所述固定步骤中所用的热熔蜡需足够厚，以保护样品的焊球及提高粘接性。

三、研磨。

对暴露出的倒装芯片背面进行研磨减薄，并监测倒装芯片封装集成电路基板面至倒装芯片背面的距离，将该距离扣除焊球的高度，即为芯片厚度，研磨至芯片厚度为预设厚度时，停止研磨，即得倒装芯片检测样品。

上述研磨步骤中，由于可以实时监控芯片厚度，能够将倒装芯片根据需要减薄到合适的厚度，以满足背面缺陷定位时红外、近红外光穿透硅芯片的厚度要求，并且同时保证电路的管脚完好不受损，即电性能良好，确保了背面光发射缺陷探测时需施加电压偏置的要求。

为了能够方便的获知并监控研磨进度，在所述固定和研磨步骤之间，还包括厚度测量步骤，该厚度测量步骤为：测量倒装芯片封装集成电路基板面至倒装芯片背面的初始距离，得到倒装芯片的初始厚度。可以理解的，在实际工作中，也可不需要获知初始厚度，仅保证最终研磨得到芯片厚度达到预定要求即可。但是，通过获得倒装芯片的初始厚度，与研磨过程中测量得到的芯片厚度相比较，能够方便的获知并监控研磨进度，有助于提高减薄厚度的可控性。

对于上述焊球的高度，可通过以下多种方式得到：1、通过该类型待检测倒装芯片封装集成电路的设计方案，获知所述焊球的高度；2、另取相同类型的待检测倒装芯片封装集成电路，进行截面分析，测量得到所述焊球的高度；3、预设所述焊球的高度为80μm-100μm。可以理解的，如能以第1和2种方式能得到所述焊球的准确高度，可以更好的控制减薄过程，将倒装芯片减薄至最适宜的厚度。但如难以获得焊球的确定高度，也可通过第3种方式，将焊球凸点典型值(80μm-100μm)作为预设值使用，同样能够将倒装芯片的厚度减薄至适宜范围，便于后序分析测定用。

并且，为了进一步提高减薄过程的可控性，还可通过粗磨、细磨、抛光多步骤相结合的方法进行减薄。即在所述研磨步骤中，进行细分，依次包括粗磨、细磨、抛光工序。

所述粗磨工序中，以粒径为25μm-35μm的金刚石研磨倒装芯片背面，优选研磨至芯片厚度为150μm-250μm。

所述细磨工序中，以粒径为10μm-20μm的金刚石研磨倒装芯片背面，优选研磨至芯片厚度为100μm-110μm。

所述抛光工序中，先以粒径为4μm-8μm的金刚石悬浮液和抛光布抛光倒装芯片背面，再以粒径为0.5μm-2μm的金刚石悬浮液和植绒布抛光倒装芯片背面，将所述倒装芯片在研磨减薄过程中产生的划痕和/或毛刺去除，使经研磨减薄后的倒装芯片背面平整光滑，即得。

上述预设厚度为倒装芯片检测时直接用光发射显微分析所需厚度，通常即为100μm-110μm，实际工作中，具体厚度可根据实际分析情况调整。

容易理解的，为了达到更佳的研磨效果，在整个研磨步骤中，还应监测倒装芯片背面多点的芯片厚度，若各点的芯片厚度不一致，调整夹具水平度，使后续研磨保持倒装芯片表面平整。

实施例1

一种倒装芯片检测样品的制备方法，其流程如图1所示，包括以下步骤：

一、前处理。

以酒精或丙酮浸泡待检测倒装芯片封装集成电路，使粘结封装外壳的粘结胶软化或溶解，再用刀片将该封装外壳(包括塑封、金属等外壳及芯片粘接材料)撬开，露出通过焊球固定于倒装芯片封装集成电路基板面上的倒装芯片背面。

二、固定。

以倒装芯片背面朝外的方式，用热熔蜡将上述倒装芯片封装集成电路固定于研磨抛光夹具上。因热熔蜡受热会流动，冷却时可能造成器件表面的不平整，在本实施例中，利用装配水平压力器(厂家：Allied，型号：120-30020)进行整体压平来确保芯片在夹具台面上的平整度。

三、研磨。

1、厚度测量。

利用数字指示测量系统(厂家：Allied，型号：120-30010)测量倒装芯片封装集成电路基板面至倒装芯片背面的初始距离，将该距离扣除焊球的高度，得到倒装芯片的初始厚度(一般为700μm-900μm厚)。

上述焊球的高度可通过以下方式得到：1、通过该类型待检测倒装芯片封装集成电路的设计方案，获知所述焊球的高度；2、另取相同类型的待检测倒装芯片封装集成电路，进行截面分析，测量得到所述焊球的高度；3、预设所述焊球的高度为80μm-100μm。

2、粗磨。

以粒径为30μm的金刚石研磨倒装芯片背面，将倒装芯片减薄至约200μm。此时，以数字指示测量系统直接测量得到的距离约为300μm。

3、细磨。

以粒径为15μm的金刚石研磨倒装芯片背面，将倒装芯片减薄至约100μm-105μm，该厚度在红外、近红外光可穿透的合适的厚度范围内。此时，以数字指示测量系统直接测量得到的距离约为200μm。

4、抛光。

先以粒径为6μm的金刚石悬浮液和抛光布(厂家：Allied，型号：Kempad)抛光倒装芯片背面约60秒-90秒，再以粒径为1μm的金刚石悬浮液和植绒布(厂家：Allied，型号：RedFinal C)抛光倒装芯片背面，将所述倒装芯片在研磨减薄过程中产生的划痕和/或毛刺去除，使经研磨减薄后的倒装芯片背面平整光滑，并防止减薄后的芯片表面氧化，即得。

在上述步骤2-4过程中，需监测倒装芯片背面多点的芯片厚度，若各点的芯片厚度不一致，应及时调整夹具水平度，使后续研磨保持倒装芯片表面平整。并且，当监测到芯片减薄到合适的厚度要求时应停止减薄及抛光。

四、将上述得到的倒装芯片检测样品从夹具中卸下，进行后续分析。

实施例2

一种倒装芯片检测样品的制备方法，与实施例1中的方法基本相同，不同之处在于“二、固定”步骤中。

二、固定。

以倒装芯片背面朝外的方式，用热熔蜡将上述倒装芯片封装集成电路固定于夹具上。

由于本实施例中的倒装芯片封装集成电路为倒装芯片针栅阵列封装形式集成电路，如图2所示，先在该倒装芯片针栅阵列封装形式集成电路1的管脚空隙加入阻隔块2，再通过该阻隔块2与所述夹具3接触固定。

并且，在本实施例中，应提高热熔蜡的使用量，使其足够厚，以保护样品的焊球及提高粘接性。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种倒装芯片检测样品的制备方法，其特征在于，包括以下步骤：

前处理：以有机溶剂浸泡待检测倒装芯片封装集成电路，使粘结封装外壳的粘结胶软化或溶解，再将该封装外壳撬开，露出通过焊球固定于倒装芯片封装集成电路基板面上的倒装芯片背面；

固定：以倒装芯片背面朝外的方式，用热熔蜡将上述倒装芯片封装集成电路固定于夹具上；

研磨：对暴露出的倒装芯片背面进行研磨减薄，并监测倒装芯片封装集成电路基板面至倒装芯片背面的距离，将该距离扣除焊球的高度，即为芯片厚度，研磨至芯片厚度为预设厚度时，停止研磨，即得倒装芯片检测样品。

2.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，在所述固定和研磨步骤之间，还包括厚度测量步骤，该厚度测量步骤为：测量倒装芯片封装集成电路基板面至倒装芯片背面的初始距离，得到倒装芯片的初始厚度。

3.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述研磨步骤中，依次包括粗磨、细磨、抛光工序，

所述粗磨工序中，以粒径为25μm-35μm的金刚石研磨倒装芯片背面；

所述细磨工序中，以粒径为10μm-20μm的金刚石研磨倒装芯片背面；

所述抛光工序中，先以粒径为4μm-8μm的金刚石悬浮液和抛光布抛光倒装芯片背面，再以粒径为0.5μm-2μm的金刚石悬浮液和植绒布抛光倒装芯片背面，将所述倒装芯片在研磨减薄过程中产生的划痕和/或毛刺去除，使经研磨减薄后的倒装芯片背面平整光滑，即得研磨减薄后的倒装芯片。

4.根据权利要求3所述的倒装芯片检测样品的制备方法，其特征在于，所述粗磨工序中，研磨至芯片厚度为150μm-250μm；所述细磨工序中，研磨至芯片厚度为100μm-110μm。

5.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述研磨步骤中，所述预设厚度为倒装芯片检测时直接用光发射显微分析所需厚度。

6.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述焊球的高度通过以下方法获取：

通过封装集成电路类型与待检测倒装芯片封装集成电路类型相同的倒装芯片封装集成电路的设计方案，获知所述焊球的高度；或者

另取相同类型的待检测倒装芯片封装集成电路，进行截面分析，测量得到所述焊球的高度；

或者

预设所述焊球的高度为80μm-100μm。

7.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述研磨步骤中，监测倒装芯片背面多点的芯片厚度，若各点的芯片厚度不一致，调整夹具水平度，使后续研磨保持倒装芯片表面平整。

8.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述固定步骤中，以装配水平压力器，将所述倒装芯片封装集成电路平整的固定于所述夹具上。

9.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述固定步骤中，若所述倒装芯片封装集成电路为倒装芯片针栅阵列封装形式集成电路，先在该倒装芯片针栅阵列封装形式集成电路的管脚空隙加入阻隔块，再通过该阻隔块与所述夹具接触固定。

10.根据权利要求1所述的倒装芯片检测样品的制备方法，其特征在于，所述前处理步骤中，所述有机溶剂选自：甲醇、乙醇、和丙酮中的至少一种。