CN100561695C - 芯片与承载器的接合方法 - Google Patents
芯片与承载器的接合方法 Download PDFInfo
- Publication number
- CN100561695C CN100561695C CNB2007100018927A CN200710001892A CN100561695C CN 100561695 C CN100561695 C CN 100561695C CN B2007100018927 A CNB2007100018927 A CN B2007100018927A CN 200710001892 A CN200710001892 A CN 200710001892A CN 100561695 C CN100561695 C CN 100561695C
- Authority
- CN
- China
- Prior art keywords
- carrier
- chip
- joint method
- glue
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 6
- 238000007731 hot pressing Methods 0.000 claims description 6
- 238000006116 polymerization reaction Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000007711 solidification Methods 0.000 description 6
- 230000008023 solidification Effects 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开了一种芯片与承载器的接合方法。提供一晶圆，且此晶圆具有多个接垫与分别配置于接垫上的多个凸块。在晶圆上形成一具有两阶特性的胶层，以包覆凸块。将此具有两阶特性的胶层预固化成一部分固化的B阶胶层。对于晶圆进行一切割制程，以形成多个芯片。提供一承载器，而此承载器包括一基板与配置于基板上的多个接点。经由一接合制程，接合承载器的接点与芯片的凸块。此种芯片与承载器的接合方法可防止芯片的接垫之间或凸块之间附着杂质，因此可具有较高的制程良率。
Description
技术领域
本发明是有关于一种接合方法，且特别是有关于一种芯片与承载器的接合方法。
背景技术
近年来，随着半导体制程技术的不断成熟与发展，各种高效能的电子产品不断推陈出新，而集成电路(Integrated Circuit，IC)元件的集成度(integration)也不断提高。在集成电路元件的封装制程中，集成电路封装(IC packaging)扮演着相当重要的角色，而集成电路封装型态可大致区分为打线接合封装(wirebonding packaging，WB packaging)、贴带自动接合封装(tape automatic bondingpackaging，TAB packaging)与覆晶接合封装(flip chip packaging，FC packaging)等型式，且每种封装形式均具有其特殊性与应用领域。
对于贴带自动接合封装与覆晶接合封装技术而言，两技术所采用的芯片均具有凸块，以便于电性连接至一承载器(carrier)。然而，芯片上的接垫与接垫之间常有杂质附着，甚至导致接垫间产生电性短路。此外，此承载器与芯片之间通常需额外的保护，以免两者电性断路。
发明内容
有鉴于此，本发明提供一种芯片与承载器的接合方法，以增加芯片的凸块与承载器的接点之间的接合可靠度。
本发明提出一种芯片与承载器的接合方法，其包括下列步骤。首先，提供一晶圆，且此晶圆具有多个接垫与分别配置于接垫上的多个凸块。在晶圆上形成一具有两阶特性的胶层，以包覆凸块。将此具有两阶特性的胶层预固化(pre-cure)成一部分固化(partially cured)的B阶胶层。对于晶圆以及覆盖于该晶圆上的B阶胶层同时进行一切割制程，以形成多个芯片。提供一承载器，而此承载器包括一基板与配置于基板上的多个接点。经由一接合制程，接合承载器的接点与芯片的凸块。
在本发明一实施例中，在提供承载器之后，芯片与承载器的接合方法还包括在接点上形成一锡层或一镍金层。
在本发明一实施例中，在形成锡层之后，芯片与承载器的接合方法还包括在锡层上形成一铟层。
在本发明一实施例中，在形成具有两阶特性的胶层之前，芯片与承载器的接合方法还包括在凸块上形成一铟层。
在本发明一实施例中，接合制程包括热压合制程或超音波压合制程。
在本发明一实施例中，基板为硬质基板，且接合制程为回焊制程(reflowprocess)。
在本发明一实施例中，在接合制程之后，芯片与承载器的接合方法还可包括一固化制程。
在本发明一实施例中，固化制程包括紫外光固化制程或热固化制程。
在本发明一实施例中，接点包括接垫(pad)或引脚(lead)。
本发明提出一种芯片与承载器的接合方法，其包括下列步骤。首先，提供一晶圆，且此晶圆具有多个接垫与分别配置于接垫上的多个凸块。在晶圆上形成一具有两阶特性的胶层，以包覆凸块。将此具有两阶特性的胶层预固化(pre-cure)成一部份固化(partially cured)的B阶胶层。对于晶圆以及覆盖于该晶圆上的B阶胶层同时进行一切割制程，以形成多个芯片。提供一承载器，而此承载器包括一软性基板与配置于基板上的多个引脚。经由一接合制程，接合承载器的引脚与芯片的凸块。
在本发明一实施例中，在提供承载器之后，芯片与承载器的接合方法还包括在引脚上形成一锡层或一镍金层。
在本发明一实施例中，在形成锡层之后，芯片与承载器的接合方法还包括在锡层上形成一铟层。
在本发明一实施例中，在形成具有两阶特性的胶层之前，芯片与承载器的接合方法还包括在凸块上形成一铟层。
在本发明一实施例中，接合制程包括热压合制程或超音波压合制程。
在本发明一实施例中，在接合制程之后，芯片与承载器的接合方法还可包括一固化制程。
在本发明一实施例中，固化制程包括紫外光固化制程或热固化制程。
基于上述，由于本发明在晶圆切割制程之前，在晶圆上形成一具有两阶特性的胶层，并将此具有两阶特性的胶层预固化成一部份固化的B阶胶层，因此芯片上便不易附着杂质，以降低两相邻接垫之间或凸块之间因此杂质而产生电性短路的可能性。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。
附图说明
图1A至图1C是依照本发明第一实施例的一种芯片与承载器的接合方法的剖面图。
图2A至图2C是依照本发明第二实施例的一种芯片与承载器的接合方法的剖面图。
图3A至图3C是依照本发明第三实施例的一种芯片与承载器的接合方法的剖面图。
图4A至图4C是依照本发明第四实施例的一种芯片与承载器的接合方法的剖面图。
图5A至图5C是依照本发明第五实施例的一种芯片与承载器的接合方法的剖面图。
图6A至图6C是依照本发明第六实施例的一种芯片与承载器的接合方法的剖面图。
具体实施方式
第一实施例
图1A至图1C是依照本发明第一实施例的一种芯片与承载器的接合方法的剖面图。请参考图1A，本实施例的芯片与承载器的接合方法包括下列步骤。首先，提供一晶圆10，且此晶圆10具有多个接垫120与分别配置于接垫上的多个凸块130。凸块130可以是金凸块、锡料凸块或结线凸块，其中结线凸块乃是由打线接合技术所形成。在本实施例中，凸块130为金凸块。
请继续参考图1A，在晶圆10上形成一具有两阶特性的胶层140a，以包覆凸块130，其中形成此具有两阶特性的胶层140a的方法包括旋转涂布制程或印刷制程。更详细而言，此胶层140a于A阶时为液态，以便于涂布在晶圆10上，于B阶时为部分固化的半固态，而于C阶时则为完全固化的固态。然后，此具有两阶特性的胶层140a被预固化成为一部份固化的B阶胶层140b(如图1B所示)。
请参考图1A与图1B，对于晶圆10进行一切割制程，以形成多个芯片110。然后，提供一承载器200，且此承载器200包括一基板210与配置于基板210上的多个接点220。在本实施例中，基板210为软性基板，且接点220可以是引脚或接垫。换言之，此种承载器200可以是软性印刷电路板(flexible printed circuitboard)或卷带(tape/film)。再者，为了提高接点220与凸块130之间的接合强度，在接点220上也可以形成一锡层230或一镍金层。
请参考图1B与图1C，经由一接合制程S100，接合承载器200的接点220与芯片110的凸块130。在本实施例中，接合制程S100为热压合制程。至此，承载器200与芯片110之间已经完成接合。然而，为了节省制程时间，较佳地，也可以在接合制程S100之后进行一固化制程，以加快胶层完全固化成C阶胶层140c的速度。此外，此固化制程可以是紫外光固化制程、热固化制程或其他可以固化B阶胶层140b的方法。
由于在晶圆10上先形成一部分固化的B阶胶层140b，因此在切割制程后，芯片110上便不易附着杂质。此外，完全固化的C阶胶层140c也可以保护芯片110的凸块130与承载器200的接点220之间的电性连接。换言之，相较于现有技术，本实施例省去形成封胶(molding)的制程。
第二实施例
图2A至图2C是依照本发明第二实施例的一种芯片与承载器的接合方法的剖面图。请参考图2A，本实施例与第一实施例相似，其不同之处在于：在形成具有两阶特性的胶层140a之前，在凸块130上先形成一铟层150。
请参考图2B与2C，在接点220上形成一锡层230。然后，经由一接合制程S100，接合承载器200的接点220与芯片110的凸块130。在本实施例中，接合制程S100为热压合制程。至此，承载器200与芯片110之间已经完成接合。然而，为了节省制程时间，较佳地，也可以在接合制程S100之后进行一固化制程，以加快胶层完全固化成C阶胶层140c的速度。
第三实施例
图3A至图3C是依照本发明第三实施例的一种芯片与承载器的接合方法的剖面图。请参考图3A，图3A与图1A所绘示的内容相同。
请参考图3B，本实施例与第一实施例相似，其不同之处在于：在锡层230上形成一铟层240。
请参考图3B与图3C，然后，进行接合制程S100，以接合承载器200的接点220与芯片110的凸块130。此外，为了节省制程时间，较佳地，也可在接合制程S100之后进行一固化制程，以加快胶层完全固化成C阶胶层140c的速度。
第四实施例
图4A至图4C是依照本发明第四实施例的一种芯片与承载器的接合方法的剖面图。请参考图4A，图4A与图1A所绘示的内容相同。
请参考图4B，提供一承载器300，此承载器300包括基板310与配置于基板310上的多个接点320。在本实施例中，基板310可以是软性基板或硬质基板。换言之，此种承载器300可以是软性印刷电路板、卷带或封装基板(packagesubstrate)。此外，接点320可以是引脚或接垫，而接点320的材质可以是铜。同样地，为了提高接点320与凸块130之间的接合强度，在接点320上也可以形成一锡层330或一镍金层。
请参考图4B与图4C，然后，进行接合制程S200，以接合承载器300的接点320与芯片110的凸块130。在本实施例中，接合制程S200为超音波压合制程。至此，承载器300与芯片110之间已经完成接合。此外，当基板310为硬质基板，且接合制程S200也可以是回焊制程。同样地，为了节省制程时间，较佳地，也可在接合制程S200之后进行一固化制程，以加快胶层完全固化成C阶胶层140c的速度。此外，此固化制程可以是紫外光固化制程、热固化制程或其他可以固化B阶胶层140b的方法。
第五实施例
图5A至图5C是依照本发明第五实施例的一种芯片与承载器的接合方法的剖面图。请参考图5A，图5A与图4A所绘示的内容相同。
请参考图5B，本实施例与第四实施例相似，其不同之处在于：在锡层330上形成一铟层340。
请参考图5B与图5C，然后，进行接合制程S200，以接合承载器300的接点320与芯片110的凸块130。此外，为了节省制程时间，较佳地，也可在接合制程S200之后进行一固化制程，以加快胶层完全固化成C阶胶层140c的速度。
第六实施例
图6A至图6C是依照本发明第六实施例的一种芯片与承载器的接合方法的剖面图。请参考图6A，本实施例与第二实施例相似，其不同之处在于：在形成具有两阶特性的胶层140a之前，在凸块130上先形成一铟层150。
请参考图6B与6C，在接点320上形成一锡层330。然后，经由一接合制程S200，接合承载器300的接点320与芯片110的凸块130。此外，为了节省制程时间，较佳地，也可在接合制程S200之后进行一固化制程，以加快胶层完全固化成C阶胶层140c的速度。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。
Claims (16)
1.一种芯片与承载器的接合方法，包括：
提供一晶圆，该晶圆具有多个接垫与分别配置于该些接垫上的多个凸块；
在该晶圆上形成一具有两阶特性的胶层，以包覆该些凸块；
将该具有两阶特性的胶层预固化成一部份固化的B阶胶层；
对于该晶圆以及覆盖于该晶圆上的B阶胶层同时进行一切割制程，以形成多个芯片；
提供一承载器，该承载器包括一基板与配置于该基板上的多个接点；以及
经由一接合制程，接合该承载器的该些接点与该芯片的该些凸块。
2.如权利要求1所述的芯片与承载器的接合方法，其特征在于，在提供该承载器之后，还包括在该些接点上形成一锡层或一镍金层。
3.如权利要求2所述的芯片与承载器的接合方法，其特征在于，在形成该锡层之后，还包括在该锡层上形成一铟层。
4.如权利要求2所述的芯片与承载器的接合方法，其特征在于，在形成该具有两阶特性的胶层之前，还包括在该些凸块上形成一铟层。
5.如权利要求1所述的芯片与承载器的接合方法，其特征在于，该接合制程包括热压合制程或超音波压合制程。
6.如权利要求1所述的芯片与承载器的接合方法，其特征在于，该基板为硬质基板，且该接合制程为回焊制程。
7.如权利要求1所述的芯片与承载器的接合方法，其特征在于，在该接合制程之后，还包括一固化制程。
8.如权利要求7所述的芯片与承载器的接合方法，其特征在于，该固化制程包括紫外光固化制程或热固化制程。
9.如权利要求1所述的芯片与承载器的接合方法，其特征在于，该些接点包括接垫或引脚。
10.一种芯片与承载器的接合方法，包括：
提供一晶圆，该晶圆具有多个接垫与分别配置于该些接垫上的多个凸块；
在该晶圆上形成一具有两阶特性的胶层，以包覆该些凸块；
将该具有两阶特性的胶层预固化成一部份固化的B阶胶层；
对于该晶圆以及覆盖于该晶圆上的B阶胶层同时进行一切割制程，以形成多个芯片；
提供一承载器，该承载器包括一软性基板与配置于该基板上的多个引脚；以及
经由一接合制程，接合该承载器的该些引脚与该芯片的该些凸块。
11.如权利要求10所述的芯片与承载器的接合方法，其特征在于，在提供该承载器之后，还包括在该些引脚上形成一锡层或一镍金层。
12.如权利要求11所述的芯片与承载器的接合方法，其特征在于，在形成该锡层之后，还包括在该锡层上形成一铟层。
13.如权利要求11所述的芯片与承载器的接合方法，其特征在于，在形成该具有两阶特性的胶层之前，还包括在该些凸块上形成一铟层。
14.如权利要求10所述的芯片与承载器的接合方法，其特征在于，该接合制程包括热压合制程或超音波压合制程。
15.如权利要求10所述的芯片与承载器的接合方法，其特征在于，在该接合制程之后，还包括一固化制程。
16.如权利要求15所述的芯片与承载器的接合方法，其特征在于，该固化制程包括紫外光固化制程或热固化制程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100018927A CN100561695C (zh) | 2007-02-06 | 2007-02-06 | 芯片与承载器的接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100018927A CN100561695C (zh) | 2007-02-06 | 2007-02-06 | 芯片与承载器的接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101241862A CN101241862A (zh) | 2008-08-13 |
| CN100561695C true CN100561695C (zh) | 2009-11-18 |
Family
ID=39933245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100018927A Expired - Fee Related CN100561695C (zh) | 2007-02-06 | 2007-02-06 | 芯片与承载器的接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561695C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112551480A (zh) * | 2020-11-17 | 2021-03-26 | 瑞声新能源发展(常州)有限公司科教城分公司 | Mems传感器的制作方法 |
-
2007
- 2007-02-06 CN CNB2007100018927A patent/CN100561695C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101241862A (zh) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030189262A1 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2023165871A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
| KR100800475B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| CN1106689C (zh) | 半导体封装引线去边方法 | |
| WO2012171320A1 (zh) | 一种新的接触式智能卡的封装方法 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| CN100561695C (zh) | 芯片与承载器的接合方法 | |
| CN101000899A (zh) | 晶片封装结构 | |
| KR20080086178A (ko) | 스택 패키지 제조 방법 | |
| KR20080074468A (ko) | 초음파를 이용한 반도체 칩의 표면실장방법 | |
| CN101005057A (zh) | 芯片封装结构及其打线接合制程 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| CN104347557A (zh) | 半导体封装件及其的制造方法 | |
| CN104347547A (zh) | 半导体封装件及其的制造方法 | |
| US9385097B2 (en) | Bump-on-trace methods and structures in packaging | |
| CN107195554A (zh) | 一种晶圆封装方法 | |
| CN104347532B (zh) | 半导体封装件及其制造方法 | |
| CN105072826A (zh) | 印刷电路板及其制造方法、制造半导体封装件的方法 | |
| KR100411812B1 (ko) | 반도체패키지의 제조 방법 | |
| CN101661926B (zh) | 芯片封装 | |
| JP4286640B2 (ja) | 半導体装置およびその製造方法 | |
| CN101661927A (zh) | 芯片封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20200206 |