JPH07503102A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH07503102A
JPH07503102A JP5512651A JP51265193A JPH07503102A JP H07503102 A JPH07503102 A JP H07503102A JP 5512651 A JP5512651 A JP 5512651A JP 51265193 A JP51265193 A JP 51265193A JP H07503102 A JPH07503102 A JP H07503102A
Authority
JP
Japan
Prior art keywords
bonded
base
lid
package
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5512651A
Other languages
English (en)
Inventor
テンプル,ビクター アルバート キース
Original Assignee
ハリス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハリス・コーポレーション filed Critical ハリス・コーポレーション
Publication of JPH07503102A publication Critical patent/JPH07503102A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12033Gunn diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体装置及びその製造方法 発明の背景 この発明は半導体装置及びそのパッケージに関し、特に当該装置の製造方法に関 する。
この発明は、それに限定されないまでも、特に米国特許第5,028,987号 に示されているタイプの半導体装置に関し、その主題は本明細書に引用される。
この特許には、平らな上面を有する側壁を備えたカップ状のベースを有するパッ ケージか開示されている。ベースの内側底面には、半導体チップが半田付けされ 、その半導体チップの上面にターミナルリードが接続された状態で延びている。
このパッケージは、ベースの側壁の上面に半田付けされた平坦な蓋を備えている 。
チップターミナルリードは蓋を貫通した穴を通って下側に延び、その穴の側面に 半田付けされる。このパッケージの中にチップか密封される。
上述したパッケージの欠点の一つは、蓋をベースに半田付けする際に、望ましく ない不純物かパッケージ中に残存し、装置自体を不良にする可能性があることで ある。
発明の概要 半導体装置は、カップ状のベースを存するパ・ンケーンを備え、そのベースは底 壁と、上端に横方向外側に延びる金属フランジを有する円形の側壁を備えている 。
フランツはベースの上部周辺全体に渡って延びている。パッケージの蓋は、セラ ミック等でできたプレート状の部を才を備え、その部材の外縁には横方向外側に 延び、ベースフランジと重なり合う金属フランジが形成されている。双方のフラ ンジかパッケージから外側に延びているため、抵抗溶接電極のような接続部材の 間に容易に挟み込むことかでき、パッケージの組立工程において半田付けなしに これらのフランジを接続することができる。
本発明の1つの実施例においては、蓋には貫通穴か形成され、その穴は蓋の下面 に接着された金属ホイル(Hoil)て密閉される。完成されたパッケージにお いては、金属ホイルはパッケージ中のチップの上面の電極に重なった状態でボン ディングされる。電極へのホイルのポンディング工程において、蓋の上面に下方 向の圧力か加えられ、ホイルか電極に対して押し付けられる。フレキシブルなフ ランジか横方向に延びているため、パッケージ自体もダメージ無く屈曲できる。
本発明の他の実施例においては、蓋には貫通穴か形成され、中空のチューブがそ の貫通穴に密封状態でフィツトするように延びている。パッケージ中のチップに は、チューブ中に密封状態でボンディングされたターミナルリードが備えられて いる。
ここに開示されているのは、半導体基板表面へのターミナルリードのホンディン グにおける応力(歪)を除去する新規な方法である。
図面の簡単な説明 図1は、上述した米国特許第5,028,987号に示された装置に類似した従 来の半導体装置の断面図である。
図2は、本発明の半導体装置の断面図である。
図3は、図2に示した装置の平面図であり、基板表面にボンディングされたター ミナルリードの1つを示すために蓋の一部をきり割いて示しである。
図4は及び図5は、本発明の他の2つの実施例の断面図である。
図6は、図1の蓋を露出させたのに類似した基板表面の一部の拡大図であり、2 つの基板電極か示されている。
実施例の説明 図1は、従来の半導体デバイス】0を示し、この半導体装置は、銅製等の金属カ ップ状ベース16を有するパッケージI4中に密封された半導体チップ12と、 セラミック、アルミナ等のプレーI・状の蓋18とを備えている。銅製の薄いホ イル20か、蓋の外縁24に沿って当該蓋の内表面22にボンディングされ、そ の蓋はホイル20と横方向にベース16の周辺に延びたフランジ26との間の半 田ジヨイントによってベースにボンディングされる。デバイスのターミナルリー ド28は通常エル前型に成形され、水平部分30はチップ12の表面部分にボン ディングされ、垂直部分32は穴34を通ってセラミック蓋18まで延びている 。
このリードの垂直部分32は、穴34の周辺で蓋にあらかじめボンディングされ た銅ホイル36や、リード部分32に半田付けされた金属層等によって、蓋に密 閉状態でシールされる。
上述したように、この種の装置の1つの問題は、蓋18をベース16に半田付け する際に、半田付けによって発生する不純物がパッケージ内に残存することにあ る。残存した不純物によって装置自体か不良になってしまうことがある。
図2及び図3には本発明に係る装置40が示され、これによってトラップされた 不純物による問題か大幅に改善される。この装置40は、蓋44のセラミック部 分42かベースフランジ26に重なっていないことを除けば、デバイスlOにに ている。むしろ、セラミック部分42にボンディングされた銅ホイル48がエツ ジ52の下に延び、ベースフランジ26に重なっている。
重ねられたフランジ26と48は完全に溶接可能な状態になっており、従って、 これらのフランジは半田付けによらず、容易に溶接的にボンディングできる。こ の場合、溶接的とは、超音波ボンディング、熱圧縮ボンディング、熱音波ボンデ ィング、拡散ボンディング、冷溶接、抵抗溶接、レーザー溶接、スポット溶接、 直接ホント銅、及び電子ビーム溶接、電気アーク溶接やガストーチ溶接を含む他 の類似のボンディング方法を意味する。抵抗及びスポット溶接を用いる場合には 、ニッケル鉄合金を比較的高い抵抗で銅ホイルの間に介在材料として挿入する必 要かある。ここで望ましいのは、純銅を純銅に容易にボンディングできる熱圧縮 である。レーザー及び超音波ボンディングは、両方とも特別な場合に使用される 。
装置40の蓋44かベース16に半田によらずボンディングされているため、従 来の半田(コけに起因する不純物の残存という問題点は完全に解消される。
重ねられた状態で配置されたフランジを使用した本発明の他の実施例が図4に示 されている。
これらの図において、装置56は図2及び図3に示した装置40に基本的には類 似している。しかしながら、装置40の垂直方向のターミナルリード28に代え て、例えば銅製の金属ホイル58か、半導体チップまたは基板I2の導電エリア 60に直接ボンディングされる。金属ホイル58は蓋64のセラミック部分42 の内面の底部分にボンディングされ、蓋62を貫通した穴を密封する。ホイル5 8の基板表面エリア60へのボンディングにおいては、絶対ではないまでも、好 ましくは、拡散ボンディング、熱圧縮ボンディング、金・アルミニウム反応ボン ディング等の半田付けによらない方法でボンディングされる。金・アルミニウム 反応ボンディングにおいては、金薄膜が銅ホイル58の底に配置か顛基板の導電 表面エリア(電極)60は、アルミニウムの層か、もしくは、アルミニウム薄膜 に覆われたドープト多結晶シリコン等の導電材料によって構成される。
本発明の実施例に係る装置56の組立工程においては、半導体基板I2をベース 16の底壁68に半田付けし、半田の残りを除去した後、あらかしめボンディン グされた異なるホイル48と58を有する蓋64を、各ホイル58か対応する基 板電極60に位置決めされ、蓋フランジ48がベースフランジ26に重なるよう に配置される。その後、ベースと蓋の周辺フランジ26.48を各々互いにボン ディングし、蓋ホイル58を基板電極60にボンディングする。好ましくは、例 えばアルミニウム・全反応または拡散ボンディングのような同一のボンディング を全ての必要なボンディング箇所に適用し、また、全てのボンディング工程(必 要であれば、基板12とベース16との半田付けによらないボンディングを含む )を同時に実施する。
図4に示されているように、蓋セラミック部分42のエツジ52はベースフラン ジ26から内構方向に間隔を開けて配置され、蓋ホイル48がフレキシブル(例 えば、厚さ0.1mm、エツジ52から下方向に1.Omm延びた状態)である ため、蓋64とベース16とか相対的に移動可能となる。これは製造工程におい て非常に大きな利点である、というのは、ボンディング工程において、パッケー ジか種々の表面に対して正確に接続されるのに必要なだけ、破損の心配なく屈曲 するからである。更に、正確な表面接触か得られるようにパッケージか柔軟であ るかために、組立パーツの空間的許容範囲か大きくなる。
上述した蓋64のベースI6へのボンディングと、これと同時に行われる蓋ホイ ル58の基板電極60へのボンディングの間、基板は蓋とベースの間にきつく挟 まれる。従って、このボンディング工程では、パッケージの上下面へのボンディ ング圧力は装置56自体にダメージを与えることはない。
装置56のパッケージか完成した後、ターミナルリード(図示せず)は蓋の穴3 4に挿入可能となり、その穴に敷かれたホイル58の露出面にボンディングされ る。ホイルの底面が直接基板表面にボンディングされるため、ボンディング圧力 かかかり得る。また、パッケージか密閉されているため、パッケージの内側を汚 すことなく熱り−ドをホイルに半田付けてきる。
これに代えて、ターミナルリードを使用せず、実際の使用時に、装置穴を貫通し てホイルに接続された突出リードを存する回路基板に装置56を実装しても良い 。
この装置56の他の利点としては、基板I2かベース底壁68と蓋64の間に挟 まれホンディングされているため、装置からの放熱経路が2通り形成されること かある。1つの経路は普通にベース16の底を伝わる経路てあり、他の経路は、 この種のタイプの装置においてはあまり周知でなく、蓋を伝わる経路である。こ れら2つの放熱経路の利点を更に活用するために、必要があれば、装置56を上 下のヒートシンクの間にきつく挟み込ませるような構造としても良い。
図5に示された装置70は図2及び図3に示した装置40に類似しているか、各 穴34の内壁にボンディングされた、銅等の中空チューブ72(1つのみを示す )を含んでいる。装置70の異なるターミナルリード28は、チューブ72の中 を通って延び、各リートは各チューブの内壁にボンディングされる。好ましくは 、これらのリードはチューブの中にある程度余裕をもってフィツトし、チューブ の壁をリードに対して絞り込むことによって容易にボンディングされ、互いに溶 接される。これらのリードはチューブの壁に半田付けしても良い。チューブとり 一トとをきつくはめ込み、また半田接続部と装置の下エツジとの間のり一トの表 面部分をあらかしめ酸化させることにより、半田かパッケージ中にウィッキング (wicking)するのを防ぐ。周知のように、一般に半田は酸化面を濡らす ことはない。一実施例においては、ターミナルリートが銅てあり、半田か90% の鉛と10%のすすからなる。
また、図5の破線に示されているようにチューブ70は閉上端74を備えても良 い。
図6は半導体基板12の平面図を示し、この基板は当該基板の導電面領域(を極 )60に接続されたターミナルリート28を備えている。隣接した表面領域60 も図示されているが、通常そこにボンディングされたリードは説明上ここには示 されていない。
基板12の導電領域60は通常長方形を成し、一方の縁82にスロット80を備 えている。導電領域60は、ニッケルのような半田塗れする素材から形成されて いる。スロット80は、二酸化シリコンのような半田塗れしない基板12の表面 部分に配置されこれを露出する。半田としては、90%の鉛と10%のすすの成 分の物を使用可能である。
ターミナルリート28は、ベース部分30と垂直部分32とを備えている(図2 参照)。このベース部分30は導電領域60に半田付けされ、ベース部分は通常 導電領域に対応する形状を存し、一端86にスロット84を備えている。ターミ ナルリードの垂直部分32は、スロット84の下側の縁においてベース部分30 と接続される。
ターミナルリートベース部分30は、導電領域60のスロット80かベース部分 30のスロット84よりも深いことを除いて、基礎になる導電領域60の周囲の 中にフィツトする。これにより、ベース部分30中のスロット84の底縁全体か 直接導電領域に形成されのではなく、一部分かスロット80を通して露出した基 礎となる二酸化シリコン表面の上に形成される。その半田は二酸化シリコンと接 着しないため、垂直部分32のベース部分への接着領域を含むベース部分の領域 は基板表面にはボンディングされない。これにより、垂直及びベース部分の間か 非常にフレキシブルな状態となり、回路基板に当該装置をマウントする際に生し 易いリートと基板の接続不良か改善される。ターミナルリードの選択的なホンデ ィングにより、上述した米国特許15.028,987号の図4に示されたター ミナルリードの屈曲に比べ、歪か除去される。
FIG、 i PRIORART F/63 補正帯の翻訳文提出帯(特許法第184条の8)平成6年7月19唾廚

Claims (5)

    【特許請求の範囲】
  1. 1.パッケージとその中に配置された半導体基板を備えた半導体装置において、 前記パッケージはカップ伏ベースを備え、当該ベースは、底壁と、外側に向かっ て前記ベースの周囲に横方向外側に延びる金属フランジ中で終わる上端を有する 側壁とを有し、 前記パッケージは、更に、セミック等でできたプレート伏の部材と、前記部材の エッジにボンディングされ、そこから横方向外側に向かって延び、当該部材の周 囲をを完全に覆うように形成され金属ホイルとを有する蓋を備え前記金属ホイル は前記フランジに重なり合い、前記蓋をベースに対して密封状態でシーリングす るように前記ホイルとフランジが半田付けなしにボンディングされている。
  2. 2.前記請求項1記載の装置において、前記プレート上の部材がそれを貫通する 穴(アパーチャー)を有し、当該穴は前記部材の内面中に開口部(オープニング )を有し、前記内面にボンディングされ前記穴の開口部に延びてそれをシールす る金属ホイルを備えている。
  3. 3.前記請求項2記載の装置がターミナルリードを備え、当該リードは前記パッ ケージの外側から前記穴に向かって延び、前記開口部を通してホイルと電気的に 接続される。
  4. 4.前記請求項1記載の装置において、前記プレート上部材が前記パッケージ中 に形成された開口部と、前記穴の中に延びる中空チューブと、前記チューブの中 に延びる前記基板の表面部分に接続され、それの壁部分にボンディングされたタ ーミナルリードとを備え、 前記チューブの壁部分の外側面が前記チューブの壁とボンディングされている。
  5. 5.半田塗れしない素材を含む表面部分を有する半導体基板と、前記基板表面上 に露出され、半田塗れする素材の導電領域と、ターミナルリードとを備え、 前記ターミナルリードが、前記導電領域のエッジから下に延び、前記半田塗れし ない材料の上に形成されたセグメントを除いて当該導電領域と半田付けされるベ ース部分と、前記セグメントにおいて前記ベース部分と接続される垂直部分とを 備えた半導体装置。
JP5512651A 1992-01-21 1993-01-19 半導体装置及びその製造方法 Pending JPH07503102A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/823,343 US5248901A (en) 1992-01-21 1992-01-21 Semiconductor devices and methods of assembly thereof
US823,343 1992-01-21
PCT/US1993/000315 WO1993014517A1 (en) 1992-01-21 1993-01-19 Semiconductor devices and methods of assembly thereof

Publications (1)

Publication Number Publication Date
JPH07503102A true JPH07503102A (ja) 1995-03-30

Family

ID=25238495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5512651A Pending JPH07503102A (ja) 1992-01-21 1993-01-19 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US5248901A (ja)
EP (1) EP0623241B1 (ja)
JP (1) JPH07503102A (ja)
AT (1) ATE171564T1 (ja)
CA (1) CA2127890A1 (ja)
DE (1) DE69321216T2 (ja)
WO (1) WO1993014517A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE166493T1 (de) * 1992-01-27 1998-06-15 Harris Corp Halbleitervorrichtung mit einem halbleitersubstrat und einer keramischen scheibe als decke
US5366932A (en) * 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US5446316A (en) * 1994-01-06 1995-08-29 Harris Corporation Hermetic package for a high power semiconductor device
US5473193A (en) * 1994-01-06 1995-12-05 Harris Corporation Package for parallel subelement semiconductor devices
JPH07221590A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
CA2251650A1 (en) * 1996-04-10 1997-10-16 Diacrin, Inc. Method for providing pathogen-free porcine tissue suitable for human transplantation
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6157076A (en) * 1997-06-30 2000-12-05 Intersil Corporation Hermetic thin pack semiconductor device
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
US7692211B1 (en) 2001-07-03 2010-04-06 Silicon Power Corporation Super GTO-based power blocks
US6663294B2 (en) 2001-08-29 2003-12-16 Silicon Bandwidth, Inc. Optoelectronic packaging assembly
US6603193B2 (en) 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
US6847115B2 (en) 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
US7135768B2 (en) * 2001-09-06 2006-11-14 Silicon Bandwidth Inc. Hermetic seal
JP3960156B2 (ja) * 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1250005B (ja) * 1961-02-06 1967-09-14
GB1100697A (en) * 1965-11-22 1968-01-24 Matsushita Electronics Corp Alternator semiconductor diode and rectifying circuit assembly
US3576474A (en) * 1968-02-23 1971-04-27 Gen Motors Corp Passivated power rectifier
US3723836A (en) * 1972-03-15 1973-03-27 Motorola Inc High power semiconductor device included in a standard outline housing
DE2927609A1 (de) * 1979-07-07 1981-01-15 Licentia Gmbh Halbleiterzelle mit druckkontaktierter halbleiterscheibe
US5028987A (en) * 1989-07-03 1991-07-02 General Electric Company High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip

Also Published As

Publication number Publication date
CA2127890A1 (en) 1993-07-22
DE69321216D1 (de) 1998-10-29
EP0623241B1 (en) 1998-09-23
ATE171564T1 (de) 1998-10-15
EP0623241A1 (en) 1994-11-09
US5248901A (en) 1993-09-28
WO1993014517A1 (en) 1993-07-22
DE69321216T2 (de) 1999-03-18

Similar Documents

Publication Publication Date Title
JPH07503102A (ja) 半導体装置及びその製造方法
JPH0448767A (ja) 樹脂封止型半導体装置
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
JP2590761B2 (ja) Tab式半導体装置およびtab式半導体装置を回路基板に接続する方法
EP0098176A2 (en) The packaging of semiconductor chips
JPS63211778A (ja) 光素子用パツケ−ジ
JP3546506B2 (ja) 電子部品およびその製造方法
JP2792377B2 (ja) 半導体装置
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2689621B2 (ja) 半導体装置とその製造方法
JPS63208250A (ja) 集積回路のパツケ−ジ構造
JPH0638432Y2 (ja) 半導体気密封止パッケージ
JP2870501B2 (ja) 半導体装置
JPH0855926A (ja) 集積回路パッケージおよびその実装方法
JPS63104452A (ja) 半導体装置の製造方法
JPH04359457A (ja) 半導体装置およびその製造方法
JPH07106463A (ja) 半導体装置及びこの半導体装置が実装される実装基板
JPH0366150A (ja) 半導体集積回路装置
JPS638620B2 (ja)
JPS63263810A (ja) 表面波装置
JPH0290540A (ja) 半導体装置
JPH07202112A (ja) リードフレーム組立体
JPH069510Y2 (ja) 基準孔付半導体素子用パッケージ
JPH02254743A (ja) 電気抵抗熔接封止容器