JP2870501B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2870501B2
JP2870501B2 JP23116996A JP23116996A JP2870501B2 JP 2870501 B2 JP2870501 B2 JP 2870501B2 JP 23116996 A JP23116996 A JP 23116996A JP 23116996 A JP23116996 A JP 23116996A JP 2870501 B2 JP2870501 B2 JP 2870501B2
Authority
JP
Japan
Prior art keywords
metal
frame
brazing material
semiconductor element
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23116996A
Other languages
English (en)
Other versions
JPH1074853A (ja
Inventor
暢洋 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23116996A priority Critical patent/JP2870501B2/ja
Publication of JPH1074853A publication Critical patent/JPH1074853A/ja
Application granted granted Critical
Publication of JP2870501B2 publication Critical patent/JP2870501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係
り、特にマイクロ波送信用の高出力の半導体装置に関す
る。
【0002】
【従来の技術】この種の半導体装置の従来例を図4に示
す。この半導体装置は、上面に半導体素子載置部1aを
有する放熱板1と、放熱板1の上面に半導体素子載置部
1aを包囲するように金属ロウ材10によって接合され
た金属枠2と、金属枠2の上端に載置されたセラミック
枠3と、セラミック枠3で囲まれた前記半導体素子載置
部1aに固着された半導体素子4と、半導体素子4を固
着した状態でセラミック枠3の上端開口に被せられるこ
とで半導体素子4の収容空間を気密に塞ぐ金属蓋6とか
らなる。
【0003】前記放熱板1は、全表面に厚さ1〜5μm
のNiめっきが施された例えば無酸素銅や銅−タングス
テン合金等よりなり、また、前記金属枠2は、無酸素銅
よりなり、その全表面に同様のNiめっきが施された四
角形のものである。また、セラミック枠3は、アルミナ
の表面に、タングステンまたはモリブデンからなる金属
の被膜を1500℃前後で焼成・密着させた後、被膜表
面にNiめっきを施したものである。
【0004】放熱板1と金属枠2とは、前記したとお
り、金属ろう材10によって接合されており、具体的に
は、銀−銅合金からなる金属ろう材10を約800℃で
溶融することにより相互接合されている。一方、放熱板
1の上面の半導体載置部1aの周囲には、溝部7がプレ
スまたは切削加工により形成されている。この溝部7
は、底面が平面形状であり、この溝部7に、金属枠2の
下端が嵌まった状態で、金属枠2が放熱板1に金属ろう
材10で固着されている。
【0005】また、この半導体装置では、前記金属ろう
材10による接合後に、放熱板1と金属枠2の接合部お
よび金属枠2とセラミック枠3の接合部を除く、放熱板
1と金属枠2の表面およびセラミック枠3のNiめっき
表面に、厚さ1〜5μmのNiめっきが施され、Niめ
っき後に、更にNiめっき表面に厚さ0.5〜3μmの
Auめっきが施される。
【0006】半導体素子4は、溝部7で囲まれた放熱板
1の上面の半導体載置部1aに、金−錫合金により固着
されており、半導体素子4の表面に形成された金電極と
内部電極とが直径30μmの金細線により結線されてい
る。
【0007】前記金属蓋6は、鉄−ニッケル−コバルト
合金よりなるものであり、その表面に厚さ1〜5μmの
Niめっきが施された後、厚さ0.5〜3μmのAuめ
っきが施されている。そして、この金属蓋6は、セラミ
ック枠3の上端に金−錫合金によって固着され、これに
より半導体装置の気密封止がなされる。なお、図4中の
5は電気回路部品5である。
【0008】前記の構成からなる半導体装置(高出力半
導体装置)では、半導体素子4から発生する熱を効率よ
く放熱する必要があるため、放熱板1としては、高い熱
伝導率を有し、安価な銅が用いられている。また、セラ
ミック枠3は、半導体素子4から引き出された内部電極
や外部引き出しリードを相互に絶縁する必要があるこ
と、また装置に要求される高信頼性を確保するのに不可
欠な気密性を安価に確保する必要があること等の理由で
用いられている。
【0009】更に、放熱板1と金属枠2、金属枠2とセ
ラミック枠3の接合に銀−銅合金からなる金属ろう材1
0が用いられているのは、同様に内部(空洞部)の気密
性を確保するためである。
【0010】しかし、放熱板1に用いられる銅と、セラ
ミック枠3を構成するアルミナの熱膨張率は各々 ・銅 : 11×10-6〜12×10-6/℃ ・アルミナ: 7×10-6〜 8×10-6/℃ であり、両者間には大きい熱膨張率差があるため、放熱
板1と金属枠2とセラミック枠3が金属ろう材10で接
合された後、室温まで冷却される時に、放熱板1とセラ
ミック枠3の間で大きな熱収縮差が生じる。
【0011】金属枠2は、この熱収縮差に起因する放熱
板1とセラミック枠3内に発生する熱応力を、両者の間
で金属枠2が塑性変形することにより、吸収し抑制する
役目を果たすものである。アルミナからなるセラミック
枠3に大きな応力が働くと、クラックが発生し気密性が
十分に確保できなくなる。したがって、金属枠3とし
て、小さなヤング率と低い弾性限界を持つ銅が用いられ
ている。
【0012】
【発明が解決しようとする課題】ところで、前述した従
来の半導体装置においては、放熱板1と金属枠2の接合
時に、融解した金属ろう材10が放熱板1の上面に形成
した溝部7の底面全体に溜まるようになっている。
【0013】しかし、このとき、金属ろう材10と化学
的親和性の高いNiめっきが施された金属枠2が約80
0℃に加熱されるので、金属ろう材10の一部が金属枠
2の側面を這い上がる現象が発生する。
【0014】その結果、金属枠2の幅が、放熱板1と金
属枠2が接合される前の幅よりも大きくなってしまい、
機械的強度が増す。そのため、室温まで冷却されるとき
に、金属枠2が塑性変形を起こしにくくなり、セラミッ
ク枠3に発生する熱応力を十分に抑制できずに、結果的
にセラミック枠3にクラックが生じやすくなってしまう
という問題点があった。
【0015】本発明は、上記事情を考慮し、金属ろう材
の這い上がり現象を抑制し、セラミック枠のクラックの
発生を防止して、十分な気密性確保を図ることのできる
半導体装置を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明の半導体装置は、
上面に半導体素子載置部を有する放熱板と、放熱板の上
面に半導体素子載置部を包囲するように金属ロウ材によ
って接合された金属枠と、金属枠の上端に載置され且つ
金属ロウ材で金属枠に接合されたセラミック枠と、セラ
ミック枠で囲まれた放熱板上の半導体素子載置部に金属
ロウ材で固着された半導体素子と、半導体素子を固着し
た状態で前記セラミック枠の上端開口に被せられること
で半導体素子の収容空間を気密に塞ぐ蓋とを備えた半導
体装置を前提とし、それに対して次の特徴のいずれかを
付加したものである。
【0017】(1) 金属枠と放熱板の接合面の近傍の放熱
板上に、接合用の金属ろう材が流れ込むよう,接合面よ
り低い位置に設定したろう材受部を形成した(請求項
1)、(2) 金属枠の表面のうち、放熱板およびセラミッ
ク枠に対する接合面を除く表面に酸化膜を形成した(請
求項2)、(3) 放熱板と金属枠を接合した金属ロウ材と
の化学的親和性が金属枠に対して大きい金属片を、金属
枠の近傍に配置した(請求項3)、半導体装置である。
【0018】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 (第1の実施形態)図1は本発明の第1実施形態の半導
体装置の外観を示す斜視図であり、図2はその断面図で
ある。この半導体装置は、放熱板1と、金属枠2と、セ
ラミック枠3とからなるパッケージに、半導体素子4と
電気部品5を搭載し、Au線で外部リードと電気的に接
続した後、金属蓋6にて封止した構造を有している。
【0019】放熱板1は無酸素銅からなり、上面には、
四角枠状の溝部7がプレス加工にて形成されている。金
属枠2は、無酸素銅からなる四角い枠体であり、下端が
前記溝部7に入るように構成されている。セラミック枠
3は、一部表面にタングステンの被膜が焼成・密着され
た後、その上に厚さ1〜5μmのNiめっきが施された
ものである。
【0020】パッケージ製造工程において、放熱板1
と、金属枠2と、セラミック枠3とが銀−銅合金からな
る金属ろう材10と共に約800℃に加熱され、金属ろ
う材10が融解固化することで、放熱板1と、金属枠2
と、セラミック枠3とが相互に固着されている。
【0021】図2に示すように、放熱板1の溝部7の底
面は、中央が高くなった凸状になっており、その両側が
低くなっている。この場合、高くなった凸部8の頂面
に、金属枠2の下端が載置された状態で金属ろう材10
により固着されている。また、凸部8の両側の低くなっ
た部分が、金属ろう材10の流れ込む受部7aとなって
おり、この受部7aに金属ろう材10が流れ込んでい
る。
【0022】金属ろう材10による接合の際に、金属ろ
う材10は、溝部7の凸部8から受部7aに流れ込んで
受部7aの底面全体に広がるので、金属枠2の側面に這
い上がる金属ろう材10の量が低減される。したがっ
て、金属枠2の厚みの増加が防止され、金属枠2の熱応
力吸収能力が阻害されなくなる。
【0023】なお、凸部8と受部7aとの間に、金属枠
2から離れるに従い下り傾斜する傾斜面を設けてもよ
い。
【0024】(第2の実施形態)次に、第2実施形態に
ついて前掲の図2を参照して説明する。この実施形態
は、図2に示した第1実施形態の半導体装置の一部に若
干の変更を加えたものである。
【0025】即ち、パッケージ製造工程の金属ろう材1
0による接合に先だって、金属枠2の表面のうち、前記
凸部8と接合される面と、セラミック枠3の下端面と接
合される面を除く表面に、酸素雰囲気中での加熱処理等
によって、酸化膜を形成しておく。そうした場合、酸化
膜を形成した表面は、金属ろう材10との密着性が弱く
なるため、金属ろう材10が金属枠2の表面に這い上が
るのを防止することができる。
【0026】(第3の実施形態)次に、第3実施形態に
ついて説明する。図3は第3実施形態の半導体装置の断
面を示す。この半導体装置では、放熱板1の上面の溝部
7の底面が、図4の従来例と同様に平面となっており、
この溝部7の底面に金属ろう材10を介して金属枠2の
下端が固着されている。
【0027】ただし、この場合は、金属枠2の内側また
は外側の近傍に、金属枠2よりも金属ろう材10との化
学的親和性が高い銅などの金属片9を載置し、金属枠2
と同時に、放熱板1の溝部7の底面に金属片9を固着す
る。
【0028】こうした場合、金属ろう材10は、炉内で
約800℃に加熱された時に、より親和性の高い金属片
9の方に流れるため、金属枠2の側面を這い上がる金属
ろう材10の量を少なく抑えることができる。この場合
の金属片9は、枠状のものであってもよい。本実施形態
によれば、放熱板1の溝部7の底面はフラットな構造で
よく、放熱板1の加工上も有利である。
【0029】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、金属ろう材によるセラミック枠と金属枠と
放熱板の固着の際に、金属枠の側面に金属ろう材が這い
上がるのを防止することができる。したがって、金属ろ
う材の這い上がりによる金属枠の強度増加がないため、
熱環境の変化によって引き起こされるセラミック枠と放
熱板との間の熱膨張・熱収縮によるクラックの発生を抑
えることが可能となり、結果的に信頼性の高い半導体装
置を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の半導体装置の外観斜視
図である。
【図2】本発明の第1実施形態の半導体装置の内部構造
を示す断面図である。
【図3】本発明の第3実施形態の半導体装置の内部構造
を示す断面図である。
【図4】従来の半導体装置の断面図である。
【符号の説明】
1 放熱板 2 セラミック枠 3 金属枠 4 半導体素子 5 電気回路部品 6 金属蓋 7a 受部 8 凸部 9 金属片 10 金属ろう材

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子載置部を有する放熱板
    と、 該放熱板の上面に前記半導体素子載置部を包囲するよう
    に金属ロウ材によって接合された金属枠と、 該金属枠の上端に載置され且つ金属ロウ材で金属枠に接
    合されたセラミック枠と、 該セラミック枠で囲まれた放熱板上の前記半導体素子載
    置部に金属ロウ材で固着された半導体素子と、 半導体素子を固着した状態で前記セラミック枠の上端開
    口に被せられることで半導体素子の収容空間を気密に塞
    ぐ蓋と、からなる半導体装置において、 前記金属枠と放熱板の接合面の近傍の前記放熱板上に、
    接合用の金属ろう材が流れ込むよう前記接合面より低い
    位置に設定したろう材受部を形成したことを特徴とする
    半導体装置。
  2. 【請求項2】 上面に半導体素子載置部を有する放熱板
    と、 該放熱板の上面に前記半導体素子載置部を包囲するよう
    に金属ロウ材によって接合された金属枠と、 該金属枠の上端に載置され且つ金属ロウ材で金属枠に接
    合されたセラミック枠と、 該セラミック枠で囲まれた放熱板上の前記半導体素子載
    置部に金属ロウ材で固着された半導体素子と、 半導体素子を固着した状態で前記セラミック枠の上端開
    口に被せられることで半導体素子の収容空間を気密に塞
    ぐ蓋と、からなる半導体装置において、 前記金属枠の表面のうち、前記放熱板およびセラミック
    枠に対する接合面を除く表面に酸化膜を形成したことを
    特徴とする半導体装置。
  3. 【請求項3】 上面に半導体素子載置部を有する放熱板
    と、 該放熱板の上面に前記半導体素子載置部を包囲するよう
    に金属ロウ材によって接合された金属枠と、 該金属枠の上端に載置され且つ金属ロウ材で金属枠に接
    合されたセラミック枠と、 該セラミック枠で囲まれた放熱板上の前記半導体素子載
    置部に金属ロウ材で固着された半導体素子と、 半導体素子を固着した状態で前記セラミック枠の上端開
    口に被せられることで半導体素子の収容空間を気密に塞
    ぐ蓋と、からなる半導体装置において、 前記放熱板と前記金属枠を接合した前記金属ロウ材との
    化学的親和性が金属枠に対して大きい金属片を、前記金
    属枠の近傍に配置したことを特徴とする半導体装置。
JP23116996A 1996-08-30 1996-08-30 半導体装置 Expired - Fee Related JP2870501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23116996A JP2870501B2 (ja) 1996-08-30 1996-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23116996A JP2870501B2 (ja) 1996-08-30 1996-08-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH1074853A JPH1074853A (ja) 1998-03-17
JP2870501B2 true JP2870501B2 (ja) 1999-03-17

Family

ID=16919401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23116996A Expired - Fee Related JP2870501B2 (ja) 1996-08-30 1996-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2870501B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228591A (ja) * 2010-04-22 2011-11-10 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置

Also Published As

Publication number Publication date
JPH1074853A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
US6261867B1 (en) Method of making a package for microelectronic devices using iron oxide as a bonding agent
JP2003142739A (ja) 熱電装置
US5248901A (en) Semiconductor devices and methods of assembly thereof
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2000340876A (ja) 光半導体素子用パッケージおよびその製造方法
JPH0118583B2 (ja)
JP3878897B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2870501B2 (ja) 半導体装置
JPH05315467A (ja) 混成集積回路装置
JP3445761B2 (ja) 電子デバイス用セラミックパッケージ
JP2004022627A (ja) 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JPS6120768Y2 (ja)
JP2868868B2 (ja) 半導体装置
JP3201946B2 (ja) 半導体パッケージ
JP3460631B2 (ja) 高周波半導体素子
JP3049410B2 (ja) 半導体パッケージ
JPS62582B2 (ja)
JPH0349398Y2 (ja)
JP2552513Y2 (ja) リードフレーム
JPH11233697A (ja) 半導体装置および製造方法
JP2004319831A (ja) 電子部品用パッケージおよびこれを用いた電子部品装置
JP2531441B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees