JP3460631B2 - 高周波半導体素子 - Google Patents
高周波半導体素子Info
- Publication number
- JP3460631B2 JP3460631B2 JP20867099A JP20867099A JP3460631B2 JP 3460631 B2 JP3460631 B2 JP 3460631B2 JP 20867099 A JP20867099 A JP 20867099A JP 20867099 A JP20867099 A JP 20867099A JP 3460631 B2 JP3460631 B2 JP 3460631B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency semiconductor
- semiconductor device
- base substrate
- high frequency
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波半導体素子の
構造に関するものである。
構造に関するものである。
【０００２】
【従来の技術】従来より高周波半導体素子は、ハーメチ
ックシール構造をとるのが一般的である。例えば特開平
０５−２９１４２５号記載のようにベース基板にCu／Mo
／Cuクラッド材などを用いてSiあるいはGaAsからなる高
周波半導体チップを搭載し、低融点ガラスなどで封止し
たリードフレームにワイヤで接続し、金属あるいはセラ
ミックからなるキャップが設けられている。特に、ベー
ス基板材料には放熱性や半導体チップとの熱膨張率の整
合性が求められ、Cu／Mo／Cuの他にもアルミナセラミッ
クスやインバー／Cu／インバー等が用いられている。
ックシール構造をとるのが一般的である。例えば特開平
０５−２９１４２５号記載のようにベース基板にCu／Mo
／Cuクラッド材などを用いてSiあるいはGaAsからなる高
周波半導体チップを搭載し、低融点ガラスなどで封止し
たリードフレームにワイヤで接続し、金属あるいはセラ
ミックからなるキャップが設けられている。特に、ベー
ス基板材料には放熱性や半導体チップとの熱膨張率の整
合性が求められ、Cu／Mo／Cuの他にもアルミナセラミッ
クスやインバー／Cu／インバー等が用いられている。
【０００３】
【発明が解決しようとする課題】近年、高周波半導体素
子の性能向上と普及に伴い、これに適用される半導体パ
ッケージについても放熱性や半導体チップとの熱膨張率
の整合性に加えて、加工容易性や軽量、低コストがます
ます求められている。しかし、上記従来技術のベース基
板構造ではこれらの要求を十分満足することができず更
なる改善が求められていた。
子の性能向上と普及に伴い、これに適用される半導体パ
ッケージについても放熱性や半導体チップとの熱膨張率
の整合性に加えて、加工容易性や軽量、低コストがます
ます求められている。しかし、上記従来技術のベース基
板構造ではこれらの要求を十分満足することができず更
なる改善が求められていた。
【０００４】本発明の目的は、放熱性、半導体チップと
の熱膨張率整合性、加工容易性、軽量性、低価格性に優
れた半導体パッケージ、及び、これを適用した高性能、
高出力の高周波半導体素子の構造を提供することにあ
る。
の熱膨張率整合性、加工容易性、軽量性、低価格性に優
れた半導体パッケージ、及び、これを適用した高性能、
高出力の高周波半導体素子の構造を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の目的を達成する
ため、高周波半導体素子のパッケージにおいては、少な
くともベース基板を熱膨張係数が１５×１０ -6／℃以
下、熱伝導率が１３０Ｗ／ｍＫ以上、ビッカース硬度が
３００以下の部材から構成した。さらに、ベース基板の
材質は、Ｃｕを主体とした複合材で、特にＣｕとＣｕ 2
Ｏ の複合材からなる構造とした。あるいは、ベース基
板の材質は、ＣｕとＡｌ 2 Ｏ 3 の複合材、ＣｕとＳｉＯ 2
の複合材、あるいはＣｕとＣｕ 2 Ｏ とＡｌ 2 Ｏ 3 の複合材
からなる構造とした。
ため、高周波半導体素子のパッケージにおいては、少な
くともベース基板を熱膨張係数が１５×１０ -6／℃以
下、熱伝導率が１３０Ｗ／ｍＫ以上、ビッカース硬度が
３００以下の部材から構成した。さらに、ベース基板の
材質は、Ｃｕを主体とした複合材で、特にＣｕとＣｕ 2
Ｏ の複合材からなる構造とした。あるいは、ベース基
板の材質は、ＣｕとＡｌ 2 Ｏ 3 の複合材、ＣｕとＳｉＯ 2
の複合材、あるいはＣｕとＣｕ 2 Ｏ とＡｌ 2 Ｏ 3 の複合材
からなる構造とした。
【０００６】高周波半導体素子のパッケージのベース基
板を熱膨張係数が１５×１０ -6／℃以下、熱伝導率が１
３０Ｗ／ｍＫ以上、ビッカース硬度が３００以下の部材
から構成することにより高性能、高出力高周波半導体素
子の放熱性を確保し、半導体チップとの熱膨張率整合性
を確保すると同時に、ビッカース硬度が３００以下であ
ることにより加工が容易なため、パッケージ構造の設計
自由度が向上し部品数を低減して素子を製作できる。ま
た、ベース基板の材質は、Ｃｕを主体とした複合材で、
特にＣｕとＣｕ 2 Ｏ の複合材からなる構造、あるいは、
ＣｕとＡｌ 2 Ｏ 3 の複合材、ＣｕとＳｉＯ 2 の複合材、Ｃ
ｕとＣｕ 2 Ｏ とＡｌ 2 Ｏ 3 の複合材からなる構造とするこ
とにより、軽量で低価格を実現できる。
板を熱膨張係数が１５×１０ -6／℃以下、熱伝導率が１
３０Ｗ／ｍＫ以上、ビッカース硬度が３００以下の部材
から構成することにより高性能、高出力高周波半導体素
子の放熱性を確保し、半導体チップとの熱膨張率整合性
を確保すると同時に、ビッカース硬度が３００以下であ
ることにより加工が容易なため、パッケージ構造の設計
自由度が向上し部品数を低減して素子を製作できる。ま
た、ベース基板の材質は、Ｃｕを主体とした複合材で、
特にＣｕとＣｕ 2 Ｏ の複合材からなる構造、あるいは、
ＣｕとＡｌ 2 Ｏ 3 の複合材、ＣｕとＳｉＯ 2 の複合材、Ｃ
ｕとＣｕ 2 Ｏ とＡｌ 2 Ｏ 3 の複合材からなる構造とするこ
とにより、軽量で低価格を実現できる。
【０００７】
【発明の実施の形態】以下本発明の実施例を図面を用い
て説明する。
て説明する。
【０００８】図１は本発明の一実施例の高周波半導体素
子の断面図を示したものである。
子の断面図を示したものである。
【０００９】ＳｉあるいはＧａＡｓ等からなる高周波半
導体チップ１０１はＣｕとＣｕ 2 Ｏの複合材からなるベ
ース基板１０２上に半田などのロウ材１１３を用いて接
合されている。高周波半導体チップ１０１表面の電極は
ワイヤ１０３によって端子１０４に接続されている。端
子１０４はセラミックやガラスからなる絶縁材105でロ
ウ材１１０，１１１を用いて封止されている。さらに枠
体１０６、シール材１０７がロー材１１２で接合され、
シール材１０７と蓋体１０８と溶接接合されることによ
り高周波半導体素子が完成する。高周波半導体チップ１
０１は高周波、高出力で動作させるため発生する熱を効
率よく放散する必要があり、また、温度上昇によるチッ
プ１０１への熱応力や温度変化によるロー材１１３への
繰り返し熱歪みを低減することが必要である。ベース基
板１０２が熱膨張係数が１５×１０ -6／℃以下、熱伝導
率が１３０Ｗ／ｍＫ以上の材料、例えば、ＣｕとＣｕ 2
Ｏ の複合材から構成されているため放熱性がよく、ま
た、高周波半導体チップ１０１との熱膨張係数差が小さ
いため熱応力が小さい。従って、高周波半導体素子を高
周波、高出力で効率よく安定に動作させることができ高
信頼性を確保できる。また、ＣｕとＣｕ 2 Ｏ の複合材は
８００℃程度の高温熱処理にも耐えることができるため
高融点ロー材を適用することも可能である。また、２０
０℃から５００℃といった高温で動作可能な半導体チッ
プを搭載する場合にも好適である。ベース基板１０２と
枠体１０６、及びシール材１０７は異なった部材から構
成されても一体構造であっても構わないが、本発明の構
成によれば、ビッカース硬度が３００以下であることに
より加工が容易なためベース基板１０２と枠体１０６、
あるいは、ベース基板１０２と枠体１０６とシール材１
０７を一体構造とした方が部品点数を低減し工程が低減
できるためより好ましい構造である。
導体チップ１０１はＣｕとＣｕ 2 Ｏの複合材からなるベ
ース基板１０２上に半田などのロウ材１１３を用いて接
合されている。高周波半導体チップ１０１表面の電極は
ワイヤ１０３によって端子１０４に接続されている。端
子１０４はセラミックやガラスからなる絶縁材105でロ
ウ材１１０，１１１を用いて封止されている。さらに枠
体１０６、シール材１０７がロー材１１２で接合され、
シール材１０７と蓋体１０８と溶接接合されることによ
り高周波半導体素子が完成する。高周波半導体チップ１
０１は高周波、高出力で動作させるため発生する熱を効
率よく放散する必要があり、また、温度上昇によるチッ
プ１０１への熱応力や温度変化によるロー材１１３への
繰り返し熱歪みを低減することが必要である。ベース基
板１０２が熱膨張係数が１５×１０ -6／℃以下、熱伝導
率が１３０Ｗ／ｍＫ以上の材料、例えば、ＣｕとＣｕ 2
Ｏ の複合材から構成されているため放熱性がよく、ま
た、高周波半導体チップ１０１との熱膨張係数差が小さ
いため熱応力が小さい。従って、高周波半導体素子を高
周波、高出力で効率よく安定に動作させることができ高
信頼性を確保できる。また、ＣｕとＣｕ 2 Ｏ の複合材は
８００℃程度の高温熱処理にも耐えることができるため
高融点ロー材を適用することも可能である。また、２０
０℃から５００℃といった高温で動作可能な半導体チッ
プを搭載する場合にも好適である。ベース基板１０２と
枠体１０６、及びシール材１０７は異なった部材から構
成されても一体構造であっても構わないが、本発明の構
成によれば、ビッカース硬度が３００以下であることに
より加工が容易なためベース基板１０２と枠体１０６、
あるいは、ベース基板１０２と枠体１０６とシール材１
０７を一体構造とした方が部品点数を低減し工程が低減
できるためより好ましい構造である。
【００１０】図２は熱膨張係数が１５×１０ -6／℃以
下、熱伝導率が１３０Ｗ／ｍＫ以上、ビッカース硬度が
３００以下の部材でベース基板１０２と枠体１０６を一
体構造としたケース２０１を用いた場合の実施例の斜視
図を示している。ＣｕとＣｕ 2 Ｏ の複合材で高周波半導
体チップが囲まれているため電磁シールドとして機能
し、電磁ノイズが漏洩することもなく安定に動作でき
る。
下、熱伝導率が１３０Ｗ／ｍＫ以上、ビッカース硬度が
３００以下の部材でベース基板１０２と枠体１０６を一
体構造としたケース２０１を用いた場合の実施例の斜視
図を示している。ＣｕとＣｕ 2 Ｏ の複合材で高周波半導
体チップが囲まれているため電磁シールドとして機能
し、電磁ノイズが漏洩することもなく安定に動作でき
る。
【００１１】図３は本発明の他の実施例を示したもので
ある。本発明ではベース基板301のビッカース硬度が300
以下であることにより加工が容易であることから各種の
突起を設けている。すなわちベース基板301に突起303、
及び溝302が設けられている。これらの突起や溝はチッ
プ101の周辺、及び、端子104を封止する絶縁材105の周
辺に設けられている。このため、高周波半導体チップ10
1のロー材113の流れ出しを防止し、更にチップ位置合わ
せを行うことが容易である。さらに、突起303によって
ロー材110についても流れ出しが防止されている。この
効果はロー材110を用いずガラスによって直接封止され
ている場合も同様に得られるものである。また、溝302
によってチップ直下のベース厚を薄くしているため熱抵
抗が小さく放熱性が優れている。これらの形状の工夫に
より部材間の位置精度が向上し高周波半導体素子の寸法
を小さくすることも可能である。
ある。本発明ではベース基板301のビッカース硬度が300
以下であることにより加工が容易であることから各種の
突起を設けている。すなわちベース基板301に突起303、
及び溝302が設けられている。これらの突起や溝はチッ
プ101の周辺、及び、端子104を封止する絶縁材105の周
辺に設けられている。このため、高周波半導体チップ10
1のロー材113の流れ出しを防止し、更にチップ位置合わ
せを行うことが容易である。さらに、突起303によって
ロー材110についても流れ出しが防止されている。この
効果はロー材110を用いずガラスによって直接封止され
ている場合も同様に得られるものである。また、溝302
によってチップ直下のベース厚を薄くしているため熱抵
抗が小さく放熱性が優れている。これらの形状の工夫に
より部材間の位置精度が向上し高周波半導体素子の寸法
を小さくすることも可能である。
【００１２】以上では、熱膨張係数が１５×１０ -6／℃
以下、熱伝導率が１３０Ｗ／ｍＫ以上、ビッカース硬度
が３００以下の部材としてＣｕとＣｕ 2 Ｏ の複合材につ
いて説明したが、上記の数値範囲を満たすものならばＣ
ｕとＡｌ 2 Ｏ 3 の複合材、ＣｕとＳｉＯ 2 の複合材、Ｃｕ
とＣｕ 2 ＯとＡｌ 2 Ｏ 3 の複合材等でも構わない。
以下、熱伝導率が１３０Ｗ／ｍＫ以上、ビッカース硬度
が３００以下の部材としてＣｕとＣｕ 2 Ｏ の複合材につ
いて説明したが、上記の数値範囲を満たすものならばＣ
ｕとＡｌ 2 Ｏ 3 の複合材、ＣｕとＳｉＯ 2 の複合材、Ｃｕ
とＣｕ 2 ＯとＡｌ 2 Ｏ 3 の複合材等でも構わない。
【００１３】また、高周波半導体素子はＳｉやＧａＡｓ
としたがＧａＮ、ＳｉＣ、ダイアモンド等の他の高周波
半導体素子であっても同様の効果が得られる。
としたがＧａＮ、ＳｉＣ、ダイアモンド等の他の高周波
半導体素子であっても同様の効果が得られる。
【００１４】
【発明の効果】以上に述べたように、本発明によれば高
周波半導体素子のパッケージの少なくともベース基板を
熱膨張係数が１５×１０ -6／℃以下、熱伝導率が１３０
Ｗ／ｍＫ以上、ビッカース硬度が３００以下の部材から
構成することにより放熱性を確保し、半導体チップとの
熱膨張率整合性を確保すると同時にパッケージ構造の設
計自由度が向上し部品数を低減して素子を製作できるた
め軽量で低価格な高信頼性高性能、高出力高周波半導体
素子を実現できる効果がある。
周波半導体素子のパッケージの少なくともベース基板を
熱膨張係数が１５×１０ -6／℃以下、熱伝導率が１３０
Ｗ／ｍＫ以上、ビッカース硬度が３００以下の部材から
構成することにより放熱性を確保し、半導体チップとの
熱膨張率整合性を確保すると同時にパッケージ構造の設
計自由度が向上し部品数を低減して素子を製作できるた
め軽量で低価格な高信頼性高性能、高出力高周波半導体
素子を実現できる効果がある。
【図1】本発明の一実施例の高周波半導体素子の断面
図。
図。
【図2】本発明の一実施例の高周波半導体素子の斜視
図。
図。
【図3】本発明の他の実施例の高周波半導体素子の断面
図。
図。
101…高周波半導体チップ、102，301…ベース基板、103
…ワイヤ、104…端子、105…セラミックやガラスからな
る絶縁材、106…枠体、107…シール材、108…蓋体、11
0，111，112，113…ロウ材、201…一体型ケース、302…
溝、303…突起。
…ワイヤ、104…端子、105…セラミックやガラスからな
る絶縁材、106…枠体、107…シール材、108…蓋体、11
0，111，112，113…ロウ材、201…一体型ケース、302…
溝、303…突起。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−307422（ＪＰ，Ａ)
実開 昭56−38467（ＪＰ，Ｕ)
実開 昭63−115228（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/02
Claims (3)
- 【請求項１】高周波半導体チップと外部端子とこれらを
封入するパッケージからなる半導体素子において、少な
くとも前記高周波半導体チップを搭載するベース基板は
熱膨張係数が１５×１０ -6／℃以下、熱伝導率が１３０
Ｗ／ｍＫ以上、ビッカース硬度が３００以下の部材から
なり、前記ベース基板はＣｕとＣｕ 2 Ｏ の複合材からな
ることを特徴とする高周波半導体素子。 - 【請求項２】ベース基板には半導体素子を位置合わせす
るための突起が設けられていることを特徴とする請求項
１に記載の高周波半導体素子。 - 【請求項３】ベース基板には端子及び絶縁材を位置合わ
せするための突起が設けられていることを特徴とする請
求項１に記載の高周波半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20867099A JP3460631B2 (ja) | 1999-07-23 | 1999-07-23 | 高周波半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20867099A JP3460631B2 (ja) | 1999-07-23 | 1999-07-23 | 高周波半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035948A JP2001035948A (ja) | 2001-02-09 |
| JP3460631B2 true JP3460631B2 (ja) | 2003-10-27 |
Family
ID=16560124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20867099A Expired - Fee Related JP3460631B2 (ja) | 1999-07-23 | 1999-07-23 | 高周波半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460631B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817924B2 (ja) | 2006-03-29 | 2011-11-16 | 株式会社東芝 | 半導体パッケージ |
-
1999
- 1999-07-23 JP JP20867099A patent/JP3460631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035948A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731002B2 (en) | High frequency power device with a plastic molded package and direct bonded substrate | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US4809135A (en) | Chip carrier and method of fabrication | |
| JP3042776B2 (ja) | 電子回路デバイスを収容するパッケ―ジ | |
| EP1414064A1 (en) | Semiconductor device and package for housing semiconductor chip made of a metal-diamond composite | |
| KR102242617B1 (ko) | 반도체 장치 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| US5760473A (en) | Semiconductor package having a eutectic bonding layer | |
| US8450842B2 (en) | Structure and electronics device using the structure | |
| JP2000340876A (ja) | 光半導体素子用パッケージおよびその製造方法 | |
| JP7427927B2 (ja) | 半導体装置 | |
| JPH01117049A (ja) | 集積回路素子冷却装置 | |
| JP3460631B2 (ja) | 高周波半導体素子 | |
| JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
| JP4920214B2 (ja) | 電子部品用パッケージとその製造方法 | |
| JP7033974B2 (ja) | セラミック回路基板、パッケージおよび電子装置 | |
| JP2004063915A (ja) | 光半導体素子収納用パッケージ | |
| JP3961388B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JP4514647B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH0321092B2 (ja) | ||
| JPH0547953A (ja) | 半導体装置用パツケージ | |
| JP2870501B2 (ja) | 半導体装置 | |
| JP2002368322A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |