JPH07202112A - リードフレーム組立体 - Google Patents

リードフレーム組立体

Info

Publication number
JPH07202112A
JPH07202112A JP6332864A JP33286494A JPH07202112A JP H07202112 A JPH07202112 A JP H07202112A JP 6332864 A JP6332864 A JP 6332864A JP 33286494 A JP33286494 A JP 33286494A JP H07202112 A JPH07202112 A JP H07202112A
Authority
JP
Japan
Prior art keywords
base member
assembly
flange
bottom wall
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6332864A
Other languages
English (en)
Inventor
Yang Choong Chen
ドーング チェン ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07202112A publication Critical patent/JPH07202112A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 単一の包囲体内に複数のチップを組み込むこ
とが容易なリードフレーム組立体を提供する。 【構成】 本発明のリードフレーム組立体は、ａ：底部
壁１４と、前記底部壁の端部で上方向に延びる第１側壁
１６とを有し、前記半導体チップ５２が搭載される凹部
形状をした第１ベース部材１２と、前記第１ベース部材
１２は、前記底壁の上端部に配置され、そこから側面方
向外側に延びる第１フランジ１８を有し、ｂ：前記底部
壁１４の前記上部表面に配置された複数の導電性パス２
６と、前記導電性パス２６は、前記導電性パスは、前記
側壁の前記内部表面に沿って上方向に延びてフランジ１
８まで到達し、ｃ：前記フレームの上端部から延びる複
数の片持ちリードからなるリードフレーム４０と、前記
リードフレームは、前記フランジの導電性パスの上で結
合することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップの製造に
関し、特に、新規なリードフレーム組立体とそれにより
得られた半導体チップに関する。
【０００２】
【従来技術の説明】半導体のチップにおいて、リードフ
レームを使用することは公知である。このようなリード
フレームは、平らな金属シートを有し、この金属シート
は、部分的にエッチングされて、除去され、パターンの
中央部分方向に延びる細いリードのパターンを形成す
る。通常、このリードの一つは、リードフレームの中央
領域内でチップを搭載するパッド内に延びる。
【０００３】このようなリードフレームの使用方法にお
いては、半導体チップは、パッドの上に搭載される。こ
のチップの上部表面は、互いに接続された周囲が離間し
た複数のボンディングパッドを有し、チップ上のランナ
ーを介して、チップ内の様々な回路チップに接続してい
る。ボンディングワイヤが、リード端部とチップのボン
ディングパッドとの間に接合される。その後、このチッ
プとボンディングワイヤとリードの内側端部は、プラス
チック製の包囲体内にカプセル化される。その後、この
包囲体の外側にあるリードフレームの周辺部分は、切断
されて、複数の端末リードがこの包囲体から外側に延び
る。様々なリードフレームの構成、および、このような
リードフレーム構成を用いた製造方法は、次の米国特許
に開示されている。米国特許第４，７１４，９５２号
（Takekawa他）、米国特許第４，８２９，４０３号（Ha
rding）、米国特許第４，８３９，７１３号（Teraoka
他）、米国特許第３，６２９，６６８号（Hignoran
y）、米国特許第４，７５１，６１１号（Arai）、米国
特許第５，０４９，９７７号（Sako）、米国特許第５，
２２３，７３９号（Katsumata）。
【０００４】
【発明が解決しようとする課題】本発明の目的は、既に
公知のリードフレーム組立体を利用して、様々な製造上
の利点があるリードフレームを提供することである。さ
らに、本発明によれば、単一の包囲体内に複数のチップ
を組み込むことが容易となる。
【０００５】
【課題を解決するための手段】本発明のリードフレーム
組立体は、共通領域の方向に延びて集まる自由端を有す
る複数の相互接続された端末リードを有する。このリー
ドフレームに絶縁材料製の剛性ベース部材が接続され、
この剛性ベース部材は、へこんだ皿状をし、一実施例に
よれば、細長いトラフ形状の部材からなる。すなわち、
底部壁と垂直方向に延びた側壁とを有するＵ字形状の断
面を有する。フランジが側壁の上端部から側面方向で外
側に、そして、このトラフ形状部材の全長に沿って延び
ている。底部壁の内側表面の上に、複数の導電性パスが
形成され、このパスは、底部壁の中央領域方向に集まる
先端部を有する。この底部壁から導電性パスの他端は、
この部材の側壁に沿って上方向に延び、その後、このフ
ランジに沿って平行方向に側面方向で外側に延びる。こ
のリードフレームは、ベース部材の上に配置され、この
リードフレームの自由端は、フランジ上の導電性パスの
一つの上に配置され接合される。
【０００６】次に、本発明のリードフレーム組立体の作
用について述べる。半導体チップは、その中央領域内の
ベース部材の底壁に接合される。ボンディングワイヤ
が、底部壁の上の導電性パスの先端部と、半導体チップ
の上部表面上のボンディングパッドの一つに接合され
る。その後、このベース部材全部（その上に搭載された
半導体チップも含む）を、包囲体内にカプセル化し、こ
のリードフレームのリードの一端は、この包囲体からそ
の外側に延びる。
【０００７】別の組立方法においては、完全なリードフ
レーム組立体は、その上に搭載された半導体チップを有
し、追加のベース部材と共に使用され、そして、その上
に搭載された半導体チップを有する。この追加のベース
部材は、完全なリードフレーム組立体のベース部材と反
転した関係を有するよう配置され、この２つのベース部
材のフランジは、オーバーラップし、それらのフランジ
の間にこの完全なリードフレーム組立体のリードフレー
ムからのリードが挟み込まれる。この追加のベース部材
のフランジ上の導電性パスは、リードフレームのリード
の一つの上に重ねて配置され、それに接合される。した
がって、端子リードが、このベース部材の半導体チップ
に提供され、電気的相互接続が、この合成されたリード
フレーム組立体内の２つのチップの間に形成される。
【０００８】
【実施例】図１、図２において、本発明のベース部材１
２は、凹部形状をしており、すなわち、ベース部材１２
は、側壁により完全に、あるいは、部分的に包囲された
底部壁を有する。この実施例においては、ベース部材１
２は、Ｕ字型の断面形状をしており、平らな底部壁１４
と垂直側壁１６とを有する。この垂直側壁１６の上部端
部に、横方向に延びたフランジ１８を有する。このベー
ス部材１２の正確な形状は、必ずしも重要ではなく、こ
のベース部材１２は、一般的に、細長い形状をしてお
り、ベース部材１２の全長にわたってフランジ１８が延
びている。
【０００９】このベース部材１２は、半導体産業で使用
される通常の材料、例えば、様々なプラスチック、ある
いは、セラミックスから形成されている。この好ましい
材料としては、ポリマーフィルム材料である。このベー
ス部材１２の寸法は、必ずしも重要なものではないが、
これに関連して用いられる半導体チップの大きさと、そ
の端末リードの要件によって決定される。好ましくは、
このベース部材１２の壁の厚さは、充分に厚く、このベ
ース部材１２に充分な剛性と強度を与える程度のもので
ある。
【００１０】底部壁１４と垂直側壁１６の内側表面と、
底部壁１４の上部表面２２の上に、例えば、銅製の複数
の導電性パス２６が配置されている。各導電性パス２６
は、連続しており、底部壁１４のエッジ２８から対応す
る垂直側壁１６の方向に底部壁１４の表面に沿い、そし
て、金属パッド３０の方向に底部壁１４の内側表面に沿
って延びる。導電性パス２６の一部は、金属パッド３０
と接続するが、残りはそこに接触せずに終端する。
【００１１】本発明の他の実施例においては（図示せ
ず）、導電性パスが集中するベース部材の中央部分は、
金属でコーティングされておらず、何の処理も施してい
ない。
【００１２】連続的でパターン化処理されていない、例
えば、銅製の金属層３２は、底部壁１４と垂直側壁１６
の外側表面とフランジ１８の底部表面とをカバーする。
金属層３２の延長部３４は、フランジ１８の一つのエッ
ジ２８の上に配置され、導電性パス２６の一つ（導電性
パス２６ａ）に接続される。そして、この導電性パス２
６は、底部壁１４の上の金属パッド３０に接続される。
【００１３】ベース部材１２の形成は、通常のプロセ
ス、例えば、「グリーン」セラミックスをトラフ形状に
整形し、それを焼き固めることにより、あるいは、流体
プラスチック材料をモールドし、この材料を硬化するこ
とにより形成できる。様々なベース部材１２上の導電性
パス２６と、パターン化されていない金属層３８とは、
公知の無電界メッキと後続の光リソグラフパターン化プ
ロセスにより形成される。
【００１４】ベース部材１２と組み合わせてリードフレ
ーム４０を用いるが、これは、従来の設計、および、材
料で可能である。例として、リードフレーム４０は、一
対のサイドレイル４２を有し、このサイドレイル４２
は、複数の細長いリード４４とリード４６とをその上に
搭載する。このリード４４は、サイドレイル４２の間に
延びる一対のサポートバー４８の上に搭載されて、サポ
ートバー４８と直交する方向に延びる。このリード４６
は、サポートバー５０の上に搭載され、それに直交する
方向に延び、このサポートバー５０は、一対のサポート
バー４８に固着される。
【００１５】このリードフレーム４０は、例えば、銅製
で、従来のプロセス、例えば、スタンピング、あるい
は、エッチングにより形成される。
【００１６】図１、図２は、ベース部材１２とその上に
接合されたリードフレーム４０とを有する完全なリード
フレーム組立体を表す。このリードフレーム組立体の上
に、半導体チップ５２が搭載される。半導体チップ５２
を有するこの完全なリードフレーム組立体の組立方法を
次に述べる。
【００１７】まず、ベース部材１２において、ベース部
材１２の上に半導体チップ５２を搭載し、この半導体チ
ップ５２の上のボンディングパッド５４を、ベース部材
の導電性パス２６と接続する。このような搭載とワイヤ
ボンディングは、通常のプロセスや装置を用いて行うこ
とができる。もしくは、まず、この半導体チップ５２を
ベース部材の底部壁１４の内部表面に接着し（金属パッ
ド３０にハンダ付けすることにより）、あるいは、直接
底部壁１４の内部表面に接着結合する。ボンディングワ
イヤ５６は、ボンディングパッド５４、および、導電性
パス２６の端部に圧接接合される。
【００１８】このＵ字形状のベース部材１２を用いる利
点は、垂直側壁１６が垂直方向に延びているために、半
導体チップ５２とボンディングパッド５４は、少なくと
も部分的に剛性部材により包囲され、このベース部材を
有するチップをさらに処理する間、チップ、あるいは、
ボンディングワイヤを機械的に損傷するリスクが少ない
点である。
【００１９】半導体チップ５２を配置すると、その後、
リードフレーム４０をベース部材１２の上に配置し、様
々なリード４４、リード４６が導電性パス２６の上に配
置され、それらに接触する。２つのサポートバー４８に
接続されるこのリード４４は、フランジ１８の上のそれ
ぞれのエッジ２８に接触する。逆に、サポートバー５０
に接続されるリード４６は、底部壁１４の内側表面上の
導電性パス２６に接触する。この底部壁１４は、フラン
ジ１８よりも低いレベルにあるので、このリード４６
は、リードフレームの面から少し下側にセットされる。
【００２０】その後、全てのリードは、それぞれの導電
性パスに接合される。これは、従来のプロセス、例え
ば、圧接溶接、ハンダ、導電性銀エポキシを用いた接着
結合を用いて行われる。ここに図示していないが、ハン
ダの小粒、あるいは、導電性銀エポキシを、予めリード
４４、リード４６の端部、および／または、導電性パス
２６の端部に塗布してジョイントを結合することもでき
る。
【００２１】ベース部材１２により提供される他の利点
は、各接合ジョイントに対し、すなわち、ボンディング
ワイヤ５６を半導体チップ５２と導電性パス２６に、リ
ード４４とリード４６をベース部材１２上の導電性パス
２６に、および、接合されるベース部材１２の一部は、
剛性部材で形成される点である。これにより、接合プロ
セスの間、信頼性ある接合を形成する間、確実に圧力を
加えることができる。かくして、「剛性があり強度があ
る」ということは、半導体チップを機械的に保護する、
および、半導体チップをバッチ処理する間、ボンディン
グワイヤに対し、充分な剛性と強度とを与え、このベー
ス部材の副組立体のランダムな接触、および、充分な剛
性により通常の接合ツールの圧力に対し、充分な基板を
提供できることである。
【００２２】リードフレームの組立が完了すると、すな
わち、半導体チップ５２をベース部材１２の上に接合
し、ワイヤボンディングを行った後、このベース部材と
それに隣接するリードフレームの一部を、通常のカプセ
ル化手段により包囲体内にカプセル化する。例えば、ベ
ース部材１２をモールド内に配置し、流体化したカプセ
ル化材料を、このモールド内に絞り出して包囲体を形成
する。図３に示したリードフレームのカプセル化されて
いない部分は、包囲体６０から外側に延びる。その後、
このリードフレームの一部は、様々なリードの支持体と
して機能する。すなわち、サイドレイル４２とサポート
バー４８、サポートバー５０を図３に示す点線６２に沿
って切断することにより除去し、様々なリード４４とリ
ード４６を電気的、機械的に分離する。この個別のリー
ドは、カプセル化されたチップの端子として機能する。
【００２３】前述したように、連続し、パターン化され
てない金属層３２をベース部材１２の下表面の上に配置
する。この金属層３２は、リード４４の一つと電気的に
接続され、このリード４４は、カプセル化された半導体
チップが用いられる電気装置に対し、金属層３２を設置
する手段を提供する。これにより、半導体チップ５２の
電気的シールドが形成される。
【００２４】図２の点線で示した実施例においては、よ
り完全なシールドが完全なリードフレーム組立体のベー
ス部材１２と反転関係にベース部材１２ａを配置するこ
とにより提供できる。この２つのベース部材１２ａのフ
ランジ１８は、互いに重なり合い、接合されて、半導体
チップ５２を包囲する連続的（単部は開いている）な構
造体を提供する。この２つのベース部材１２の金属層３
２は、電気的に接続される。そして、これは、例えば、
金属層３２の延長部３４を介して、金属層３２に電気的
に接続されている導電性パス２６を重ねて接合すること
により行われる。
【００２５】図２は、第２のベース部材１２ａに接合さ
れ、ワイヤ接合された第２の半導体チップ５２ａを表
す。この２つのベース部材１２とベース部材１２ａとは
同一で、この２つのベース部材１２の上に導電性パス２
６の同一のパターンを有し、あるいは、導電性パスの異
なるパターンを用いてもよい。これについては後述す
る。
【００２６】図２に示された２つの部分の構造体の組立
に際し、この２個のベース部材１２とベース部材１２ａ
をまず提供し、その半導体チップ５２と半導体チップ５
２ａをそれぞれワイヤ接合し、その後、リードフレーム
４０をベース部材１２と結合するが、リードフレーム
は、ベース部材１２ａには加えない。第２のベース部材
１２ａは、リードフレーム４０とベース部材１２とを有
する組立体の上に配置し、この２個のベース部材１２と
ベース部材１２ａのフランジ１８を結合する。そして、
この結合方法は、ベース部材１２ａのフランジ１８上の
導電性パス２６と、リードフレーム４０のリード４４と
リードフレーム４０の一つとの間を接合することにより
行われる。２個のベース部材１２とベース部材１２ａの
フランジの上の導電性パスのパターンによっては、異な
る接合、および、電気的接合を提供できる。
【００２７】例えば、このような構成においては、２個
のベース部材の上のベース部材のフランジの対向表面上
の導電性パスは、互いに重なり合い、それらの間に一本
のリードが挟み込まれる。かくして、この重なり合った
導電性パスに電気的に接続された２個のチップの一部
は、互いに電気的に接続され、挟み込まれたリードにも
接続される。
【００２８】本発明の他の構成においては、この重なり
合った導電性パスの間には、リードは存在せず、それら
の間に配置されたなくなったリードと同一厚さの導電性
ブリッジ部材でもって、この２つのチップの一部を相互
接続する。
【００２９】さらに、他の実施例においては、一つのフ
ランジの上の導電性パスは、それに面したフランジの導
電性パスとはオーバーラップせずに、リードにオーバー
ラップし接触するだけである。この接触したリードは、
一方のチップに対する端子として機能するが、両方のチ
ップに対しては機能しない。
【００３０】図２に示した２個のベース部材組立の利点
は、２個の半導体チップ５２と半導体チップ５２ａは、
この２個のチップ用に、および、それらの間の様々な電
気的接続を有する単一のチップ内に組み込むことができ
る点である。それゆえに、有効な電気的シールドが、こ
の２個のチップに対し提供できる。
【００３１】さらに、本発明の他の実施例においては、
図示はしていないが、半導体チップ５２ａをベース部材
１２ａから省き、そして、ベース部材１２ａをベース部
材１２の上の半導体チップ５２を電気的にシールドする
手段として機能させることができる。コストを削減する
ために、この導電性パスをベース部材１２ａの内側表面
から取り除くことは好ましい。
【００３２】この実施例においては、ベース部材１２は
開口端を有する。すなわち、単一の連続した還流壁では
なく、２個の離間した垂直側壁１６を有する。この開口
端構成の利点は、ベース部材１２とベース部材１２ａが
結合されたときに、プラスチック性のカプセル化材料が
自由にベース部材に入り、それらの間の隙間を完全に充
填する点である。
【図面の簡単な説明】
【図１】本発明による半導体チップが接合されたリード
フレーム組立体を表す上面図。
【図２】図１のリードフレーム組立体の端面図で、点線
と実線で展開図を示し、実線でリードフレーム組立体と
共に用いられる第２ベース部材を表す図。
【図３】図１と同様なリードフレーム組立体の上面図
で、モールドされたプラスチック包囲体内にリードフレ
ーム組立体が部分的に配置された図を表す図。
【符号の説明】
１２ ベース部材 １４ 底部壁 １６ 垂直側壁 １８ フランジ ２２ 上部表面 ２６ 導電性パス ２８ エッジ ３０ 金属パッド ３２ 金属層 ３４ 延長部 ３８ 金属層 ４０ リードフレーム ４２ サイドレイル ４４、４６ リード ４８、５０ サポートバー ５２ 半導体チップ ５４ ボンディングパッド ５６ ボンディングワイヤ ６０ 包囲体 ６２ 点線

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するリードフレーム
    組立体において、 （ａ） 底部壁（１４）と、前記底部壁の端部で上方向
    に延びる第１側壁（１６）とを有し、前記半導体チップ
    （５２）が搭載される凹部形状をした第１ベース部材
    （１２）と、前記底部壁は、対向した上部面と底部面と
    を有し、前記第１側壁（１６）は、対向した内部表面と
    外部表面とを有し、前記第１ベース部材（１２）は、前
    記底壁の上端部に配置され、そこから側面方向外側に延
    びる第１フランジ（１８）を有し、 （ｂ） 前記底部壁（１４）の前記上部表面に配置され
    た複数の導電性パス（２６）と、前記導電性パス（２
    ６）は、前記上部表面の上に配置された第１端を有し、
    前記導電性パスは、前記側壁の前記内部表面に沿って上
    方向に延びてフランジ（１８）まで到達し、 （ｃ） 前記フレームの上端部から延びる複数の片持ち
    リードからなるリードフレーム（４０）と、 前記リードフレームは、前記フランジの導電性パスの上
    で結合し、からなることを特徴とするリードフレーム組
    立体。
  2. 【請求項２】 前記導電性パス（２６）の前記第１端
    は、前記底部壁の前記上部表面の上の前記半導体チップ
    （５２）搭載領域（３０）に隣接して配置され、 前記搭載領域の上に搭載された第１の半導体チップ（５
    ２）と、前記半導体チップ（５２）の一部分と、前記導
    電性パス（２６）の第１端とを電気的に結合する手段
    （５４，５６）とをさらに有することを特徴とする請求
    項１の組立体。
  3. 【請求項３】 前記底部壁の前記底部表面の上で、か
    つ、前記側壁の前記外側表面の上に配置される導電性材
    料層をさらに有することを特徴とする請求項１の組立
    体。
  4. 【請求項４】 前記リードの一つを、前記導電性材料層
    に電気的に接続する手段（５４、５６）をさらに有する
    ことを特徴とする請求項３の組立体。
  5. 【請求項５】 前記フランジ（１８）は、上部表面と下
    部表面とを有し、 前記導電性パスは、前記フランジの前記上部表面に配置
    され、 前記導電性材料の材料層は、前記フランジの前記下部表
    面に配置されることを特徴とする請求項３の組立体。
  6. 【請求項６】 前記導電性材料層は、前記フランジの上
    の前記導電性パスの一つに接続される拡張部を有するこ
    とを特徴とする請求項５の組立体。
  7. 【請求項７】 前記第１ベース部材（１２）は、前記底
    部壁の端部で、前記第１側壁に対向して配置される上方
    向に延びる第２の側壁を有するトラフ形状を有し、 前記第２の側壁は、対向する内部表面と外部表面とを有
    し、 前記第２のフランジは、前記側壁の上端部に配置され、
    そこから横方向に外側に延び、 前記底壁の導電性パスは、前記第２の側壁に沿って前記
    第２のフランジの上まで延び、 前記リードフレームのリードは、前記第２フランジの導
    電性パスの上で結合されることを特徴とする請求項１の
    組立体。
  8. 【請求項８】 前記第１と第２のフランジは、それぞれ
    上部表面と下部表面とを有し、 前記底部表面の前記下部表面の上に配置され、前記側壁
    の上部表面と、前記フランジの下部表面との上に配置さ
    れた導電性材料層をさらに有することを特徴とする請求
    項７の組立体。
  9. 【請求項９】 前記第１ベース部材とほぼ同一形状のの
    第２ベース部材（１２ａ）をさらに有し、 前記第２ベース部材（１２ａ）は、前記第１ベース部材
    （１２）と反転関係になるように固定され、 前記第２ベース部材（１２ａ）の各２個のフランジは、
    前記第１部材の対応するそれぞれのフランジに重なり合
    い、 前記第２ベース部材（１２ａ）のフランジの上の導電性
    パスは、前記リードの対応する一つの上に重なり結合さ
    れることを特徴とする請求項１の組立体。
  10. 【請求項１０】 前記第２ベース部材（１２ａ）の搭載
    領域の上に搭載された第２の半導体チップ（５２ａ）
    と、 前記第２の半導体チップ（５２ａ）の一部を、前記第２
    のベース部材の導電性パスの第１端に電気的に結合する
    手段をさらに有することを特徴とする請求項１０の組立
    体。
  11. 【請求項１１】 前記第２ベース部材（１２ａ）の導電
    性材料層は、前記第１ベース部材の前記導電性材料層に
    電気的に結合されることを特徴とする請求項１０の組立
    体。
JP6332864A 1993-12-17 1994-12-15 リードフレーム組立体 Pending JPH07202112A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/168,706 US5408126A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor devices and novel lead frame assembly
US168706 1998-10-08

Publications (1)

Publication Number Publication Date
JPH07202112A true JPH07202112A (ja) 1995-08-04

Family

ID=22612611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6332864A Pending JPH07202112A (ja) 1993-12-17 1994-12-15 リードフレーム組立体

Country Status (3)

Country Link
US (1) US5408126A (ja)
EP (1) EP0660406A3 (ja)
JP (1) JPH07202112A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
DE10060233C1 (de) * 2000-12-05 2002-07-25 Possehl Electronic Gmbh Verfahren zur Herstellung eines Systemträgers für einen IC-Chip mit einer Leiterplatte zur Anbringung des IC-Chips

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629668A (en) * 1969-12-19 1971-12-21 Texas Instruments Inc Semiconductor device package having improved compatibility properties
JPS4947713B1 (ja) * 1970-04-27 1974-12-17
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4366342A (en) * 1978-06-21 1982-12-28 Minnesota Mining And Manufacturing Company Conductively coated embossed articles
JPS5835367B2 (ja) * 1978-07-18 1983-08-02 ミツミ電機株式会社 回路素子基板及びその製造方法
JPS5662342A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device
JPS6038844A (ja) * 1983-08-11 1985-02-28 Matsushita Electric Ind Co Ltd 半導体装置
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US4751611A (en) * 1986-07-24 1988-06-14 Hitachi Chemical Co., Ltd. Semiconductor package structure
US4829403A (en) * 1987-01-20 1989-05-09 Harding Ade Yemi S K Packaging arrangement for energy dissipating devices
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
US5256901A (en) * 1988-12-26 1993-10-26 Ngk Insulators, Ltd. Ceramic package for memory semiconductor
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
JP2530056B2 (ja) * 1989-09-14 1996-09-04 株式会社東芝 樹脂封止型半導体装置及びその製造方法
DE3935792A1 (de) * 1989-10-27 1991-05-02 Bosch Gmbh Robert Elektronische schaltung auf gesinterter keramikfolie
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
EP0598914B1 (en) * 1992-06-05 2000-10-11 Mitsui Chemicals, Inc. Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
JP2649635B2 (ja) * 1992-07-20 1997-09-03 株式会社横山製作所 引出しのロック装置

Also Published As

Publication number Publication date
US5408126A (en) 1995-04-18
EP0660406A2 (en) 1995-06-28
EP0660406A3 (en) 1995-11-08

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3780122B2 (ja) 半導体装置の製造方法
JP2814233B2 (ja) チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム
JPH0546045U (ja) 半導体パツケージ
JP2001313363A (ja) 樹脂封止型半導体装置
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JPH08111491A (ja) 半導体装置
JPH10200024A (ja) 表面実装用パッケージとその製造方法
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JPH08139257A (ja) 面実装型半導体装置
JPH07202112A (ja) リードフレーム組立体
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JPH04352436A (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH09172033A (ja) 半導体装置およびその製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2005109007A (ja) 半導体装置およびその製造方法
KR100321149B1 (ko) 칩사이즈 패키지
JPH10303350A (ja) リードフレーム
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지