WO1998020541A1 - Method for forming bump and semiconductor device - Google Patents

Method for forming bump and semiconductor device Download PDF

Info

Publication number
WO1998020541A1
WO1998020541A1 PCT/JP1997/003925 JP9703925W WO9820541A1 WO 1998020541 A1 WO1998020541 A1 WO 1998020541A1 JP 9703925 W JP9703925 W JP 9703925W WO 9820541 A1 WO9820541 A1 WO 9820541A1
Authority
WO
WIPO (PCT)
Prior art keywords
bump
forming
substrate
chip
bumps
Prior art date
Application number
PCT/JP1997/003925
Other languages
English (en)
French (fr)
Inventor
Akira Okamoto
Original Assignee
Niigata Seimitsu Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Seimitsu Co., Ltd. filed Critical Niigata Seimitsu Co., Ltd.
Priority to DE69737939T priority Critical patent/DE69737939T2/de
Priority to EP97909671A priority patent/EP0949668B1/en
Priority to US09/284,616 priority patent/US6383891B1/en
Priority to JP52120998A priority patent/JP3983300B2/ja
Priority to AU47252/97A priority patent/AU4725297A/en
Publication of WO1998020541A1 publication Critical patent/WO1998020541A1/ja
Priority to HK00102755A priority patent/HK1023649A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Definitions

  • Patent application title Bump forming method and semiconductor device
  • the present invention connects two boards with a pad (for example, a printed wiring board and a semiconductor chip), such as when mounting based on BGA technology or when performing flip chip mounting.
  • the present invention relates to a method for forming a bump used for a semiconductor device, and a semiconductor device manufactured using the formed bump.
  • BGA Bit Grid Array
  • pads are formed on both a semiconductor chip and a printed wiring board, and these pads are joined via solder balls and gold balls called bumps.
  • the mounting area is much smaller than when mounting by mounting pin-shaped terminals on a semiconductor chip or when performing COB (Chip On Board) mounting using a bonding wire. can do.
  • bump forming methods used in mounting based on BGA technology, such as flip-chip mounting, a normal bump method, a transfer bump method, a ball bump method, and a mesa bump method.
  • the bump method the upper surface of a semiconductor wafer is covered with a resist except for a portion where a bump is to be formed, and after forming a bump by plating, the resist is removed.
  • the transfer bump method a bump is transferred and bonded to the tip of the inner lead, and the bump and the aluminum electrode of the semiconductor chip are positioned and heated and pressed.
  • the ball bump method is The bump is attached to each pad by using a device for performing the key bonding.
  • the mesa bump method is to integrally form the bump at the tip of the inner lead.
  • the transfer bump method and the mesa bump method are: It assumes the use of inner leads and is not suitable for mounting based on BGA technology—flip chip mounting. Also, in the ball bump method, since bumps are attached to each pad in turn, there is a problem that as the number of pads increases, the mounting becomes more troublesome. On the other hand, the bump method usually has a problem in that the bumps are apt to vary in size and shape because the bumps are formed by plating. Disclosure of the invention
  • the present invention has been made in view of the above points, and has as its object to provide a bump forming method capable of forming a bump of a desired size and shape without requiring a complicated process; It is to provide a semiconductor device manufactured by utilizing the above.
  • the method of forming a bump according to the present invention includes a step of covering the upper surface of the first substrate with a resist except for a pad formation region, and a step of forming a resist with the surface covered with the resist of the first substrate facing downward. Spraying a conductive material toward the surface covered with the to form a substantially hemispherical bump in a pad formation region on the first substrate.
  • a hemispherical bump is formed in the pad formation region by the effect of gravity by spraying a conductive material from below the pad formation region on the first substrate, and the complicated process can be performed. Bumps can be formed without the need.
  • the method of forming a bump according to the present invention includes a step of forming a print pattern having a predetermined thickness by screen printing around the pad on the first substrate, and a step of deforming the print pattern using surface tension to obtain a substantially hemispherical shape. Forming the bumps in a shape of a circle. After a print pattern is formed around the pad on the first substrate by screen printing, this print pattern is deformed into a round shape due to surface tension, so a hemispherical bump is formed without using any special equipment. can do.
  • the method of forming a bump according to the present invention includes the step of forming a bump having a predetermined thickness around the pad on the first substrate. Performing screen printing on the upper surface of the first substrate so that a printing pattern is formed; and printing the first substrate so that the shape of the printing pattern formed on the first substrate is substantially hemispherical. Leaving the surface on which the surface is formed down for a predetermined time. A print pattern is formed around the pad on the first substrate by screen printing, and the surface on which the print pattern is formed faces downward for a predetermined time, thereby easily forming a hemispherical bump by the action of gravity. can do. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a diagram illustrating a method of forming a bump and a manufacturing process of a semiconductor device.
  • FIG. 2 is a diagram illustrating the process of FIG. 1 (c) in detail.
  • FIG. 3 is a diagram showing an example of a bump having a two-layer structure
  • Fig. 4 is a diagram explaining the outline of screen printing
  • FIG. 5 is a diagram showing the shape of a print pattern.
  • FIG. 1 is a diagram for explaining a method of forming a bump and a manufacturing process of a semiconductor device.
  • This figure shows an example of mounting a packaged semiconductor chip on a printed wiring board based on BGA technology.
  • the pad formed in the package of the semiconductor chip and the printed wiring board This is to join the pad formed at this point via the bump.
  • the printed wiring board described above corresponds to the first substrate
  • the packaged semiconductor chip corresponds to the second substrate.
  • pads 2 are formed on the printed wiring board 1 at the same intervals as the pads on the semiconductor chip.
  • the upper surface of the printed wiring board 1 is covered with the resist 3 except for the pad formation region.
  • the surface covered with the resist 3 of the printed wiring board 1 faces downward, and molten solder is sprayed from below the bumps 4 to form bumps 4 in the pad formation region.
  • FIG. 2 is a diagram for explaining in detail the step of FIG. 1 (c).
  • the printed wiring board 1 is placed on the belt conveyor 11 with the resist forming surface facing down. Mounted downward. Below the belt conveyor 11, a nozzle 12 for spraying molten solder is provided.
  • molten solder is sprayed on the printed wiring board 1 that has passed above the nozzles 12.
  • Solder does not adhere to the portion of the printed wiring board 1 covered with the resist 3, and the solder layer is formed only on the pad forming surface not covered with the resist 3.
  • This solder layer becomes substantially hemispherical under the action of gravity and is used as the bump 4. Also, since a fixed amount of solder is always sprayed from the nozzles 12, the size of the bumps 4 becomes substantially uniform.
  • the printed wiring board 1 on which the bumps 4 are formed is aligned with the pad 6 of the semiconductor chip 5 as shown in FIG. 1 (d), and then passed through a high-temperature furnace. As a result, as shown in FIG. 1 (e), the bumps 4 are melted, and the semiconductor chip 5 is joined to the printed wiring board 1 via the bumps 4.
  • the solder layer is formed in the pad formation region by spraying the molten solder from below with the pad formation surface of the printed wiring board 1 facing downward. Under the action, an ideal hemispherical bump 4 is obtained. Therefore, the hemispherical bump 4 can be formed by a simple process without using a special device or the like.
  • the solder since the portions other than the bump formation portions are covered with the resist 3, the solder does not adhere to unnecessary portions. Furthermore, since a fixed amount of molten solder is sprayed from the nozzles 12 while moving the printed wiring board 1 at a constant speed, variations in the size and shape of the bumps 4 can be eliminated. Further, if a plurality of printed wiring boards 1 are placed on the belt conveyor 11 at regular intervals, bumps 4 of the same shape can be formed on the plurality of printed wiring boards 1 in a short time, and the production efficiency is improved.
  • the material sprayed from the nozzle 12 is not limited to the above-described molten solder, and various materials having excellent adhesiveness and conductivity (eg, gold) can be used.
  • the bumps 4 described above may be formed by spraying two or more kinds of substances.
  • FIG. 3 shows an example in which the pump 4 has a two-layer structure, in which an upper solder layer 4a that melts at a low temperature and a lower solder layer 4b that melts at a high temperature are formed. With such a structure, electrical contact with the semiconductor chip 5 is ensured when the upper solder layer 4a is melted.
  • the adhesiveness of the bumps 4 can be increased as compared with the case where the bumps 4 have a single-layer structure.
  • the bumps 4 have a multilayer structure
  • different materials may be sprayed from one nozzle 12 or two or more nozzles 12 may be provided.
  • a plurality of nozzles 12 may be arranged in a line, and the same amount of molten solder may be sprayed from each nozzle 12 at the same time.
  • the bumps 4 are formed by screen printing.
  • FIG. 4 is a diagram for explaining the outline of screen printing.
  • a screen mask 21 on which the shape of the bump 4 is drawn is arranged above the printed wiring board 1. Both ends of the screen mask 21 are supported by the screen frame 22.
  • the screen mask 21 is placed in close contact with the upper surface of the printed wiring board 1, and when the squeegee 23 is released, the original is removed. Return to the position (dotted line position shown).
  • the printing surface is left for a predetermined time before the printing pattern 25 dries.
  • the print pattern 25 is hemispherical and solidified under the action of gravity, and the bump 4 is completed.
  • the bumps 4 are formed using screen printing, variations in the sizes of the bumps 4 can be eliminated. Further, unlike the first embodiment, since the process of forming a pad registry on the printed wiring board 1 is not required, the manufacturing process can be further simplified. When performing screen printing, as shown in Fig. 5, if the print pattern 25 is formed wider and thicker than the size of the bump 4, even if the print pattern 25 shrinks due to surface tension, the area of the Can be about the same as 4. In addition, since the surface is deformed into a round shape as shown by a dotted line due to surface tension, the printed surface does not need to face downward, and the manufacturing process can be further simplified. Alternatively, the bumps 4 may be formed using both surface tension and gravity.
  • the bumps 4 may be formed on the pads of the semiconductor chip 5.
  • the bump forming method in the case of mounting based on the BGA technology has been described.
  • a so-called flip chip in which a bare chip cut out from a semiconductor wafer is mounted on the printed wiring board 1 is described.
  • This embodiment is also applicable when forming the bumps 4 used for mounting.
  • the size of the bumps 4 must be smaller than in the case of mounting using BGA technology. It is necessary to change the pattern shape of 1.
  • the material of the pad formed on the bare chip is generally aluminum-polysilicon or the like. Solder does not easily adhere to these materials, so the surface of the pad must have good adhesion, mutual diffusion, and solder wetting.
  • the considered intermediate metal layer must be formed in advance prior to the process of spraying the molten solder.
  • a metal surface layer to which solder such as copper or gold is likely to adhere is formed by plating or vapor deposition.
  • a surface layer such as Cr—Cu—Au, TiW—Cu, Ti—Cu—Ni, or A1 / Ni_Ni_Cu is formed.
  • Such a surface layer is also effective when the bumps 4 are formed on a printed wiring board or the like on which a pad to which solder or the like is unlikely to adhere is formed.
  • bumps 4 may be formed on the semiconductor wafer before cutting the semiconductor wafer, and then cut into individual chips after the bumps are formed.
  • the registration of the first substrate is performed from below the first substrate. Since an electrically conductive material is sprayed onto the surface covered with the strut to form a bump, an ideal hemispherical bump can be formed by the action of gravity. In addition, if the conductive material is sprayed while the first substrate is being conveyed, the conductive material can be sprayed uniformly on the first substrate, and variations in bump size and shape can be suppressed. Further, by spraying two or more kinds of conductive materials, a bump having a multilayer structure can be easily formed. Therefore, it is easy to adopt a structure in which the upper layer side of the bump melts at a lower temperature than the lower layer side, and the adhesion of the bump can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

明 細 書 バンプの形成方法および半導体装置
技術分野
本発明は、 B G A技術に基づいて実装を行う場合や、 フリップチップ実装を行 う場合のように、 パッ ドが形成された 2つの基板 （例えば、 プリント配線板と半 導体チップ） を接続するのに用いられるバンプの形成方法と、 形成されたバンプ を用いて製造された半導体装置に関する。 背景技術
半導体チップをプリント配線板に実装する技術の一つに B G A (Bal l Grid Ar ray ) 技術と呼ばれるものがある。 B G A技術は、 半導体チヅプとプリント配線 板の双方にパッ ドを形成し、 これらパッ ドをバンプと呼ばれる半田ボールゃ金ボ 一ル等を介して接合するものである。 このようなバンプを用いることにより、 半 導体チップにピン形状の端子を取り付けて実装を行う場合や、 ボンディングワイ ャを用いた C O B (Chip On Board ) 実装を行う場合よりもはるかに実装面積を 小さくすることができる。
一方、 半導体チップをパッケージングせずにベアチップの状態でプリン卜配線 板に実装するいわゆるフリップチップ実装も最近では広く行われるようになって きた。 フリツプチップ実装の場合にも、 ベアチップのパッ ドとプリント配線板の パッ ドとがバンプを介して接合される。
B G A技術に基づく実装ゃフリップチップ実装などに用いられるバンプの形成 方法として、 通常バンプ方式、 転写バンプ方式、 ボールバンプ方式およびメサバ ンプ方式の 4つの方式が一般に知られている。 通常バンプ方式は、 半導体ウェハ の上面をバンプ形成箇所を除いてレジス 卜で覆い、 めっき処理によってバンプを 形成した後にレジストを除去するものである。 転写バンプ方式は、 インナ一リ一 ドの先端にバンプを転写接合し、 このバンプと半導体チップのアルミニウム電極 とを位置合わせして加熱 ·加圧するものである。 また、 ボールバンプ方式は、 ヮ ィャボンディングを行う装置を用いて各パッ ドにバンプを取り付けるものであり 、 メサバンプ方式は、 インナーリードの先端にバンプを一体形成するものである これら 4つの方式のうち、 転写バンプ方式とメサバンプ方式は、 インナ一リ一 ドの利用を前提としており、 B G A技術に基づく実装ゃフリップチップ実装には 向かない。 また、 ボールバンプ方式は、 各パッ ドに順々にバンプを取り付けるた め、 パッ ドの数が多くなるほど実装に手間がかかるという問題がある。 一方、 通 常バンプ方式は、 めっき処理によってバンプを形成するため、 バンプのサイズや 形状にばらつきが生じやすいという問題がある。 発明の開示
本発明は、 このような点に鑑みて創作されたものであり、 その目的は、 複雑な 工程を要することなく所望のサイズおよび形状のバンプを形成できるバンプの形 成方法と、 このようなバンプを利用して製造された半導体装置を提供することに ある。
本発明のバンプの形成方法は、 第 1の基板の上面をパッ ド形成領域を除いてレ ジス 卜で覆う工程と、 第 1の基板のレジス卜で覆った面を下にしてその下方から レジストで覆った面に向けて導電性材料を噴霧し、 第 1の基板上のパッ ド形成領 域にほぼ半球状のバンプを形成する工程とを備えている。 第 1の基板上のパッ ド 形成領域を下向きにして、 その下方から導電性材料を噴霧することにより、 重力 の作用によりパッ ド形成領域に半球状のバンプを形成しており、 複雑な工程を要 することなくバンプを形成することができる。
また、 本発明のバンプの形成方法は、 第 1の基板上のパッ ド周辺にスクリーン 印刷により所定厚さの印刷パターンを形成する工程と、 表面張力を利用して印刷 パターンを変形させてほぼ半球状の前記バンプを形成する工程とを備えている。 第 1の基板上のパッ ド周辺にスクリーン印刷によって印刷パターンを形成した後 に、 この印刷パターンが表面張力により丸く変形するため、 他に特別な装置等を 用いることなく、 半球状のバンプを形成することができる。
また、 本発明のバンプの形成方法は、 第 1の基板上のパッ ド周辺に所定厚さの 印刷パターンが形成されるように第 1の基板の上面にスクリーン印刷を行う工程 と、 第 1の基板上に形成された印刷パターンの形状がほぼ半球状になるように第 1の基板の印刷パターンが形成された面を下にして所定時間放置する工程とを備 えている。 第 1の基板上のパッ ド周辺にスクリーン印刷によって印刷パターンを 形成し、 印刷パターンが形成された面を下に向けて所定時間放置することにより 、 重力の作用によって容易に半球状のバンプを形成することができる。 図面の簡単な説明
第 1図は、 バンプの形成方法と半導体装置の製造工程を説明する図、 第 2図は、 第 1図 （ c ) の工程を詳細に説明する図、
第 3図は、 2層構造のバンプの一例を示す図、
第 4図は、 スクリーン印刷の概略を説明する図、
第 5図は、 印刷パターンの形状を示す図である。 発明を実施するための最良の形態
〔第 1の実施形態〕
第 1図は、 バンプの形成方法と半導体装置の製造工程を説明する図である。 こ の図は、 パッケージングされた半導体チップをプリント配線板上に B G A技術に 基づいて実装する例を示しており、 具体的には、 半導体チップのパーケージに形 成されたパッ ドとプリント配線板に形成されたパッ ドとをバンプを介して接合す るものである。 上述したプリン ト配線板が第 1の基板に、 パッケージングされた 半導体チップが第 2の基板にそれそれ対応している。
まず第 1図 （a ) に示すように、 半導体チップ上のパッ ドと同じ間隔でプリン ト配線板 1上にパッ ド 2を形成する。 次に、 第 1図 （b ) に示すように、 プリン ト配線板 1の上面をパッ ド形成領域を除いてレジス ト 3で覆う。 次に、 第 1図 （ c ) に示すように、 プリント配線板 1のレジスト 3で覆った面を下に向け、 その 下方から溶融半田を噴霧してパッ ド形成領域にバンプ 4を形成する。
第 2図は第 1図 （c ) の工程を詳細に説明する図である。 同図に示すように、 プリント配線板 1は、 レジスト形成面を下に向けた状態でベルトコンベア 1 1に 下向きに取り付けられる。 ベルトコンベア 1 1の下方には、 溶融半田を噴霧する ノズル 1 2が設置されている。 ベルトコンベア 1 1が移動を開始すると、 ノズル 1 2の上方を通過したプリント配線板 1に溶融半田が吹き付けられる。 プリント 配線板 1上のレジスト 3で覆われた部分には半田は付着せず、 レジスト 3で覆わ れていないパッ ド形成面のみに半田層が形成される。 この半田層は、 重力の作用 を受けてほぼ半球状になり、 これがバンプ 4として利用される。 また、 ノズル 1 2からは常に一定量の半田が噴霧されるため、 バンプ 4のサイズはほぼ均一にな る。
バンプ 4が形成されたプリント配線板 1はレジスト除去後に、 第 1図 （d ) に 示すように半導体チップ 5のパッ ド 6と位置合わせされた後、 高温の炉に通され る。 その結果、 第 1図 （e ) に示すようにバンプ 4が溶融し、 半導体チップ 5は バンプ 4を介してプリント配線板 1 と接合される。
このように、 本実施形態では、 プリント配線板 1のパッ ド形成面を下に向けて その下方から溶融半田を噴霧してパッ ド形成領域に半田層を形成するため、 この 半田層は重力の作用を受けて理想的な半球状のバンプ 4になる。 したがって、 特 別な装置等を用いることなく、 簡易な工程で半球状のバンプ 4を形成することが できる。
また、 バンプ形成箇所以外はレジスト 3で覆っているため、 余計な部分に半田 が付着することはない。 さらに、 プリント配線板 1を一定速度で移動させながら ノズル 1 2から一定量の溶融半田を吹き付けるため、 バンプ 4のサイズや形状の ばらつきをなくすことができる。 また、 ベルトコンベア 1 1に一定間隔で複数の プリント配線板 1を載置すれば、 複数のプリント配線板 1に同一形状のバンプ 4 を短時間に形成することができ、 製造効率がよくなる。
なお、 ノズル 1 2から噴霧する物質は、 上述した溶融半田に限定されず、 付着 性および導電性に優れた各種の物質 （例えば金など） を利用可能である。 また、 2種類以上の物質を噴霧して上述したバンプ 4を形成してもよい。 第 3図は、 ンプ 4を 2層構造とし、 上層に低温で溶融する半田層 4 aを、 下層に高温で溶融 する半田層 4 bを形成した例を示している。 このような構造にすると、 上層の半 田層 4 aが溶融した時点で半導体チップ 5との電気的接触が確保されるため、 バ ンプ 4を一層構造にする場合よりも、 バンプ 4の付着性を高めることができる。 なお、 バンプ 4を多層構造とする場合には、 1本のノズル 1 2から異なる材料を 噴霧してもよく、 あるいは 2本以上のノズル 1 2を設けてもよい。 また、 プリン ト配線板 1の面積が広い場合は、 複数のノズル 1 2を一列に並べて、 各ノズル 1 2から同時に同量の溶融半田を噴霧すればよい。
〔第 2の実施形態〕
以下に説明する第 2の実施形態は、 スクリーン印刷によってバンプ 4を形成す るものである。
第 4図はスクリーン印刷の概略を説明する図である。 プリント配線板 1の上方 には、 バンプ 4の形状が描かれたスクリーンマスク 2 1が配置されている。 スク リーンマスク 2 1は、 両端がスクリーン枠 2 2によって支持されており、 スキ-- ジ 2 3を押し当てるとプリント配線板 1の上面に密着配置され、 スキ一ジ 2 3を 離すと元の位置 （図示の点線位置） に復帰する。
スクリーンマスク 2 1の上面に、 半田や金などで構成される導電性のペースト 2 4を載せた状態でスキージ 2 3をスクリーンマスク 2 1に押し当て、 そのまま スキージ 2 3を図示の矢印の方向に移動させる。 スクリーンマスク 2 1は、 スキ —ジ 2 3が押し当てられた部分のみプリント配線板 1に密着配置され、 スキージ 2 3が通過した部分のスクリーンマスク 2 1はプリント配線板 1から離れる。 こ れにより、 プリント配線板 1上にはスクリーンマスク 2 1のパターンに応じた形 状の印刷パターン 2 5が転写される。
スクリーン印刷が終了すると、 印刷パターン 2 5が乾く前に印刷面を下にして 所定時間放置される。 これにより、 印刷パターン 2 5は重力の作用を受けて半球 状になって固化され、 バンプ 4が完成する。
その後は、 第 1図 （d ) 、 ( e ) と同様の工程が行われ、 半導体チップ 5がプ リント配線板 1に取り付けられる。
このように、 第 2の実施形態は、 スクリーン印刷を利用してバンプ 4を形成す るため、 バンプ 4のサイズのばらつきをなくすことができる。 また、 第 1の実施 形態と異なり、 プリント配線板 1上にパッ ドゃレジス トを形成する処理が不要な ため、 製造工程をより一層簡易化できる。 なお、 スクリーン印刷をする際、 第 5図に示すように、 バンプ 4のサイズより も広めかつ厚めに印刷パターン 2 5を形成すれば、 表面張力により印刷パターン 2 5が縮んでも、 その面積をバンプ 4と同程度にすることができる。 また、 表面 張力により図示の点線のように丸く変形するため、 印刷した面を下向きにする必 要がなくなり、 製造工程をより簡略化できる。 あるいは、 表面張力と重力の両方 を利用してバンプ 4を形成してもよい。
上述した第 1および第 2の実施形態では、 プリント配線板 1にバンプ 4を形成 する例を説明したが、 半導体チップ 5のパッ ドにバンプ 4を形成してもよい。 また、 上述した第 1および第 2の実施形態では、 B G A技術に基づいて実装を 行う場合のバンプ形成方法について説明したが、 半導体ウェハから切り出された ベアチップをプリント配線板 1に実装するいわゆるフリップチップ実装に用いら れるバンプ 4を形成する際にも本実施形態は適用可能である。 ただし、 フリップ チップ実装の場合は、 B G A技術による実装を行う場合よりも、 バンプ 4のサイ ズを小さく しなければならないため、 ノズル 1 2から噴射する材料や噴射量を変 えたり、 スクリーンマスク 2 1のパターン形状を変更する必要がある。
また、 ベアチップ上に形成されるパッ ドの材質は、 一般にはアルミニウムゃポ リシリコン等が用いられるが、 これらには半田が付着しにくいため、 その表面に は密着性、 相互拡散、 半田のぬれを考慮した中間金属層を、 溶融半田の噴霧工程 に先立って予め形成しておく必要がある。 例えば、 メツキや蒸着によって銅や金 等の半田が付着しやすい金属の表面層を形成しておく。 あるいは、 C r— C u— A u、 T i W— C u、 T i— C u— N i、 A 1 / N i _ N i _ C uなどの表面層 を形成しておく。 このような表面層は、 半田等が付着しにくいパッ ドが形成され たプリント配線板等にバンプ 4を形成する場合にも有効である。
また、 フリップチップ実装を行う場合は、 半導体ウェハを切り出す前に半導体 ウェハ上にバンプ 4を形成し、 バンプ形成後に個別のチップに切り出してもよい
産業上の利用可能性
上述したように、 本発明によれば、 第 1の基板の下方から、 第 1の基板のレジ ス卜で覆った面に向けて導電性材料を噴霧してバンプを形成するため、 重力の作 用により、 理想的な半球状のバンプを形成することができる。 また、 第 1の基板 を搬送させながら導電性材料を噴霧すれば、 第 1の基板に均一に導電性材料を吹 き付けることができ、 バンプのサイズと形状のばらつきを抑えることができる。 また、 2種類以上の導電性材料を噴霧すれば、 多層構造のバンプを容易に形成 することができる。 したがって、 バンプの上層側が下層側よりも低い温度で溶融 するような構造にすることも容易にでき、 バンプの付着性を高めることができる

Claims

請 求 の 範 囲
1 . 第 1および第 2の基板の双方に形成されたパッ ド同士を接続するのに用いら れるバンプの形成方法において、
前記第 1の基板の上面をパッ ド形成領域を除いてレジス卜で覆う工程と、 前記第 1の基板のレジス トで覆った面を下にして、 その下方から前記レジスト で覆った面に向けて導電性材料を噴霧し、 前記第 1の基板上のパッ ド形成領域に ほぼ半球状のバンプを形成する工程とを備えたことを特徴とするバンプの形成方 法。
2 . 前記第 1の基板を搬送しながら前記導電性材料を噴霧することを特徴とする 請求の範囲第 1項記載のバンプの形成方法。
3 . 所定サイズの前記バンプが形成されるように前記第 1の基板の搬送速度を調 整することを特徴とする請求の範囲第 2項記載のバンプの形成方法。
4 . 所定サイズの前記バンプが形成されるように前記導電性材料の噴霧量を調整 することを特徴とする請求の範囲第 1項記載のバンプの形成方法。
5 . 2種類以上の前記導電性材料を噴霧し、 多層構造の前記バンプを形成するこ とを特徴とする請求の範囲第 1項記載のバンプの形成方法。
6 . 前記バンプの上層側が前記バンプの下層側よりも低い温度で溶融するように 2種類以上の前記導電性材料で前記バンプを形成することを特徴とする請求の範 囲第 5項記載のバンプの形成方法。
7 . 前記第 1および第 2の基板のうちいずれか一方はプリント配線板であり、 他 方は半導体チップであることを特徴とする請求の範囲第 1項記載のバンプの形成 方法。
8 . 前記半導体チップは、 半導体ウェハから切り出されたベアチップであり、 前記ベアチップを前記プリント配線板にフリップチップ実装する際に用いられ る前記バンプを形成することを特徴とする請求の範囲第 7項記載のバンプの形成 方法。
9 . 前記半導体ウェハの切り出しを行う前に、 前記半導体ウェハの全面に前記バ ンプを形成することを特徴とする請求の範囲第 8項記載のバンプの形成方法。
1 0 . 第 ίおよび第 2の基板の双方に形成されたパッ ド同士を接続するのに用い られるバンプの形成方法において、
前記第 1の基板上のパッ ド周辺に、 スクリーン印刷により所定厚さの印刷パ夕 ーンを形成する工程と、
少なくとも表面張力を利用して前記印刷パターンを変形させてほぼ半球状の前 記バンプを形成する工程とを備えたことを特徴とするバンプの形成方法。
1 1 . 前記第 1の基板上のパッ ド形成領域を含み、 かつ前記パッ ド形成領域より も広めに前記印刷パターンを形成することを特徴とする請求の範囲第 1 0項記載 のバンプの形成方法。
1 2 . 前記印刷パターンの形状がほぼ半球状になるように、 前記第 1の基板の前 記印刷パターンが形成された面を下に向けて所定時間放置することを特徴とする 請求の範囲第 1 0項記載のバンプの形成方法。
1 3 . 前記第 1および第 2の基板のうちいずれか一方はプリント配線板であり、 他方は半導体チップであることを特徴とする請求の範囲第 1 0項記載のバンプの 形成方法。
1 4 . 前記半導体チップは、 半導体ウェハから切り出されたベアチップであり、 前記ベアチップを前記プリント配線板にフリップチップ実装する際に用いられ る前記バンプを形成することを特徴とする請求の範囲第 1 3項記載のバンプの形 成方法。
1 5 . 前記半導体ウェハの切り出しを行う前に、 前記半導体ウェハの全面に前記 バンプを形成することを特徴とする請求の範囲第 1 4項記載のバンプの形成方法 o
1 6 . 第 1および第 2の基板の双方に形成されたパッ ド同士を接続するのに用い られるバンプの形成方法において、
前記第 1の基板上のパッ ド周辺に所定厚さの印刷パターンが形成されるように 前記第 1の基板の上面にスクリーン印刷を行う工程と、
前記第 1の基板上に形成された前記印刷パターンの形状がほぼ半球状になるよ うに前記第 1の基板の前記印刷パターンが形成された面を下にして所定時間放置 する工程とを備えたことを特徴とするバンプの形成方法。
1 7 . 前記第 1および第 2の基板のうちいずれか一方はプリント配線板であり、 他方は半導体チップであることを特徴とする請求の範囲第 1 6項記載のバンプの 形成方法。
1 8 . 前記半導体チップは、 半導体ウェハから切り出されたベアチップであり、 前記ベアチップを前記プリント配線板にフリップチップ実装する際に用いられ る前記バンプを形成することを特徴とする請求の範囲第 1 7項記載のバンプの形 成方法。
1 9 . 前記半導体ウェハの切り出しを行う前に、 前記半導体ウェハの全面に前記 バンプを形成することを特徴とする請求の範囲第 1 8項記載のバンプの形成方法
2 0。 第 1および第 2の基板を有し、 これら第 1および第 2の基板の双方に形成 されたパッ ド同士をバンプを介して接続した半導体装置において、
前記バンプは、 前記第 1の基板の上面をパッ ド形成領域を除いてレジス トで覆 つてその面を下向きにし、 その下方から導電性材料を噴霧して形成されることを 特徴とする半導体装置。
PCT/JP1997/003925 1996-11-06 1997-10-29 Method for forming bump and semiconductor device WO1998020541A1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE69737939T DE69737939T2 (de) 1996-11-06 1997-10-29 Verfahren zur herstellung von höcker und halbleiteranordnung
EP97909671A EP0949668B1 (en) 1996-11-06 1997-10-29 Method for forming bump and semiconductor device
US09/284,616 US6383891B1 (en) 1996-11-06 1997-10-29 Method for forming bump and semiconductor device
JP52120998A JP3983300B2 (ja) 1996-11-06 1997-10-29 バンプの形成方法
AU47252/97A AU4725297A (en) 1996-11-06 1997-10-29 Method for forming bump and semiconductor device
HK00102755A HK1023649A1 (en) 1996-11-06 2000-05-08 Method for forming bump and semiconductor device.

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31006096 1996-11-06
JP8/310060 1996-11-06
JP5237397 1997-02-20
JP9/52373 1997-02-20

Publications (1)

Publication Number Publication Date
WO1998020541A1 true WO1998020541A1 (en) 1998-05-14

Family

ID=26392985

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003925 WO1998020541A1 (en) 1996-11-06 1997-10-29 Method for forming bump and semiconductor device

Country Status (9)

Country Link
EP (1) EP0949668B1 (ja)
JP (1) JP3983300B2 (ja)
KR (1) KR100368946B1 (ja)
CN (1) CN1153266C (ja)
AU (1) AU4725297A (ja)
DE (1) DE69737939T2 (ja)
HK (1) HK1023649A1 (ja)
TW (1) TW354412B (ja)
WO (1) WO1998020541A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051346B4 (de) * 2005-10-25 2011-02-10 Thallner, Erich, Dipl.-Ing. Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers
CN104078367B (zh) * 2013-03-29 2017-10-13 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺
CN106170850A (zh) * 2014-01-09 2016-11-30 汉高股份有限及两合公司 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途
KR101582243B1 (ko) 2014-05-09 2016-01-04 주식회사 에이앤에스월드 엘이디 프레임의 솔더 범프 형성용 마스크 클리너장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0374852A (ja) * 1989-08-17 1991-03-29 Canon Inc 電極端子の相互接続方法及び電気接続構造体の製造方法
JPH06188290A (ja) * 1992-09-03 1994-07-08 American Teleph & Telegr Co <Att> マルチチップモジュールをアセンブルするための方法及び装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568012A (en) * 1982-01-14 1986-02-04 Toshiba Seiki Co., Ltd. Soldering apparatus
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPH02159094A (ja) * 1988-12-12 1990-06-19 Rohm Co Ltd 印刷配線基板装置
JP3156483B2 (ja) * 1994-01-11 2001-04-16 松下電器産業株式会社 バンプの形成方法
JPH08181142A (ja) * 1994-12-26 1996-07-12 Fujitsu Ltd はんだバンプの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0374852A (ja) * 1989-08-17 1991-03-29 Canon Inc 電極端子の相互接続方法及び電気接続構造体の製造方法
JPH06188290A (ja) * 1992-09-03 1994-07-08 American Teleph & Telegr Co <Att> マルチチップモジュールをアセンブルするための方法及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0949668A4 *

Also Published As

Publication number Publication date
CN1236484A (zh) 1999-11-24
AU4725297A (en) 1998-05-29
HK1023649A1 (en) 2000-09-15
JP3983300B2 (ja) 2007-09-26
DE69737939T2 (de) 2008-04-03
EP0949668A1 (en) 1999-10-13
KR100368946B1 (ko) 2003-01-24
TW354412B (en) 1999-03-11
KR20000052897A (ko) 2000-08-25
EP0949668A4 (en) 2000-03-15
DE69737939D1 (de) 2007-08-30
EP0949668B1 (en) 2007-07-18
CN1153266C (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
US7056818B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US7112524B2 (en) Substrate for pre-soldering material and fabrication method thereof
US6482680B1 (en) Flip-chip on lead frame
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US20100309641A1 (en) Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip
KR20030060897A (ko) 솔더 범프를 위한 폴리머 칼라
US20020053745A1 (en) Method of making chip scale package
KR100555706B1 (ko) 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
US20090014898A1 (en) Solder cap application process on copper bump using solder powder film
JPH1070153A (ja) 電子部品の接続方法
US6500693B2 (en) Electrode forming method and bump electrode formable base used therefor
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
JP3983300B2 (ja) バンプの形成方法
US6383891B1 (en) Method for forming bump and semiconductor device
JPH04233792A (ja) 電子部品と回路板の接合方法
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP2615744B2 (ja) 半田バンプの形成方法
US6953711B2 (en) Flip chip on lead frame
JP2000100868A (ja) 半導体装置およびその製造方法
JPS644342B2 (ja)
KR100426391B1 (ko) 금속 범프의 제조 방법
EP1621278B1 (en) Substrate for pre-soldering material and fabrication method thereof
JPH05299476A (ja) 半導体チップの実装方法
JPS644341B2 (ja)
JPH04165636A (ja) 半導体装置の電極形成方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97199490.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CN JP KR RU US VN

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019997003761

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1997909671

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09284616

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1997909671

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997003761

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997003761

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1997909671

Country of ref document: EP