CN1236484A - 凸点的形成方法和半导体装置 - Google Patents

凸点的形成方法和半导体装置 Download PDF

Info

Publication number
CN1236484A
CN1236484A CN97199490A CN97199490A CN1236484A CN 1236484 A CN1236484 A CN 1236484A CN 97199490 A CN97199490 A CN 97199490A CN 97199490 A CN97199490 A CN 97199490A CN 1236484 A CN1236484 A CN 1236484A
Authority
CN
China
Prior art keywords
mentioned
salient point
substrate
formation method
welding zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97199490A
Other languages
English (en)
Other versions
CN1153266C (zh
Inventor
冈本明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Neuro Solution Corp
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Publication of CN1236484A publication Critical patent/CN1236484A/zh
Application granted granted Critical
Publication of CN1153266C publication Critical patent/CN1153266C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明的目的在于用简单的工序来形成所希望的尺寸和形状的凸点。在印刷布线板1上以与半导体芯片5上的焊区6相同的间隔形成了焊区2后,用抗蚀剂3覆盖除了焊区形成区域之外的印刷布线板1的上表面。其次,使印刷布线板1被抗蚀剂3覆盖的面朝下,从其下方喷射熔融焊锡。熔融焊锡只附着于印刷布线板1的焊区形成面上,受到重力的作用而形成理想的半球状的凸点4。形成了凸点4的印刷布线板1在与半导体芯片5的焊区6进行了位置重合后,通过高温炉。由此,凸点4熔化,通过凸点4使半导体芯片5与印刷布线板1接合。

Description

凸点的形成方法和半导体装置
技术领域
本发明涉及在连接如基于BGA技术进行安装的情况或进行倒装芯片安装的情况那样形成了焊区(pad)的2个基板(例如印刷布线板和半导体芯片)中使用的凸点(bump)的形成方法和使用被形成的凸点制造的半导体装置。
背景技术
在将半导体芯片安装到印刷布线板上的技术之一中有被称为BGA(球状栅格阵列)的技术。BGA技术是一种在半导体芯片和印刷布线板的两者中形成焊区、通过被称为凸点的焊锡球或金球等来接合这些焊区的技术。通过使用这样的凸点，与在半导体芯片上安装引脚形状的端子来进行安装的情况、或进行使用了键合引线的COB(板上的芯片)安装的情况相比，可大幅度地减小安装面积。
另一方面，最近也广泛地进行不对半导体芯片进行封装而是在裸芯片的状态下安装到印刷布线板上的所谓的倒装芯片安装。在倒装芯片安装的情况下，也通过凸点来接合裸芯片的焊区与印刷布线板的焊区。
作为在基于BGA技术的安装或倒装芯片安装等中使用的凸点的形成方法，一般已知有通常凸点方式、转移凸点方式、球凸点方式和台面凸点方式这4种方式。通常凸点方式是用抗蚀剂覆盖除了凸点形成部位之外的半导体晶片的上表面、在利用电镀处理形成了凸点后除去抗蚀剂的方式。转移凸点方式是在内引线的前端转移接合凸点、将该凸点与半导体芯片的铝电极进行位置重合后进行加热·加压的方式。此外，球凸点方式是使用进行引线键合的装置将凸点安装到各焊区上的方式，台面凸点方式是在内引线的前端处一体地形成凸点的方式。
在这4种方式中，转移凸点方式和台面凸点方式以利用内引线为前提，故不适合于基于BGA技术的安装或倒装芯片安装。此外，在球凸点方式中，由于依次地将凸点安装到各焊区上，故存在焊区的数目越多、在安装方面就越费时的问题。另一方面，由于利用电镀处理来形成凸点，故存在凸点的尺寸及形状方面容易产生离散性的问题。
发明的公开
本发明鉴于这样的问题而研究出来的，其目的在于提供一种不需要复杂的工序而能形成所希望的尺寸和形状的凸点的凸点的形成方法和利用这样的凸点制造的半导体装置。
本发明的凸点的形成方法包括：用抗蚀剂覆盖除了焊区形成区域之外的第1基板的上表面的工序以及使第1基板的用抗蚀剂覆盖的面朝下并从其下方朝向被抗蚀剂覆盖的面喷射导电性材料、在第1基板上的焊区形成区域中形成大致半球状的凸点的工序。通过使第1基板上的焊区形成区域朝下并从其下方喷射导电性材料，可利用重力的作用在焊区形成区域中形成半球状的凸点，不需要复杂的工序就能形成凸点。
此外，本发明的凸点的形成方法包括：利用丝网(screen)印刷在第1基板上的焊区周边形成预定厚度的印刷图形的工序以及利用表面张力使印刷图形变形以形成大致半球状的上述凸点的工序。利用丝网印刷在第1基板上的焊区周边形成了印刷图形后，由于该印刷图形因表面张力而变形为圆形，故不使用其它的特别的装置等就能形成半球状的凸点。
此外，本发明的凸点的形成方法包括：在第1基板上的上表面上进行丝网印刷以便在第1基板上的焊区周边形成预定厚度的印刷图形的工序以及使第1基板的形成了印刷图形的面朝下并放置预定时间以便在第1基板上被形成的印刷图形的形状成为大致半球状的工序。通过利用丝网印刷在第1基板上的焊区周边形成印刷图形并使形成了印刷图形的面朝下及放置预定时间，可利用重力的作用容易地形成半球状的凸点。
附图的简单说明
图1是说明凸点的形成方法和半导体装置的制造工序的图；
图2是详细地说明图1(c)工序的图；
图3是示出2层结构的凸点的一例的图；
图4是说明丝网印刷的概略的图；以及
图5是示出印刷图形的形状的图。
用于实施发明的最佳形态
〔第1实施形态〕
图1是说明凸点的形成方法和半导体装置的制造工序的图。该图示出了基于BGA技术将已封装好的半导体芯片安装到印刷布线板上的例子，具体地说，是通过凸点将半导体芯片的封装体上被形成的焊区与在印刷布线板上被形成的焊区接合起来的例子。上述的印刷布线板对应于第1基板，已封装好的半导体芯片对应于第2基板。
首先，如图1(a)中所示，在印刷布线板1上以与半导体芯片上的焊区相同的间隔形成焊区2。其次，如图1(b)中所示，用抗蚀剂3覆盖除了焊区形成区域之外的印刷布线板1的上表面。其次，如图1(c)中所示，使印刷布线板1的被抗蚀剂3覆盖的面朝下，从其下方喷射熔融焊锡以便在焊区形成区域中形成凸点4。
图2是详细地说明图1(c)的工序的图。如该图中所示，将印刷布线板1在抗蚀剂形成面朝下的状态下面朝下地安装在带式输送机11上。在带式输送机11的下方设置了喷射熔融焊锡的喷嘴12。如果带式输送机11开始移动，则将熔融焊锡喷到通过了喷嘴12的上方的印刷布线板1上。焊锡不附着于印刷布线板1上的被抗蚀剂3覆盖的部分上，只在没有被抗蚀剂3覆盖的焊区形成面上形成焊锡层。该焊锡层受到重力的作用，成为大致半球状，将其作为凸点4来利用。此外，由于从喷嘴12始终喷射恒定量的焊锡，故凸点4的尺寸变得大致均匀。
形成了凸点4的印刷布线板1在除去抗蚀剂后，如图1(d)中所示，在与半导体芯片5的焊区6进行了位置重合后，通过高温炉。其结果，如图1(e)中所示，凸点4熔融，半导体芯片5通过凸点4与印刷布线板1接合。
这样，在本实施形态中，由于使印刷布线板1的焊区形成面朝下并从其下方喷射熔融焊锡以便在焊区形成区域中形成焊锡层，故该焊锡层受到重力的作用成为理想的半球状的凸点4。因而，不需要使用特别的装置等，就能用简单的工序形成半球状的凸点4。
此外，由于凸点形成部位以外被抗蚀剂3所覆盖，故焊锡不会附着于多余的部分上。再有，由于一边使印刷布线板1以恒定速度移动一边从喷嘴12喷射恒定量的熔融焊锡，故可消除凸点的尺寸及形状的离散性。此外，如果在带式输送机11上以一定的间隔放置多个印刷布线板1，则可在短时间内在多个印刷布线板1上形成同一形状的凸点4，制造效率变得良好。
再有，从喷嘴12喷射的物质，不限于上述的熔融焊锡，可利用在附着性和导电性方面优良的各种物质(例如金等)。此外，也可喷射2种以上的物质来形成上述的凸点4。图3示出了将凸点4作成二层结构，在上层形成了在低温下熔融的焊锡层4a、在下层形成了在高温下熔融的焊锡层4b的例子。如果作成这样的结构，则由于在上层的焊锡层4a熔融的时刻确保了与半导体芯片5的电接触，故与将凸点4作成一层结构相比，可提高凸点4的附着性。再有，在将凸点4作成多层结构的情况下，可从一个喷嘴12喷射不同的材料，或者也可设置两个以上的喷嘴12。此外，在印刷布线板1的面积大的情况下，将多个喷嘴12排成一列，从各喷嘴12同时喷射相同量的熔融焊锡即可。
〔第2实施形态〕
以下说明的第2实施形态是利用丝网印刷形成凸点4的实施形态。
图4是说明丝网印刷的概略的图。在印刷布线板1的上方配置了描绘凸点4的形状的丝网掩模21。丝网掩膜21的两端被丝网框22所支撑，如果压上涂刷器23，则将丝网掩膜21密接地配置在印刷布线板1的上表面上，如果放开涂刷器23，则丝网掩膜21返回到原来的位置(图示的虚线位置)。
在丝网掩膜21的上表面上，在载有由焊锡或金等构成的导电性的糊剂24的状态下将涂刷器23压在丝网掩膜21上，使涂刷器23在该状态下在图示的箭头的方向上移动。丝网掩膜21只在被涂刷器23压住的部分密接地配置在印刷布线板1上，涂刷器23通过了的部分的丝网掩膜21从印刷布线板1离开。由此，将对应于丝网掩膜21的图形的形状的印刷图形25复制到印刷布线板1上。
如果丝网印刷结束，则在印刷图形25干燥之前使印刷面朝下放置预定时间。由此，印刷图形25受到重力的作用成为半球状被固化，完成凸点4。
其后，进行与图1(d)、(e)相同的工序，将半导体芯片5安装在印刷布线板1上。
这样，由于第2实施形态利用丝网印刷形成凸点4，故可消除凸点4的尺寸的离散性。此外，由于与第1实施形态不同，不需要在印刷布线板1上形成焊区及抗蚀剂的处理，故可进一步简化制造工序。
再有，在进行丝网印刷时，如图5中所示，如果形成比凸点4的尺寸宽且厚的的印刷图形25，则即使印刷图形25由于表面张力而缩小，其面积也能与凸点4大致相同。此外，由于因表面张力而如图示的虚线那样地变形为圆形，故没有必要使已印刷的面朝下，可进一步简化制造工序。或者，也可利用表面张力和重力这两者来形成凸点4。
在上述的第1和第2实施形态中，关于在印刷布线板1上形成凸点4的例子进行了说明，但也可在半导体芯片5的焊区上形成凸点4。
此外，在上述的第1和第2实施形态中，关于基于BGA技术进行安装的情况的凸点形成方法进行了说明，但在形成将从半导体晶片切下的裸芯片安装在印刷布线板1上的所谓倒装芯片安装中使用的凸点4时，也可应用本实施形态。但是，在倒装芯片安装的情况下，由于与进行BGA技术的安装的情况相比，必须减小凸点4的尺寸，故有必要改变从喷嘴12喷射的材料或喷射量，或变更丝网掩膜21的图形形状。
此外，在裸芯片上被形成的焊区的材料一般来说使用铝或多晶硅等，但由于焊锡难以附着于这些材料上，故有必要在熔融焊锡的喷射工序之前预先在其表面上形成考虑了密接性、相互扩散、焊锡的润湿性的中间金属层。例如，预先利用电镀或蒸镀形成铜或金等的焊锡容易附着的金属的表面层。或者，预先形成Cr-Cu-Au、TiW-Cu、Ti-Cu-Ni、Al/Ni-Ni-Cu等表面层。这样的表面层在形成了焊锡等难以附着的焊区的印刷布线板等上形成凸点4的情况下也是有效的。
此外，在进行倒装芯片安装的情况下，也可在切下半导体晶片之前在半导体晶片上形成凸点4，在凸点形成后再切下各个芯片。
产业上利用的可能性
如上所述，按照本发明，由于从第1基板的下方，朝向第1基板的被抗蚀剂覆盖的面喷射导电性材料来形成凸点，故可利用重力的作用形成理想的半球状的凸点。此外，如果一边输送第1基板一边喷射导电性材料，则可将导电性材料均匀地喷射到第1基板上，可抑制凸点的尺寸和形状的离散性。
此外，如果喷射两种以上的导电性材料，则可容易地形成多层结构的凸点。因而，也可容易地作成凸点的上层一侧在比下层一侧低的温度下熔融的结构，可提高凸点的附着性。

Claims (20)

1．一种凸点的形成方法，该方法被用于形成连接在第1和第2基板这两者上被形成的焊区的凸点，其特征在于，包括：
用抗蚀剂覆盖除了焊区形成区域之外的上述第1基板的上表面的工序；以及
使上述第1基板的用抗蚀剂覆盖的面朝下、从其下方朝向被上述抗蚀剂覆盖的面喷射导电性材料、在上述第1基板上的焊区形成区域中形成大致半球状的凸点的工序。
2．如权利要求1中所述的凸点的形成方法，其特征在于：
一边输送上述第1基板，一边喷射上述导电性材料。
3．如权利要求2中所述的凸点的形成方法，其特征在于：
调整上述第1基板的输送速度，以便形成预定尺寸的上述凸点。
4．如权利要求1中所述的凸点的形成方法，其特征在于：
调整上述导电性材料的喷射量，以便形成预定尺寸的上述凸点。
5．如权利要求1中所述的凸点的形成方法，其特征在于：
喷射两种以上的上述导电性材料，形成多层结构的上述凸点。
6．如权利要求5中所述的凸点的形成方法，其特征在于：
用两种以上的上述导电性材料形成上述凸点，使上述凸点的上层一侧在比上述凸点的下层一侧低的温度下熔融。
7．如权利要求1中所述的凸点的形成方法，其特征在于：
上述第1和第2基板中的某一个基板是印刷布线板，另一个基板是半导体芯片。
8．如权利要求7中所述的凸点的形成方法，其特征在于：
上述半导体芯片是从半导体晶片上切下的裸芯片，
形成在将上述裸芯片以倒装芯片方式安装到上述印刷布线板上时被使用的上述凸点。
9．如权利要求8中所述的凸点的形成方法，其特征在于：
在进行上述半导体晶片的切下之前，在上述半导体晶片的整个面上形成上述凸点。
10．一种凸点的形成方法，该方法被用于形成连接在第1和第2基板这两者上被形成的焊区的凸点，其特征在于，包括：
利用丝网印刷在上述第1基板上的焊区周边形成预定厚度的印刷图形的工序；以及
至少利用表面张力使上述印刷图形变形以形成大致半球状的上述凸点的工序。
11．如权利要求10中所述的凸点的形成方法，其特征在于：
以包含上述第1基板上的焊区形成区域且比上述焊区形成区域宽的方式形成上述印刷图形。
12．如权利要求10中所述的凸点的形成方法，其特征在于：
使上述第1基板的形成了上述印刷图形的面朝下并放置预定时间，使得上述印刷图形的形状成为大致半球状。
13．如权利要求10中所述的凸点的形成方法，其特征在于：
上述第1和第2基板中的某一个基板是印刷布线板，另一个基板是半导体芯片。
14．如权利要求13中所述的凸点的形成方法，其特征在于：
上述半导体芯片是从半导体晶片上切下的裸芯片，
形成在将上述裸芯片以倒装芯片方式安装到上述印刷布线板上时被使用的上述凸点。
15．如权利要求14中所述的凸点的形成方法，其特征在于：
在进行上述半导体晶片的切下之前，在上述半导体晶片的整个面上形成上述凸点。
16．一种凸点的形成方法，该方法被用于形成连接在第1和第2基板这两者上被形成的焊区的凸点，其特征在于，包括：
在上述第1基板的上表面上进行丝网印刷以便在上述第1基板上的焊区周边形成预定厚度的印刷图形的工序；以及
使上述第1基板的形成了上述印刷图形的面朝下并放置预定时间，使得上述第1基板上被形成的上述印刷图形的形状成为大致半球状的工序。
17．如权利要求16中所述的凸点的形成方法，其特征在于：
上述第1和第2基板中的某一个基板是印刷布线板，另一个基板是半导体芯片。
18．如权利要求17中所述的凸点的形成方法，其特征在于：
上述半导体芯片是从半导体晶片上切下的裸芯片，
形成在将上述裸芯片以倒装芯片方式安装到上述印刷布线板上时被使用的上述凸点。
19．如权利要求18中所述的凸点的形成方法，其特征在于：
在进行上述半导体晶片的切下之前，在上述半导体晶片的整个面上形成上述凸点。
20．一种半导体装置，该半导体装置具有第1和第2基板，通过凸点来连接在第1和第2基板这两者上被形成的焊区，其特征在于：
用抗蚀剂覆盖除了焊区形成区域之外的上述第1基板的上表面，使该面朝下并从其下方喷射导电性材料，以形成上述凸点。
CNB971994900A 1996-11-06 1997-10-29 凸点的形成方法和半导体装置 Expired - Fee Related CN1153266C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP310060/1996 1996-11-06
JP31006096 1996-11-06
JP310060/96 1996-11-06
JP5237397 1997-02-20
JP52373/1997 1997-02-20
JP52373/97 1997-02-20

Publications (2)

Publication Number Publication Date
CN1236484A true CN1236484A (zh) 1999-11-24
CN1153266C CN1153266C (zh) 2004-06-09

Family

ID=26392985

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971994900A Expired - Fee Related CN1153266C (zh) 1996-11-06 1997-10-29 凸点的形成方法和半导体装置

Country Status (9)

Country Link
EP (1) EP0949668B1 (zh)
JP (1) JP3983300B2 (zh)
KR (1) KR100368946B1 (zh)
CN (1) CN1153266C (zh)
AU (1) AU4725297A (zh)
DE (1) DE69737939T2 (zh)
HK (1) HK1023649A1 (zh)
TW (1) TW354412B (zh)
WO (1) WO1998020541A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078367A (zh) * 2013-03-29 2014-10-01 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051346B4 (de) * 2005-10-25 2011-02-10 Thallner, Erich, Dipl.-Ing. Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers
CN106170850A (zh) * 2014-01-09 2016-11-30 汉高股份有限及两合公司 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途
KR101582243B1 (ko) 2014-05-09 2016-01-04 주식회사 에이앤에스월드 엘이디 프레임의 솔더 범프 형성용 마스크 클리너장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568012A (en) * 1982-01-14 1986-02-04 Toshiba Seiki Co., Ltd. Soldering apparatus
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPH02159094A (ja) * 1988-12-12 1990-06-19 Rohm Co Ltd 印刷配線基板装置
JPH06103702B2 (ja) * 1989-08-17 1994-12-14 キヤノン株式会社 電極端子の相互接続方法及び電気接続構造体の製造方法
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
JP3156483B2 (ja) * 1994-01-11 2001-04-16 松下電器産業株式会社 バンプの形成方法
JPH08181142A (ja) * 1994-12-26 1996-07-12 Fujitsu Ltd はんだバンプの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078367A (zh) * 2013-03-29 2014-10-01 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺
CN104078367B (zh) * 2013-03-29 2017-10-13 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺

Also Published As

Publication number Publication date
EP0949668B1 (en) 2007-07-18
EP0949668A4 (en) 2000-03-15
TW354412B (en) 1999-03-11
KR20000052897A (ko) 2000-08-25
KR100368946B1 (ko) 2003-01-24
AU4725297A (en) 1998-05-29
DE69737939T2 (de) 2008-04-03
EP0949668A1 (en) 1999-10-13
WO1998020541A1 (en) 1998-05-14
CN1153266C (zh) 2004-06-09
DE69737939D1 (de) 2007-08-30
JP3983300B2 (ja) 2007-09-26
HK1023649A1 (en) 2000-09-15

Similar Documents

Publication Publication Date Title
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US6553660B2 (en) Electronic device and a method of manufacturing the same
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US20040004292A1 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US20060246629A1 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
US20080223609A1 (en) Electronic device and electronic component mounting method
US6225144B1 (en) Method and machine for underfilling an assembly to form a semiconductor package
US6946601B1 (en) Electronic package with passive components
JPH06224198A (ja) フリップチップデバイス用ボール接合
CN100405591C (zh) 半导体器件及其制造方法
CN1153266C (zh) 凸点的形成方法和半导体装置
CN103098191A (zh) 电子元器件安装体、电子元器件及基板
US6012626A (en) Method of forming ball grid array contacts
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
US6383891B1 (en) Method for forming bump and semiconductor device
EP0469848A2 (en) Attaching integrated circuits to circuit boards
JP3990784B2 (ja) ハンダ・コンタクト・ボール形成方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
EP1064677A1 (en) Automated brush fluxing system for application of controlled amount of flux to packages
JPH11135674A (ja) 半導体装置及びその製造方法
KR20230144468A (ko) 반도체 패키지를 제조하는 방법, 반도체 패키지 및 이미징 장치
JPH10163373A (ja) ハンダ・コンタクト・ボール形成方法
JPH05299476A (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: NSC CO., LTD.

Free format text: FORMER NAME: NEW PRECISION CO., LTD.

CP03 Change of name, title or address

Address after: The new County in Japan

Patentee after: Niigata Seimitsu Co., Ltd.

Address before: The new County in Japan

Patentee before: The new precision

C56 Change in the name or address of the patentee

Owner name: NSC CO., LTD.

Free format text: FORMER NAME: NEW PRECISION CO., LTD.

CP03 Change of name, title or address

Address after: Tokyo, Japan, Japan

Patentee after: Niigata Seimitsu Co., Ltd.

Address before: The new County in Japan

Patentee before: The new precision

ASS Succession or assignment of patent right

Owner name: KUROSAKI TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: NSC CO., LTD.

Effective date: 20100129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100129

Address after: Delaware

Patentee after: Neuro Solution Corp.

Address before: Tokyo, Japan, Japan

Patentee before: Niigata Seimitsu Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609

Termination date: 20131029