DE69737939T2 - Verfahren zur herstellung von höcker und halbleiteranordnung - Google Patents

Verfahren zur herstellung von höcker und halbleiteranordnung Download PDF

Info

Publication number
DE69737939T2
DE69737939T2 DE69737939T DE69737939T DE69737939T2 DE 69737939 T2 DE69737939 T2 DE 69737939T2 DE 69737939 T DE69737939 T DE 69737939T DE 69737939 T DE69737939 T DE 69737939T DE 69737939 T2 DE69737939 T2 DE 69737939T2
Authority
DE
Germany
Prior art keywords
electrically conductive
substrate
bumps
conductive material
molten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737939T
Other languages
English (en)
Other versions
DE69737939D1 (de
Inventor
Akira Ageo-shi OKAMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kurosaki Technologies Wilmington Del Us LLC
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Application granted granted Critical
Publication of DE69737939D1 publication Critical patent/DE69737939D1/de
Publication of DE69737939T2 publication Critical patent/DE69737939T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Höckern zur Verwendung bei der Verbindung von zwei Substraten (z. B. einer Leiterplatte und einem Halbleiterchip) mit darauf ausgebildeten Polstern im Fall der Montage durch BGA-Technik ("ball grid array") oder Flip-Chip-Technik sowie ein unter Verwendung der Höcker hergestelltes Halbleiterbauelement.
  • Eine der Techniken zur Montage von Halbleiterchips auf einer Leiterplatte besteht in der BGA-Technik ("ball grid array"), bei der Polster sowohl auf den Halbleiterchips als auch auf der Leiterplatte, die miteinander zu verbinden sind, mittels Lötmittel- oder Goldkugeln gebildet werden.
  • Die Verwendung derartiger Höcker ermöglicht die Montage der Halbleiterchips auf der Leiterplatte in einer höheren Dichte, verglichen mit der herkömmlichen Montage unter Verwendung von Halbleiterchips mit stiftartigen Anschlüssen oder durch COB-Montage ("chip an board") unter Verwendung von Verbindungsdrähten.
  • Andererseits gewinnt die Flip-Chip-Montage zur direkten Montage von bloßen Halbleiterchips auf einer Leiterplatte ohne Verpackung in den letzten Jahren zunehmend an Verbreitung. Bei der Flip-Chip-Montage werden ebenfalls Polster auf dem bloßen Chip mit Polstern auf einer Leiterplatte mittels Höckern verbunden.
  • Bekannte Verfahren zur Bildung von Höckern für die BGA-Montage oder die Flip-Chip-Montage bestehen in der Bildung eines normalen Höckers, eines Dekalkomanie-Übertragungshöckers, eines Kugelhöckers und eines Mesa-Höckers. Der normale Höcker wird gebildet, indem man die obere Oberfläche eines Halbleiterwafers, wo keine Höcker ausgebildet sind, mit Resist bedeckt und anschließend Höcker bildet, indem man vor Entfernung des Resists eine Plattierung vornimmt. Das Dekalkomanie-Übertragungsverfahren besteht darin, dass man Dekalkomanie-Übertragungshöcker an Enden von inneren Anschlüssen anbringt und die Höcker und Aluminiumelektroden eines Halbleiterchips vor dem Erwärmen und Verpressen ausrichtet. Das Kugelhöckerverfahren besteht in der Verwendung einer Drahtkontaktiermaschine, um einen Höcker an jedem Polster anzubringen. Schließlich besteht das Mesa-Höckerverfahren in der integralen Bildung von Höckern an den Enden von inneren Anschlüssen.
  • Unter diesen 4 Höckerbildungsverfahren eignen sich das Dekalkomanie-Übertragungsverfahren und das Mesa-Höckerbildungsverfahren, bei denen innere Anschlüsse benötigt werden, nicht für die BGA- oder Flip-Chip-Montage. Ferner ist es beim Kugelhöckerverfahren erforderlich, Höcker sequenziell an den Polstern anzubringen. Dieses Verfahren ist zeitaufwändig, wenn die Anzahl an Höckern zunimmt. Andererseits werden beim normalen Höckerverfahren die Höcker durch ein Plattierungsverfahren gebildet und variieren tendenziell in Größe und Gestalt.
  • Patent Abstracts of Japan, Bd. 1995, Nr. 11, 26. Dezember 1995, und JP-07-201869A (Matsusiuta Electric Ind. Co. Ltd.), 4. August 1995, beschreiben ein Verfahren zur Bildung von Höckern, bei dem ein cremeartiges Lötmittel auf die Elektroden auf einer oberen Oberfläche einer Platte durch Siebdruck aufgetragen wird. Die Platte wird sodann so umgedreht, dass das cremeartige Lötmittel nach unten gerichtet ist. Sodann wird die Platte erwärmt, um das cremeartige Lötmittel zu schmelzen, das dann durch Schwerkrafteinwirkung Höcker bildet. Die Höcker aus dem cremeartigen Lötmittel werden sodann abgekühlt, um sie zu härten.
  • JP-A-02-159094 beschreibt ein Verfahren zur Bildung von Lötmittelhöckern, bei dem ein Substrat mit Polstern in ein Lötmittel getaucht wird, wobei die Substratoberfläche mit den Polstern nach unten gerichtet ist.
  • Angesichts der vorgenannten Nachteile herkömmlicher Höckerbildungsverfahren besteht die Aufgabe der vorliegenden Erfindung in der Bereitstellung eines Verfahrens zur Bildung von Höckern einer angestrebten Größe und Gestalt, bei dem keine komplizierten Schritte erforderlich sind. Ferner soll ein Halbleiterbauelement unter Verwendung von derartigen Höckern bereitgestellt werden.
  • Die vorliegende Erfindung besteht in einem Verfahren zur Bildung von Höckern aus elektrisch leitendem Material auf Polstern, die auf einer Oberfläche eines ersten Substrats ausgebildet sind, wobei die Höcker zur Verbindung mit entsprechenden Polstern, die auf einem zweiten Substrat ausgebildet sind, vorgesehen sind, indem man die Höcker auf den entsprechenden Polstern platziert und erwärmt, um die Höcker zu schmelzen, wobei das Verfahren durch folgende Schritte gekennzeichnet ist: Bedecken der einen Oberfläche des ersten Substrats mit Resist, ausgenommen die Bereiche der Polster; Orientieren des ersten Substrats in der Weise, dass die eine Oberfläche nach unten gerichtet ist; und anschließend Aufsprühen des geschmolzenen, elektrisch leitenden Materials in einer kontrollierten Menge in Richtung nach oben auf die eine Oberfläche des ersten Substrats, um im Wesentlichen halbkugelförmige Höcker auf den Polstern zu finden.
  • Nachstehend wird die Erfindung ausführlich unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • 1 erläutert die Stufen zur Bildung der Höcker und die Stufen der Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung.
  • 2 ist eine ausführliche Darstellung der Stufe von 1(c).
  • 3 ist ein Beispiel eines zweilagigen Höckers.
  • 1 erläutert das Verfahren zur Bildung von Höckern und die Stufen zur Herstellung des Halbleiterbauelements gemäß der vorliegenden Erfindung. 1 zeigt ein Beispiel zur Montage eines verpackten Halbleiterchips auf einer Leiterplatte durch die BGA-Technik. Speziell werden Polster auf einer Verpackung eines Halbleiterbauelements und Polster auf einer Leiterplatte mittels Höckern verbunden. Die vorerwähnte Leiterplatte und der verpackte Halbleiterchip entsprechen einem ersten bzw. einem zweiten Substrat.
  • Gemäß Darstellung in 1(a) werden Polster 2 auf einer Leiterplatte 1 in den gleichen Abständen wie Polster auf einem Halbleiterchip ausgebildet. Anschließend wird gemäß Darstellung in 1(b) die obere Oberfläche der Leiterplatte 1 mit einem Resist 3 auf der gesamten Fläche, mit Ausnahme der Polsterbildungsbereiche, bedeckt. Anschließend wird die Leiterplatte 1 so orientiert, dass die mit dem Resist 3 bedeckte Oberfläche nach unten gerichtet ist. Sodann wird geschmolzenes Lötmittel in Richtung nach oben auf die Leiterplatte 1 aufgesprüht, um an den Polsterbildungsbereichen Höcker 4 zu bilden, wie in 1(c) dargestellt ist.
  • 2 ist eine ausführliche Darstellung der in 1(c) abgebildeten Stufe. Wie in 2 dargestellt ist, wird die Leiterplatte 1 unten an einer Fördereinrichtung 11 platziert, wobei die Oberfläche mit den gebildeten Polstern der Leiterplatte 1 nach unten gerichtet ist. Unterhalb der Fördereinrichtung 11 ist eine Düse 12 zum Besprühen mit geschmolzenem Lötmittel vorgesehen. Wenn die Fördereinrichtung 11 mit der Bewegung beginnt, wird das geschmolzene Lötmittel auf die Leiterplatte 1 bei der Passage über der Düse 12 besprüht. Das Lötmittel haftet nicht an den Bereichen der Leiterplatte 1, die mit dem Resist 3 bedeckt sind, haftet jedoch an den Bereichen mit den ausgebildeten Polstern unter Bildung einer Lötmittelschicht. Die Schwerkraft wirkt auf die Lötmittelschicht ein und führt zur Bildung einer halbkugelförmigen Gestalt, so dass die einzelnen Höcker 4 gebildet werden. Da eine konstante Menge an Lötmittel aus der Düse 12 zugeführt wird, werden Höcker 4 mit im Wesentlichen konstanter Größe gebildet.
  • Nach Entfernen des Resists 3 von der Leiterplatte mit den darauf ausgebildeten Höckern 4 durchläuft die Platte nach Ausrichtung mit Polstern 6 auf einem Halbleiterchip 5 gemäß Darstellung in 1(d) einen Hochtemperaturofen. Infolgedessen schmelzen die Höcker 4 unter Bindung des Halbleiterchips 5 mit der Leiterplatte 1 mittels der Höcker 4, wie in 1(e) dargestellt ist.
  • Aus der vorstehenden Beschreibung ist es ersichtlich, dass aufgrund der Tatsache, dass die Lötmittelschicht auf den Polsterbildungsbereichen durch Aufsprühen des geschmolzenen Lötmittels auf die Polsterbildungsoberfläche der Leiterplatte 1 gebildet wird, wobei diese Oberfläche nach unten gerichtet ist, die Schwerkraft auf die Lötmittelschicht einwirkt und somit durch einfache Maßnahmen ideale halbkugelförmige Höcker gebildet werden, ohne dass spezielle Maschinen und dergl. verwendet werden.
  • Da ferner sämtliche Bereiche der Leiterplatte 1 mit Ausnahme der Höckerbildungsbereiche mit dem Resist 3 bedeckt sind, haftet kein Lötmittel an einer unerwünschten Stelle. Vorteilhafterweise wird eine konstante Menge des geschmolzenen Lötmittels aus der Düse 12 auf die Leiterplatte 1 gesprüht, während sich diese mit konstanter Geschwindigkeit bewegt, wodurch etwaige Änderungen in Größe und Gestalt der Höcker 4 auf ein Minimum beschränkt werden. Ferner wird der Herstellungswirkungsgrad verbessert, indem man eine Mehrzahl von Leiterplatten 1 auf der Fördereinrichtung 11 in einem konstanten Abstand anordnet, um gleichmäßige Höcker 4 auf der Leiterplatte 1 innerhalb von kurzer Zeit zu erzeugen.
  • Es ist jedoch darauf hinzuweisen, dass das aus der Düse 12 aufzusprühende Material nicht auf das vorerwähnte geschmolzene Lötmittel beschränkt ist; vielmehr können verschiedene andere Materialien (wie Gold), die adhäsiv und elektrisch leitfähig sind, verwendet werden. Ferner ist es möglich, zwei oder mehr verschiedene Materialien unter Bildung der vorerwähnten Höcker 4 aufzusprühen. 3 zeigt ein Beispiel für eine zweilagige Struktur der Höcker 4, die eine obere Schicht 4a aus Lötmittel mit niedrigem Schmelzpunkt und eine unter Schicht 4b aus Lötmittel mit hohem Schmelzpunkt umfassen. Eine derartige Bauweise verbessert die Haftung der Höcker 4, verglichen mit herkömmlichen einlagigen Höckern 4, da der elektrische Kontakt mit dem Halbleiterchip 5 zu dem Zeitpunkt gebildet wird, wenn die obere Lötmittelschicht 4a geschmolzen ist. Im Fall einer mehrlagigen Bauweise der Höcker 4 können verschiedene Materialien aus einer einzigen Düse 12 aufgesprüht werden oder es können zwei oder mehr Düsen 12 verwendet werden. Im Fall einer größeren Fläche der Leiterplatte 1 können eine Mehrzahl von Düsen 12 in einer Linie angeordnet werden, um gleichzeitig gleiche Mengen an geschmolzenem Lötmittel aus jeder Düse 12 aufzusprühen.
  • Bei der vorstehend beschriebenen Ausführungsform werden die Höcker 4 auf der Leiterplatte 1 gebildet. Es ist jedoch darauf hinzuweisen, dass die Höcker 4 auch auf dem Halbleiterchip 5 gebildet werden können.
  • Obgleich die vorstehende Ausführungsform das Verfahren zur Bildung von Höckern zur Montage durch die BGA-Technik beschreibt, kann diese Ausführungsform auch zur Herstellung von Höckern 4 für die Flip-Chip-Montage eingesetzt werden, bei der bloße Chips, die aus einem Halbleiterwafer durch Ritzen (Scriben) gebildet worden sind, an der Leiterplatte 1 zu montieren sind. Jedoch erfordert die Flip-Chip-Montage Höcker 4 von geringerer Größe, verglichen mit denen der BGA-Montage, so dass es erforderlich ist, die Menge des aus der Düse 12 aufzusprühenden Materials zu modifizieren.
  • Beim Material für die auf bloßen Chips zu bildenden Polstern handelt es sich im allgemeinen um Aluminium, Polysilicium und dergl. Da jedoch diese Materialien nicht einfach lötbar sind, ist es erforderlich, eine Zwischenmetallschicht auf der Oberfläche vorzusehen, bevor das geschmolzene Lötmittel aufgesprüht wird. Die Zwischenmetallschicht wird unter Berücksichtigung der Haftfähigkeit, der wechselseitigen Diffusion und der Lötbarkeit gebildet. Bei einer bevorzugten Zwischenmetallschicht handelt es sich beispielsweise um eine Kupfer- oder Goldschicht, die durch Plattieren oder Abscheidung aus der Dampfphase gebildet wird. Alternativ kann es sich um Cr-Cu-Au, TiW-Cu, Ti-Cu-Ni, Al/Ni-Ni-Cu und dergl. handeln. Eine derartige Oberflächenschicht erweist sich auch für die Bildung von Höckern 4 auf einer Leiterplatte und dergl., die mit nicht leicht lötbaren Polstern ausgestattet ist, als wirksam.
  • Im Fall der Flip-Chip-Montage werden Höcker 4 auf einem Halbleiterwafer vor dem Ritzen gebildet und der Halbleiterwafer kann nach Bildung der Höcker durch Ritzen in einzelne Chips aufgeteilt werden.
  • Gewerbliche Anwendbarkeit
  • Wie vorstehend ausgeführt, werden erfindungsgemäß die Höcker auf einem ersten Substrat gebildet, indem man ein elektrisch leitendes Material durch Aufsprühen in Richtung nach oben auf der mit einem Resist bedeckten Oberfläche aufträgt. Zur Bildung von idealen halbkugelförmigen Höckern bedient man sich der Schwerkraftwirkung. Durch Aufsprühen des elektrisch leitenden Materials, während sich das erste Substrat mittels einer Fördereinrichtung bewegt, kann das elektrisch leitende Material gleichmäßig auf das erste Substrat aufgesprüht werden, wodurch etwaige Variationen in Größe und Gestalt der Höcker auf ein Minimum beschränkt werden.
  • Ferner ist es durch Aufsprühen von zwei oder mehr elektrisch leitenden Materialien möglich, in sehr einfacher Weise mehrschichtige Höcker zu bilden. Somit ist es einfach, Höcker zu bilden, die eine obere Schicht aufweisen, die relativ zu einer unteren Schicht einen niedrigeren Schmelzpunkt aufweist, wodurch die Lötbarkeit verbessert wird.

Claims (8)

  1. Verfahren zur Bildung von Höckern (4) aus elektrisch leitendem Material auf Polstern (2), die auf einer Oberfläche eines ersten Substrats (1) ausgebildet sind, wobei die Höcker (4) zur Verbindung mit entsprechenden Polstern (6), die auf einem zweiten Substrat (5) ausgebildet sind, vorgesehen sind, indem man die Höcker (4) auf den entsprechenden Polstern (6) platziert und erwärmt, um die Höcker (4) zu schmelzen, wobei das Verfahren die folgenden Stufen umfasst: a) Orientieren des ersten Substrats (1) in der Weise, dass die eine Oberfläche nach unten gerichtet ist; b) Abscheiden von geschmolzenem, elektrisch leitendem Material in einer kontrollierten Menge in Richtung nach oben auf die eine Oberfläche des ersten Substrats (1), die nach unten gerichtet ist, zur Bildung von im wesentlichen halbkugelförmigen Höckern (4) auf den Polstern (2), dadurch gekennzeichnet, dass vor der Stufe a) eine Stufe c) durchgeführt wird, bei der die eine Oberfläche des ersten Substrats (1) mit Resist (3) bedeckt wird, ausgenommen die Bereiche der Polster (2), und die Stufe b) ausgeführt wird, indem man das geschmolzene, elektrisch leitende Material in Richtung nach oben sprüht.
  2. Verfahren nach Anspruch 1, wobei das geschmolzene, elektrisch leitende Material versprüht wird, während das erste Substrat (1) befördert wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Sprühmenge des geschmolzenen, elektrisch leitenden Materials so eingestellt wird, dass Höcker (4) mit einer angestrebten Größe gebildet werden.
  4. Verfahren nach Anspruch 1, 2 oder 3, wobei zwei oder mehr verschiedene, geschmolzene, elektrisch leitende Materialien so aufgesprüht werden, dass die einzelnen Höcker (4) aus zwei oder mehr Schichten von verschiedenen, elektrisch leitenden Materialien bestehen.
  5. Verfahren nach Anspruch 4, wobei die zwei oder mehr verschiedenen, geschmolzenen, elektrisch leitenden Materialien eine obere Schicht (4a) eines jeden Höckers (4) auf den Polstern bilden, wobei die obere Schicht aus einem elektrisch leitenden Material besteht, das einen niedrigeren Schmelzpunkt als eine untere Schicht (4b) eines jeden Höckers (4) auf der oberen Schicht aufweist.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei es sich beim ersten oder zweiten Substrat um eine gedruckte Leiterplatte handelt, während es sich beim anderen Substrat um einen Halbleiterchip (5) handelt.
  7. Verfahren nach Anspruch 6, wobei es sich beim Halbleiterchip (5) um einen von einem Halbleiterwafer geritzten blanken Chip handelt.
  8. Verfahren nach Anspruch 7, wobei die Höcker (4) über der gesamten Oberfläche des Halbleiterwafers vor dem Ritzen ausgebildet werden.
DE69737939T 1996-11-06 1997-10-29 Verfahren zur herstellung von höcker und halbleiteranordnung Expired - Lifetime DE69737939T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31006096 1996-11-06
JP31006096 1996-11-06
JP5237397 1997-02-20
JP5237397 1997-02-20
PCT/JP1997/003925 WO1998020541A1 (en) 1996-11-06 1997-10-29 Method for forming bump and semiconductor device

Publications (2)

Publication Number Publication Date
DE69737939D1 DE69737939D1 (de) 2007-08-30
DE69737939T2 true DE69737939T2 (de) 2008-04-03

Family

ID=26392985

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737939T Expired - Lifetime DE69737939T2 (de) 1996-11-06 1997-10-29 Verfahren zur herstellung von höcker und halbleiteranordnung

Country Status (9)

Country Link
EP (1) EP0949668B1 (de)
JP (1) JP3983300B2 (de)
KR (1) KR100368946B1 (de)
CN (1) CN1153266C (de)
AU (1) AU4725297A (de)
DE (1) DE69737939T2 (de)
HK (1) HK1023649A1 (de)
TW (1) TW354412B (de)
WO (1) WO1998020541A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051346B4 (de) * 2005-10-25 2011-02-10 Thallner, Erich, Dipl.-Ing. Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers
CN104078367B (zh) * 2013-03-29 2017-10-13 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺
CN106170850A (zh) * 2014-01-09 2016-11-30 汉高股份有限及两合公司 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途
KR101582243B1 (ko) 2014-05-09 2016-01-04 주식회사 에이앤에스월드 엘이디 프레임의 솔더 범프 형성용 마스크 클리너장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568012A (en) * 1982-01-14 1986-02-04 Toshiba Seiki Co., Ltd. Soldering apparatus
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPH02159094A (ja) * 1988-12-12 1990-06-19 Rohm Co Ltd 印刷配線基板装置
JPH06103702B2 (ja) * 1989-08-17 1994-12-14 キヤノン株式会社 電極端子の相互接続方法及び電気接続構造体の製造方法
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
JP3156483B2 (ja) * 1994-01-11 2001-04-16 松下電器産業株式会社 バンプの形成方法
JPH08181142A (ja) * 1994-12-26 1996-07-12 Fujitsu Ltd はんだバンプの製造方法

Also Published As

Publication number Publication date
CN1236484A (zh) 1999-11-24
AU4725297A (en) 1998-05-29
HK1023649A1 (en) 2000-09-15
JP3983300B2 (ja) 2007-09-26
EP0949668A1 (de) 1999-10-13
KR100368946B1 (ko) 2003-01-24
TW354412B (en) 1999-03-11
KR20000052897A (ko) 2000-08-25
EP0949668A4 (de) 2000-03-15
DE69737939D1 (de) 2007-08-30
WO1998020541A1 (en) 1998-05-14
EP0949668B1 (de) 2007-07-18
CN1153266C (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
DE4131413C2 (de) Bondierungsverfahren für Halbleiterchips
DE69722296T2 (de) Substrat, auf dem Kontakthöcker aufgebildet sind und Herstellungsverfahren
DE102005006995B4 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE2538454A1 (de) Verfahren zum herstellen eines mehrschichtigen keramischen substrataufbaus
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69738324T2 (de) Herstellungsverfahren einer halbleiteranordnung mit niedrig schmelzendem metallhöckern
DE19606074A1 (de) Verfahren zum Bilden einer Goldplattierungselektrode, ein Substrat auf Basis des Elektrodenbildungsverfahrens und ein Drahtverbindungsverfahren, das dieses Elektrodenbildungsverfahren anwendet
DE10250778B3 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
DE112020004630T5 (de) Verhinderung einer brückenbildung zwischen lot-verbindungsstellen
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69737939T2 (de) Verfahren zur herstellung von höcker und halbleiteranordnung
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE19828386A1 (de) Halbleiterbauelement und Verfahren zur Ausbildung von Löterhebungen
DE4201931C1 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NSC CO., LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: KUROSAKI TECHNOLOGIES, LLC, WILMINGTON, DEL., US

8328 Change in the person/name/address of the agent

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCHAFT