CN112447657A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN112447657A
CN112447657A CN202010840377.3A CN202010840377A CN112447657A CN 112447657 A CN112447657 A CN 112447657A CN 202010840377 A CN202010840377 A CN 202010840377A CN 112447657 A CN112447657 A CN 112447657A
Authority
CN
China
Prior art keywords
resist
semiconductor device
opening
bump
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010840377.3A
Other languages
English (en)
Inventor
樱井大辅
糸井清一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN112447657A publication Critical patent/CN112447657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体装置以及半导体装置的制造方法，本发明的半导体装置(U)具有：位于多个电极垫(2)上的凸块(5)、覆盖凸块(5)的抗蚀剂(8)、和在抗蚀剂(8)的内部形成的将凸块(5)与抗蚀剂(8)的外部连通的空气的排孔(10)。由此，提供能够缓和对具有脆弱的绝缘膜(11)的半导体装置(U)施加的应力的半导体装置(U)。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
近年来，半导体装置的高密度化与电极端子的多针脚化的兼顾不断推进。因此，半导体装置在追求电极端子间的窄间距化和电极端子的面积的缩小化。作为使电极端子间窄间距化、使电极端子的面积缩小化的半导体装置向安装基板的安装技术之一，已知倒装芯片安装。
倒装芯片安装中，在系统LSI、存储器、CPU等半导体装置的电极端子上形成突起电极。相对于安装基板的电极垫压接、加热突起电极。由此，电极端子与安装基板的电极垫被凸块连接，半导体装置倒装芯片安装于安装基板。
另外，伴随半导体装置内的晶体管的进一步微细化，而使用脆弱的低介电膜。因此，要求半导体装置向安装基板的低应力的安装技术。
因此，提出了例如使用由金、铜等构成的前端细的微细金属凸块的面朝下安装。面朝下安装在安装步骤中使微细金属凸块的前端发生塑性变形，通过固相扩散与电极垫接合。根据该方法，通过前端细的微细金属凸块的塑性变形，能够缓和对半导体装置的应力。因此，面朝下安装能够应对向具有脆弱的低介电膜的半导体装置的安装。
作为形成上述前端细的微细金属凸块的方法，喷射金属微粒和载气并堆积金属微粒的气相沉积法在例如国际公开第2007/114314号(以下，记为“专利文献1”)中公开。
然而，上述气相沉积法中，为了形成圆锥状的金属凸块，必须对每1个金属凸块由喷嘴向电极部喷射金属微粒和载气。因此，为了向多针脚、且大口径的硅片形成多个凸块，必须对硅片整面进行扫描，喷射金属微粒和载气。其结果是，为了形成多个金属凸块，需要较长生产时间。
此外，堆积的金属膜与掩模层同时被剥离。因此，需要废弃由金、铂等高价的金属构成的金属膜、或另外进行金属的回收作业。其结果是生产成本上升。
因此，生产率良好且低成本、并且成品率、可靠性能够提高的凸块形成方法在例如日本特开平4-217324号公报(以下，记为“专利文献2”)中提出。
专利文献2公开的凸块形成方法首先对负型抗蚀剂进行过度曝光，形成反锥状的抗蚀剂图案。然后，将形成的抗蚀剂图案作为掩模，通过电解镀覆法形成凸块。
以下，利用图7A至图7C对专利文献2公开的凸块形成方法进行说明。
图7A至图7C是示意性表示专利文献2公开的半导体装置的制造方法的截面图。
如图7A所示，首先，在硅基板101上形成绝缘膜102、铝垫103和保护膜104后，形成阻挡金属105。
接着，在阻挡金属105上涂布负型的抗蚀剂107。
接着，向抗蚀剂107按压曝光掩模，进行曝光。负型抗蚀剂中，照射了光的部分不溶于显影液，未照射光的部分溶于显影液。此时，使曝光时间比通常更长，即过度曝光。由此，显影后的截面形状如图7B所示，成为具有反锥状的开口部的抗蚀剂107。
接着，将抗蚀剂107作为掩模，将电解镀覆液填充于抗蚀剂107的开口部。由此，如图7C所示，形成正锥状的凸块106。
需要说明的是，作为用金属填充抗蚀剂的开口部的方法，除了使用上述电解镀覆液的方法以外，喷出金属的流体，在抗蚀剂的开口部填充金属的流体的方法在例如国际公开第2016/114275号(以下，记为“专利文献3”)中提出。
根据专利文献3公开的方法，具备例如能够容纳熔融焊料等金属的流体的罐和包含喷头的头部。
并且，首先，使喷头接近抗蚀剂的开口部。接着，通过压力供给部对流体施加正压，将流体注入开口部。接着，将注入的熔融焊料冷却至其凝固点。由此，能够形成凸块。
然而，若半导体装置进一步窄间距化而抗蚀剂的开口部越来越小，则难以向微小的开口部填充金属。特别是在抗蚀剂厚度较厚、且抗蚀剂的开口部微细的情况下，例如，在喷出熔融焊料而填充于开口部的步骤中，作为粘性流体的熔融焊料的压入阻力、表面张力有时超过流体的喷出压力。因此，有可能无法将熔融焊料填充到抗蚀剂的开口部的底部的每个角落。
发明内容
本发明提供一种能够缓和对具有脆弱的低介电膜的半导体和电路基板侧施加的应力的半导体装置、以及能够稳定生产半导体装置的制造方法。
本发明的半导体装置具有：位于多个电极垫上的凸块、覆盖凸块的抗蚀剂、和在抗蚀剂的内部形成的将凸块与抗蚀剂的外部连通的空气的排孔。
另外，本发明的半导体装置具有：设于电极垫之上的多个凸块、虚拟凸块、覆盖凸块和虚拟凸块的抗蚀剂、和将凸块与虚拟凸块连结的空气的排孔。
另外，本发明的半导体装置的制造方法包括：按照覆盖在多个电极垫上的方式形成凸块下金属层的凸块下金属层形成步骤；形成覆盖在凸块下金属层上的抗蚀剂的抗蚀剂形成步骤。还包括：对于抗蚀剂的形成有多个电极垫的区域，从抗蚀剂的上表面侧按压纳米压印模具，在抗蚀剂中形成未到达电极垫的多个开口部的抗蚀剂开口步骤。另外，包括：对于抗蚀剂，从抗蚀剂的上表面侧赋予光能后实施热处理，使抗蚀剂固化的抗蚀剂固化步骤；使抗蚀剂与显影液反应，按照随着朝向电极垫侧而开口部的开口幅度扩大的方式，使开口部到达电极垫的显影步骤。还至少包括：在开口部内填充金属，形成凸块的金属填充步骤；剥离抗蚀剂的剥离步骤。并且，半导体装置的制造方法在抗蚀剂开口步骤中，在纳米压印模具上形成抗蚀剂开口用的第1突起部和空气的排孔用的第2突起部，经由第2突起部形成与凸块连接的空气的排孔。
另外，本发明的半导体装置的制造方法包括：按照覆盖在多个电极垫上的方式形成凸块下金属层的凸块下金属层形成步骤；向多个电极垫的凸块下金属层上供给路径形成用接合剂的路径形成用接合剂供给步骤。还包括：形成覆盖在凸块下金属层上的抗蚀剂的抗蚀剂形成步骤；对于抗蚀剂的形成有多个电极垫的区域，从抗蚀剂的上表面侧按压纳米压印模具，在抗蚀剂中形成未到达电极垫的多个开口部的抗蚀剂开口步骤。另外，包括：对于抗蚀剂，从抗蚀剂的上表面侧赋予光能后实施热处理，使抗蚀剂固化的抗蚀剂固化步骤；使抗蚀剂与显影液反应，按照随着朝向电极垫侧而开口部的开口幅度扩大的方式，使开口部到达电极垫的显影步骤。还至少包括：在开口部内填充金属，形成凸块的金属填充步骤；和剥离抗蚀剂的剥离步骤。并且，半导体装置的制造方法在抗蚀剂固化步骤中，使路径形成用接合剂挥发，形成空气的排孔。
根据本发明，可以提供在安装步骤中，能够缓和对电路基板侧施加的应力的半导体装置以及半导体装置的制造方法。
附图说明
图1A是实施方式1涉及的半导体装置的截面图。
图1B是实施方式1涉及的半导体装置的俯视图。
图2A是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图2B是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图2C是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图2D是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图2E是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图2F是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图2G是对实施方式1涉及的半导体装置的制造方法进行说明的截面图。
图3A是实施方式2涉及的半导体装置的截面图。
图3B是实施方式2涉及的半导体装置的俯视图。
图4A是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图4B是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图4C是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图4D是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图4E是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图4F是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图4G是对实施方式2涉及的半导体装置的制造方法进行说明的截面图。
图5是对实施方式2涉及的半导体装置的变形例进行说明的立体图。
图6A是实施方式2的半导体装置的变形例涉及的截面图。
图6B是实施方式2的半导体装置的变形例涉及的俯视图。
图7A是表示现有技术中的半导体装置的制造方法的截面图。
图7B是表示现有技术中的半导体装置的制造方法的截面图。
图7C是表示现有技术中的半导体装置的制造方法的截面图。
具体实施方式
本发明提供在进行多针脚化、脆弱化的半导体装置中，具备缓和安装时的应力的突起电极(凸块)的半导体装置的结构以及半导体装置的制造方法。
以下，对于本发明的实施方式，一边参照附图一边进行说明。
本发明的一个方案的进一步的优点和效果可以由说明书和附图明确。上述优点和/或效果由若干实施方式以及说明书和附图中记载的特征分别提供，在具有1个或1个以上的相同特征时，未必需要全部提供。
(实施方式1)
以下，对于本发明的实施方式1的半导体装置U，分项进行说明。
<半导体装置的结构>
以下，对于实施方式1的半导体装置U的结构，利用图1A和图1B进行说明。
图1A是实施方式1涉及的半导体装置U的截面图。图1B是实施方式1涉及的半导体装置U的俯视图。需要说明的是，图1A是表示安装前的半导体装置U的结构的截面图。
需要说明的是，以下，为了说明部件的位置关系，将半导体装置U的形成了电极垫2的面的法线方向称为上方向，进行说明。但是，上述方向并不表示半导体装置U的使用时的姿态。
如图1A和图1B所示，实施方式1的半导体装置U具有在装置主体1上依次层叠的电极垫2、绝缘膜3、凸块下金属层4和凸块5等构成的结构。在电极垫2的下层具备脆弱的绝缘膜11。需要说明的是，脆弱的绝缘膜11确切来说由包含绝缘膜和微细布线层的三维布线层构成，与晶体管连接。并且，晶体管微细，因此为了高速传输，需要低介电层。此时，低介电层是多孔的结构，结果变得脆弱。
装置主体1为例如晶体管、整流元件、传感器元件、发光元件或受光元件等半导体元件。装置主体1具有例如在硅、砷化镓、氮化镓、碳化硅、砷化铟镓、或磷化铟等的半导体基板中形成半导体元件的结构。需要说明的是，装置主体1可以是分立器件，也可以是单片集成电路(monolithic IC)。
电极垫2例如包含金、铜、铝、铝硅、铝铜、钨等金属。电极垫2在装置主体1上设置多个。
绝缘膜3由例如SiN、SiO2、聚酰亚胺、聚苯并噁唑等材料构成，在电极垫2上具有开口部而形成。凸块下金属层4在绝缘膜3上设置。进而，凸块5在凸块下金属层4上形成。凸块5与电极垫2经由凸块下金属层4电导通。需要说明的是，凸块5在多个电极垫2的各个上形成。
此外，抗蚀剂8按照与最终形成的凸块5相接的方式形成。在抗蚀剂8中形成有填充形成凸块5的金属的第1开口部8a、和作为空气的排孔10的第2开口部8b。作为第2开口部8b的空气的排孔10与从第1开口部8a填充的凸块5连接。
凸块下金属层4由导电层构成，按照与电极垫2电连接的方式形成。也就是说，凸块下金属层4构成后述的金属填充过程中作为电极发挥功能的导电层。具体来说，在金属填充过程中，首先，在装置主体1的整面，通过例如溅射、蒸镀法、镀覆法等形成凸块下金属层4作为导电膜。然后，将形成的导电膜通过光刻除去端子间的导电膜，以使邻接的端子间相对于每个电极垫2独立。由此，形成凸块下金属层4。
需要说明的是，在金属填充过程中使用熔融焊料的情况下，凸块下金属层4优选使用熔融焊料润湿且熔融焊料润湿后扩散那样的材料。具体来说，凸块下金属层4优选例如Cu、Au-Ni、Au-Cu-Ni、Au等。
在此，实施方式1的半导体装置U中，电极垫2以例如15μm的间距配置，以直径10μm形成。
另外，凸块5与凸块下金属层4的界面没有间隙，在凸块下金属层4上一体形成。凸块5由例如包含SnAg、SnAgCu、Sn、In、SnAgBiIn、SnSb、SnZn、SnZnBi、AuSn、SnIn等焊料材料的导电材料构成。
抗蚀剂8由例如化学增幅型负型光敏抗蚀剂等光敏型的绝缘性粘合剂构成。
此外，如图1B所示，凸块5在装置主体1上以规定间隔配置多个。凸块5优选按照在制作时至少凸块5的头顶部5a从抗蚀剂8的表面露出的方式形成。
构成空气的排孔10的抗蚀剂8的第2开口部8b按照围绕凸块5的头顶部5a的方式形成。具体来说，空气的排孔10沿着凸块5的直径方向等间隔地保持与凸块5的中心的距离并且形成多个，例如4个。在此，凸块5的头顶部5a的直径为例如5μm～8μm，空气的排孔10的直径为例如0.5μm～2μm。需要说明的是，空气的排孔10相对于电极垫2，相对于垂直方向大致平行(包括平行)地形成。
按照以上方式构成实施方式1的半导体装置U。
<半导体装置的制造方法>
接着，对实施方式1的半导体装置U的制造方法利用图2A至图2G进行说明。
图2A至图2G是对实施方式1涉及的半导体装置U的制造方法进行说明的截面图。
实施方式1的半导体装置U的制造方法至少包括凸块下金属层形成步骤、抗蚀剂形成步骤、抗蚀剂开口步骤、抗蚀剂固化步骤、显影步骤、金属填充步骤、冷却步骤、以及剥离步骤等。
首先，对图2A所示的凸块下金属层形成步骤进行说明。
如图2A所示，装置主体1具有在脆弱的绝缘膜11的上表面依次形成的多个电极垫2、绝缘膜3、凸块下金属层4。
绝缘膜3在电极垫2上形成，具有电极垫2的一部分露出的开口部。具体来说，绝缘膜3首先由例如等离子体CVD、或溶液的旋涂等而形成。形成的绝缘膜3经热处理，然后通过光刻步骤形成开口部。由此，成为电极垫2的上表面从形成于绝缘膜3上的开口部露出的状态。
接着，按照覆盖绝缘膜3和电极垫2的露出部的方式形成凸块下金属层4。
需要说明的是，半导体装置U以例如6英寸、8英寸、或12英寸的圆形的硅片的形态供给。
凸块下金属层4由薄的导电层构成，按照覆盖多个电极垫2的方式在装置主体1的上表面整面形成。并且，凸块下金属层4构成在金属填充过程中作为电极使用的导电层。需要说明的是，在金属填充过程为电镀层形成过程的情况下，凸块下金属层4还作为用于形成电镀层的基底层使用。凸块下金属层4的材质例如为Ni、W、Cr、Cu、Co、Ti、Au等。另外，凸块下金属层4的厚度为例如0.02～2μm。
接着，对图2B所示的抗蚀剂形成步骤进行说明。
如图2B所示，形成凸块下金属层4后，在凸块下金属层4上形成抗蚀剂8的层。抗蚀剂8使用例如旋涂机、棒涂机、喷涂机、喷射分配器等按照膜厚均匀的方式形成。
接着，对图2C所示的抗蚀剂开口步骤进行说明。
如图2C所示，首先，准备具有例如圆柱形状的第1突起部9a和第2突起部9b的纳米压印模具9。
接着，按照纳米压印模具9的第1突起部9a和第2突起部9b的位置、与半导体装置U的装置主体1的上表面设置的电极垫2的位置对齐的方式进行位置对准。
接着，在通过加热加压部而软化的抗蚀剂8中，压入第1突起部9a和第2突起部9b。此时，在纳米压印模具9的第1突起部9a和第2突起部9b与电极垫2上的凸块下金属层4之间，在抗蚀剂8残留的位置(未到达的位置)，停止纳米压印模具9的压入。
然后，将纳米压印模具9从抗蚀剂8提起。由此，与纳米压印模具9的第1突起部9a和第2突起部9b对应的第1开口部8a和第2开口部8b在抗蚀剂8的层内形成(参照图2D)。此时，在抗蚀剂8内形成的第1开口部8a和第2开口部8b在抗蚀剂8的垂直方向(上方向)开口。
如上所述，纳米压印模具9具有在与多个电极垫2分别对应的位置的抗蚀剂8中形成第1开口部8a和第2开口部8b的多个第1突起部9a和第2突起部9b。并且，由纳米压印模具9形成的多个第1开口部8a与第2开口部8b分别以例如圆柱状的相同形状(尺寸不同)形成。
也就是说，纳米压印模具9是，与抗蚀剂8中形成的第1开口部8a和第2开口部8b同等的尺寸、形状的第1突起部9a和第2突起部9b在单面以规定的间隔设置的转印用的模具。
需要说明的是，第1突起部9a和第2突起部9b的形状不限于上述圆柱状，也可以是例如四边形、八边形等多边形的柱状。
另外，纳米压印模具9可以由例如石英、玻璃、电铸镍、硅和有机硅树脂中的1个形成，也可以将它们层叠多个而形成。层叠构成的情况下，更优选在纳米压印模具9的上表面使用柔软的有机硅树脂。凭借有机硅树脂，能够吸收半导体装置U的装置主体1的翘曲、起伏等。
进一步，纳米压印模具9可以通过例如以下方式形成：在制作纳米压印模具9的原版后，在原版内流动纳米压印模具9的材料而注入，使注入的材料固化。此时，制作的原版以与抗蚀剂8上形成的第1开口部8a和第2开口部8b的间隔相等的间隔具有与第1开口部8a和第2开口部8b的开口直径同等的尺寸的多个凹部。需要说明的是，原版可以通过例如对硅、石英、或玻璃进行蚀刻加工、或放电加工而形成。
需要说明的是，纳米压印模具9的外形尺寸若大于半导体装置U的外形尺寸，则没有特别限定。另外，纳米压印模具9的形状为例如矩形。
接着，对图2D所示的抗蚀剂固化步骤进行说明。
如图2D所示，在通过纳米压印模具9形成了第1开口部8a和第2开口部8b的抗蚀剂8整面赋予抗蚀剂8发生反应的光能。
具体来说，向抗蚀剂8照射例如紫外线等光后，对抗蚀剂8进行加热。此时，靠近抗蚀剂8的上表面的部分与靠近凸块下金属层4的部分相比，光能的照射量多。因此，对于照射的光能，抗蚀剂8的上表面附近的产酸剂大量反应，酸浓度变高。
接着，通过加热部而发生抗蚀剂8的交联反应。此时，伴随高酸浓度，越靠近抗蚀剂8的上表面则交联度越高，越靠近凸块下金属层4则交联度越低。需要说明的是，作为加热部，可以使用例如分批式烘箱、回流炉、感应加热、红外线加热、加热板等。
接着，对图2E所示的显影步骤进行说明。
显影步骤中，首先，将半导体装置U浸渍于显影液。此时，显影液进入抗蚀剂8中开口的第1开口部8a。由此，进行抗蚀剂8的第1开口部8a的内壁的溶解。并且，第1开口部8a朝向底面方向扩大开口幅度(开口直径)，并且以反锥状的形状形成。由此，第1开口部8a与第2开口部8b连通。
在此，对上述图2D中的抗蚀剂固化步骤进行详细说明。
即，抗蚀剂固化步骤中，光的到达量如上所述，随着从抗蚀剂8的表面到第1开口部8a的内部的底部而变低。因此，与抗蚀剂8的表面相比，第1开口部8a的内部的酸的产生量变少，抗蚀剂8的交联度变低。由此，图2E所示的显影步骤中，随着朝向第1开口部8a的内壁的底部，与抗蚀剂8的表面附近相比，更促进抗蚀剂8向显影液的溶解。其结果是，如图2E所示，反锥状的第1开口部8a在抗蚀剂8内形成。
需要说明的是，在后叙述基于显影步骤的第1开口部8a的形成步骤的详细内容。
在此，显影液有溶解抗蚀剂8的作用。显影液为例如四甲基氢氧化铵、三甲基-2-羟乙基氢氧化铵水溶液。
并且，进入第1开口部8a、第2开口部8b的显影液的残渣由清洗液除去。清洗液为例如纯水。
另一方面，抗蚀剂8中开口的开口形状小的第2开口部8b比第1开口部8a窄，显影液的进入量少。因此，与第1开口部8a相比，相对于抗蚀剂8的厚度方向的第2开口部8b的上表面侧到底部侧的孔的扩大直径小。也就是说，如图2E所示，第2开口部8b在抗蚀剂8的厚度方向上以基本相同的直径形成。
接着，对图2F所示的金属填充步骤进行说明。
如图2F所示，金属填充步骤中，首先，按照与半导体装置U的抗蚀剂8相接的方式配置金属填充单元20。金属填充单元20由装有熔融金属24的罐21、压力发生源22、和驱动控制装置23等构成。
接着，驱动控制装置23按照罐21的开口部与抗蚀剂8的第1开口部8a的位置对准的方式移动罐21的位置。移动后，通过压力发生源22对罐21施加压力。由此，从罐21的开口部的前端向第1开口部8a供给熔融金属24，在第1开口部8a内填充熔融金属24。此时，作为熔融金属24，可以使用例如焊料、铟、金—锡等材料。
接着，图2G所示的冷却步骤中，将向第1开口部8a填充的熔融金属24冷却到凝固点以下。由此，形成尖头形状的凸块5。
在此，对图2F所示的金属填充步骤进行详细说明。
首先，如图2F的黑箭头所示，通过压力发生源22，向形成为反锥状的抗蚀剂8的第1开口部8a内加压、注入熔融金属24。此时，从构成压力的排孔即空气的排孔10(参照图1A)的抗蚀剂8的第2开口部8b，排出通过熔融金属24的注入而压缩的空气。
然后，在第1开口部8a内填充的熔融金属24润湿扩展到凸块下金属层4，填充至第1开口部8a的底面。
另一方面，熔融金属24是具有粘性的流体，因此不会填充到微小的空气的排孔10即第2开口部8b。因此，第2开口部8b作为空气的排孔10残留。
然后，实施未图示的剥离步骤。具体来说，剥离步骤中，抗蚀剂8被剥离、除去而形成半导体装置U。
<效果>
如上所述，根据本发明的实施方式1，即使抗蚀剂中形成的开口部的形状为微小的锥形形状，也能将熔融金属稳定地填充至开口部内的底部。由此，能够形成前端部尖锐的凸块。其结果是，即使是具有包含脆弱的低介电体膜的绝缘膜的半导体，通过凸块的塑性变形，能够一面缓和应力一面接合。
(实施方式2)
以下，对本发明的实施方式2的半导体装置U分项进行说明。
<半导体装置的结构>
以下，对实施方式2的半导体装置U的结构利用图3A和图3B进行说明。
图3A和图3B是对实施方式2涉及的半导体装置U的结构进行说明的示意图。需要说明的是，图3A是半导体装置U的截面图。图3B是半导体装置U的俯视图。
如图3A和图3B所示，实施方式2的半导体装置U在空气的排孔10沿平面方向(相对于电极垫2大致平行(包括平行))形成这一点上与实施方式1不同。需要说明的是，未说明的事项与实施方式1同样。
也就是说，如图3A所示，实施方式2的半导体装置U具有在装置主体1上依次层叠的电极垫2、绝缘膜3、凸块下金属层4、和凸块5或虚拟凸块15(相当于抗蚀剂内形成的第1开口部)构成的结构。在电极垫2的下层具备脆弱的绝缘膜11。
装置主体1与实施方式1同样为例如半导体元件。
电极垫2包含例如金、铜、铝、铝硅、铝铜、钨等金属。电极垫2在装置主体1上设置多个。
在电极垫2上形成凸块下金属层4，在凸块下金属层4上形成凸块5和虚拟凸块15。凸块5与电极垫2经由凸块下金属层4电导通。需要说明的是，凸块5在多个、例如8个相同的电极垫2上形成。
此外，抗蚀剂8按照覆盖最终形成的凸块5和虚拟凸块15的方式形成。抗蚀剂8具有在内部形成的、将凸块5与虚拟凸块15连通的空气的排孔10。空气的排孔10与凸块5连接。需要说明的是，空气的排孔10可以是空洞，也可以最终填充与凸块5相同材料的金属。
此外，虚拟凸块15与凸块5同样隔着凸块下金属层4，在同一电极垫2上，例如按照被多个凸块5包围的方式在抗蚀剂8内形成。并且，虚拟凸块15与周围形成的各个凸块5通过空气的排孔10而连接。
按照以上方式构成实施方式2的半导体装置U。
<半导体装置的制造方法>
接着，对实施方式2的半导体装置U的制造方法利用图4A至图4G进行说明。
图4A至图4G是对实施方式2涉及的半导体装置U的制造方法进行说明的截面图。
实施方式2的半导体装置U的制造方法至少包括：凸块下金属层形成步骤、路径形成用接合剂供给步骤、抗蚀剂形成步骤、抗蚀剂开口步骤、抗蚀剂固化步骤、显影步骤、金属填充步骤、和剥离步骤等。
首先，对图4A所示的路径形成用接合剂供给步骤进行说明。
如图4A所示，装置主体1与实施方式1同样，具有在上表面依次形成的电极垫2、绝缘膜3、和凸块下金属层形成步骤中形成的凸块下金属层4。
并且，路径形成用接合剂供给步骤中，首先，在凸块下金属层4上，通过材料供给部(未图示)供给路径形成用接合剂13。在此，作为材料供给部，可以利用例如分配器、丝网印刷机、使用掩模的蒸镀等。
接着，使供给的路径形成用接合剂13通过光或加热部固化或干燥。
在此，路径形成用接合剂13包含沸点比抗蚀剂8的固化温度低的成分，是光或热固型的接合剂或者亲水材料。需要说明的是，光或热固化型的接合剂包含例如乙醇、醇、乙二醇醚、甲苯、二甲苯等溶剂成分、丙烯酸系、环氧、聚氨酯等树脂成分、无机填料、有机填料等绝缘填料成分等而构成。另外，亲水材料为例如包含甲基丙烯酸-2，3-二羟基丙酯、聚乙烯醇、聚甲氧基低聚乙二醇甲基丙烯酸酯、羧酸酯、磺酸酯等亲水性聚合物等。
以下说明的各个步骤中，作为路径形成用接合剂13，以使用光固型的接合剂为例进行说明。
接着，对图4B所示的抗蚀剂形成步骤进行说明。
如图4B所示，抗蚀剂形成步骤中，按照覆盖挥发性的路径形成用接合剂13的方式，例如通过旋涂、丝网印刷、分配器来供给抗蚀剂8。然后，通过向抗蚀剂8的紫外线照射、或基于加热部的抗蚀剂8的加热，使抗蚀剂8固化，形成抗蚀剂8的层。
接着，图4C所示的抗蚀剂开口步骤中，将设有多个第1突起部9a的纳米压印模具9压入抗蚀剂8。此时，在纳米压印模具9的第1突起部9a与电极垫2上的凸块下金属层4之间，在残留抗蚀剂8的位置(未到达的位置)，停止纳米压印模具9的压入。然后，将纳米压印模具9从抗蚀剂8剥离。由此，在抗蚀剂8的层内形成第1开口部8a(参照图4D)。
接着，图4D所示的抗蚀剂固化步骤中，通过光照射部向抗蚀剂8照射例如紫外线等光。此时，抗蚀剂8中含有的产酸剂发生反应，产生酸。然后，通过基于加热部的加热，使产生的酸在抗蚀剂8内扩散，促进与抗蚀剂8中包含的交联剂反应的交联反应。此时，通过基于加热部的加热，路径形成用接合剂13挥发，形成将凸块5与虚拟凸块15连接的空气的排孔10。此时，按照例如沿着相对于图4D的纸面垂直方向(或左右方向)贯通的方式，形成未图示的空气的排孔。由此，经由空气的排孔，挥发的路径形成用接合剂13排出，形成上述空气的排孔10。
接着，图4E所示的显影步骤中，与实施方式1同样，通过显影液，抗蚀剂8的第1开口部8a的开口幅度(开口直径)扩大，形成反锥状的开口部。
接着，图4F所示的金属填充步骤中，使用金属填充单元20在抗蚀剂8的第1开口部8a填充金属而形成凸块5。在此，金属填充时中，第1开口部8a内的空气通过空气的排孔10排向虚拟凸块15。然后，空气通过虚拟凸块15向外部的空气中排出。由此，如图4G所示，形成配置于虚拟凸块15的周围的多个凸块5。
并且，实施未图示的剥离步骤。具体来说，剥离步骤中，抗蚀剂8被剥离、除去而形成半导体装置U。
按照以上方式，制造实施方式2的半导体装置U。
以下，对路径形成用接合剂涂布步骤中，对在路径形成用接合剂使用亲水性聚合物的情况进行说明。
首先，与上述路径形成用接合剂涂布步骤同样地，通过绘制以规定的图案形状供给路径形成用接合剂后，使其干燥。由此，仅绘制了路径形成用接合剂的图案中产生亲水功能。
并且，显影步骤中，显影液浸透体现亲水功能的图案，将亲水性聚合物溶解。由此，形成使凸块5与虚拟凸块15连通的空气的排孔10。
如以上说明，根据本发明的实施方式2，能够向更微小的反锥的开口部填充金属。
<实施方式2中的变形例>
以下，对实施方式2的变形例中的半导体装置U的结构利用图5进行说明。
图5是对实施方式2涉及的半导体装置U的变形例的结构进行说明的立体图。
图5所示，变形例涉及的半导体装置U在多个单独形成的电极垫2上分别形成凸块5。然后，虚拟垫25与凸块5邻接形成。
接着，与上述实施方式2的制造方法同样，形成伴随有空气的排孔10的凸块5。然后，将抗蚀剂8剥离。由此，形成半导体装置U的上述结构。
也就是说，变形例涉及的半导体装置U在独立设置电极垫2这点上与上述实施方式2不同。
以下，对实施方式2的变形例涉及的半导体装置U的制造方法利用图6A和图6B进行说明。
图6A和图6B是用于说明实施方式2的变形例涉及的半导体装置U的制造方法中的焊料填充步骤的示意图。需要说明的是，图6A为半导体装置U的截面图，图6B为半导体装置U的俯视图。
如图6A所示，变形例涉及的半导体装置U具有在装置主体1上依次层叠而形成的电极垫2、凸块下金属层4、和凸块5或虚拟凸块15构成的结构。在电极垫2的下层具备脆弱的绝缘膜11。
装置主体1与上述实施方式2同样为例如半导体元件。
电极垫2包含例如金、铜、铝、铝硅、铝铜、钨等金属。需要说明的是，电极垫2在装置主体1上设置多个。
在电极垫2上形成凸块下金属层4，在凸块下金属层4上形成凸块5和虚拟凸块15。凸块5与电极垫2经由凸块下金属层4电导通。需要说明的是，凸块5在电极垫2上形成各1个。
此外，抗蚀剂8按照覆盖最终形成的凸块5和虚拟凸块15的方式形成。抗蚀剂8具有在内部形成的、将凸块5与虚拟凸块15连通的空气的排孔10。空气的排孔10与凸块5连接。需要说明的是，空气的排孔10可以是空洞，也可以最终填充与凸块5相同材料的金属。
此外，虚拟凸块15与凸块5同样隔着凸块下金属层4在同一平面的虚拟垫25上设置。并且，虚拟凸块15与邻接于虚拟凸块15配置的1个凸块5通过空气的排孔10而连接。另外，多个凸块5各自也与邻接配置的1个凸块5通过空气的排孔10而连接。也就是说，多个凸块5之间、以及虚拟凸块15与凸块5相互通过1个空气的排孔10分别连接。
具体来说，变形例涉及的半导体装置U如图6B，电极垫2，包括虚拟垫25，以一定距离间隔配置。并且，邻接的电极垫2之间、以及与虚拟垫25邻接的电极垫2分别经由以直线形状形成的空气的排孔10而接合。由此，形成从多个电极垫2连接到虚拟垫25的路径。
通过上述构成，若从路径上距离虚拟垫25最远的位置的凸块5依次填充熔融焊料，则能够使由填充的熔融焊料挤出的空气依次经由连续的空气的排孔10的路径从虚拟凸块15向外部逃散。
另外，与凸块5邻接配置的虚拟凸块15以与抗蚀剂8内形成的第1开口部8a相同的形状、尺寸形成。因此，能够与抗蚀剂开口步骤同时形成虚拟凸块15。由此，不需要用于形成虚拟凸块的新的生产步骤，因此能够提高半导体装置U的生产率。
<效果>
如上所述，根据本发明的实施方式2，能够形成更微小的突起状的凸块。由此，向电路基板安装半导体装置U时，能够进一步缓和对半导体装置U内的脆弱的绝缘膜11作用的应力。其结果是，能够进一步提高半导体装置U的制造成品率。
需要说明的是，上述实施方式中，在金属填充步骤中，以填充熔融焊料为例进行了说明，但不限于此。也可以填充例如纳米糊料、导电糊料、镀敷料等，可以得到同样的效果。

Claims (8)

1.一种半导体装置，其具有：
位于多个电极垫上的凸块、
覆盖所述凸块的抗蚀剂、和
在所述抗蚀剂的内部形成的将所述凸块与所述抗蚀剂的外部连通的空气的排孔。
2.根据权利要求1所述的半导体装置，其中，
所述空气的排孔在所述凸块的周围设置多个。
3.根据权利要求1或权利要求2所述的半导体装置，其中，
所述空气的排孔相对于所述电极垫沿实质上垂直方向设置。
4.一种半导体装置，其具有：
设于电极垫之上的多个凸块、和虚拟凸块；
覆盖所述凸块和所述虚拟凸块的抗蚀剂；
将所述凸块与所述虚拟凸块连结的空气的排孔。
5.根据权利要求4所述的半导体装置，其中，
所述虚拟凸块与多个所述凸块分别经由所述空气的排孔连接。
6.根据权利要求4或权利要求5所述的半导体装置，其中，
所述空气的排孔相对于所述电极垫实质上平行地设置。
7.一种半导体装置的制造方法，
其至少包括以下步骤：
凸块下金属层形成步骤，按照覆盖在多个电极垫上的方式形成凸块下金属层；
抗蚀剂形成步骤，形成覆盖在所述凸块下金属层上的抗蚀剂；
抗蚀剂开口步骤，对于所述抗蚀剂的形成有多个所述电极垫的区域，从所述抗蚀剂的上表面侧按压纳米压印模具，在所述抗蚀剂中形成未到达所述电极垫的多个开口部；
抗蚀剂固化步骤，对于所述抗蚀剂，从所述抗蚀剂的上表面侧赋予光能后实施热处理，使所述抗蚀剂固化；
显影步骤，使所述抗蚀剂与显影液反应，按照随着朝向所述电极垫侧而所述开口部的开口幅度扩大的方式，使所述开口部到达所述电极垫；
金属填充步骤，在所述开口部内填充金属而形成凸块；以及
剥离步骤，剥离所述抗蚀剂，
在所述抗蚀剂开口步骤中，在所述纳米压印模具上形成抗蚀剂开口用的第1突起部和空气的排孔用的第2突起部，经由所述第2突起部形成与所述凸块连接的空气的排孔。
8.一种半导体装置的制造方法，
其至少包括以下步骤：
凸块下金属层形成步骤，按照覆盖在多个电极垫上的方式形成凸块下金属层；
路径形成用接合剂供给步骤，向多个所述电极垫的所述凸块下金属层上供给路径形成用接合剂；
抗蚀剂形成步骤，形成覆盖在所述凸块下金属层上的抗蚀剂；
抗蚀剂开口步骤，对于所述抗蚀剂的形成有多个所述电极垫的区域，从所述抗蚀剂的上表面侧按压纳米压印模具，在所述抗蚀剂中形成未到达所述电极垫的多个开口部；
抗蚀剂固化步骤，对于所述抗蚀剂，从所述抗蚀剂的上表面侧赋予光能后实施热处理，使所述抗蚀剂固化；
显影步骤，使所述抗蚀剂与显影液反应，按照随着朝向所述电极垫侧而所述开口部的开口幅度扩大的方式，使所述开口部到达所述电极垫；
金属填充步骤，在所述开口部内填充金属而形成凸块；以及
剥离步骤，剥离所述抗蚀剂，
在所述抗蚀剂固化步骤中，使所述路径形成用接合剂挥发，形成空气的排孔。
CN202010840377.3A 2019-08-28 2020-08-19 半导体装置以及半导体装置的制造方法 Pending CN112447657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-155128 2019-08-28
JP2019155128A JP7403083B2 (ja) 2019-08-28 2019-08-28 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN112447657A true CN112447657A (zh) 2021-03-05

Family

ID=74677731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010840377.3A Pending CN112447657A (zh) 2019-08-28 2020-08-19 半导体装置以及半导体装置的制造方法

Country Status (2)

Country Link
JP (2) JP7403083B2 (zh)
CN (1) CN112447657A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119700A1 (ja) * 2021-12-21 2023-06-29 パナソニックＩｐマネジメント株式会社 バンプ製造方法及びそれに用いるインプリント型

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214418A (ja) * 1998-01-20 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の半田バンプの形成方法
JP2009220493A (ja) * 2008-03-18 2009-10-01 Nec Electronics Corp 金属ペースト印刷方法およびメタルマスク
WO2015079648A1 (ja) 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 半導体装置
JP7117615B2 (ja) * 2017-12-08 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2024009340A (ja) 2024-01-19
JP7403083B2 (ja) 2023-12-22
JP2021034628A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
US7517788B2 (en) System, apparatus, and method for advanced solder bumping
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US7002250B2 (en) Semiconductor module
JP3500995B2 (ja) 積層型回路モジュールの製造方法
KR20010110170A (ko) 반도체 장치 및 그 제조방법, 적층형 반도체 장치, 회로기판 및 전자기기
KR20240023575A (ko) 반도체 장치의 제조 방법
JP3906921B2 (ja) バンプ構造体およびその製造方法
JP2024009340A (ja) 半導体装置の製造方法および製造装置
JP5500954B2 (ja) 粘着材供給装置及びその製造方法
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
JP2023160983A (ja) 半導体装置、半導体装置の製造方法、製造装置及び製造システム
US20210066239A1 (en) Packaged semiconductor devices with uniform solder joints
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
KR20020062346A (ko) 범프 형성방법 및 범프 형성장치
EP0817260A2 (en) IC package, IC prober and connector and method of forming the same
JP2002093842A (ja) 半導体デバイスおよびその製造方法
CN111834240A (zh) 半导体装置及其制造方法
JP3698223B2 (ja) 半導体装置の製造方法
WO2024116844A1 (ja) 半導体装置及びその製造方法
KR20230042560A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN117672870A (zh) 芯片封装结构及其制造方法
JP2007067446A (ja) バンプ構造体、ｉｃチップ、ならびにｉｃチップと配線基板との実装構造
JP2007116184A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination