KR20230042560A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20230042560A
KR20230042560A KR1020220113388A KR20220113388A KR20230042560A KR 20230042560 A KR20230042560 A KR 20230042560A KR 1020220113388 A KR1020220113388 A KR 1020220113388A KR 20220113388 A KR20220113388 A KR 20220113388A KR 20230042560 A KR20230042560 A KR 20230042560A
Authority
KR
South Korea
Prior art keywords
resist
opening
imprint mold
electrode terminal
semiconductor element
Prior art date
Application number
KR1020220113388A
Other languages
English (en)
Inventor
기요카즈 이토이
게이코 이쿠타
다이스케 사쿠라이
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20230042560A publication Critical patent/KR20230042560A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

전극 단자를 갖는 반도체 소자를 제공하는 공정과, 반도체 소자 상에, 전극 단자에 면하는 제1면과 제1면과는 반대의 제2면을 갖는 레지스트를 형성하는 공정과, 제3면과 제3면으로부터 돌기한 돌기부를 갖는 임프린트 몰드를 제공하는 공정과, 임프린트 몰드의 제3면이 레지스트의 제2면에 대향하고, 또한, 돌기부가 전극 단자와 정렬하도록, 임프린트 몰드를 레지스트의 제2면 상에 배치하고, 레지스트에, 돌기부를 끼워 넣음으로써, 레지스트에 개구부를 형성하는 공정과, 레지스트에 에너지를 부여하여, 레지스트를 경화시키는 공정과, 레지스트를 현상액과 반응시켜, 개구부를 경방향으로 넓히는 공정과, 개구부에 금속을 충전하여 범프를 형성하는 공정을 포함하고, 레지스트를 개구하는 공정은, 레지스트의 제2면과 임프린트 몰드의 제3면 사이에 간극을 형성한 상태로 행해진다.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 개시는, 반도체 장치의 제조 방법, 및 반도체 장치에 관한 것이다.
근래, 반도체 소자의 고밀도화와 전극 단자의 다핀화의 양립을 진행시키기 위해, 반도체 소자의 전극 단자간의 협피치화 및 전극 단자의 면적 축소화가 도모되고 있다. 전극 단자간이 협피치화되어, 전극 단자의 면적이 축소화된 반도체 소자를, 실장 기판에 실장 기술하는 하나로서, 플립 칩 실장이 알려져 있다.
플립 칩 실장에 있어서는, 돌기 전극이, 시스템 LSI, 메모리, CPU 등의 반도체 소자의 전극 단자 상에 형성되고, 실장 기판의 접속 단자에 대해 압접·가열된다. 이에 의해, 전극 단자가 접속 단자에 범프 접속되고, 반도체 소자가 실장 기판에 플립 칩 실장된다.
전극 단자 상에 형성되는 돌기 전극에는, 땜납 범프가 많이 채용되고 있다. 땜납 범프를 전극 단자 상에 돌기 형상으로 형성하는 공법으로서, 땜납을, 예를 들면, 스크린 인쇄, 디스펜스, 또는 전해 도금으로 전극 단자 상에 형성한 후, 리플로우 노(爐)에서 땜납 융점 이상으로 가열하는 공법이 알려져 있다.
그러나, 전극 단자간의 협피치화에 수반하여, 플립 칩 실장 시의 압접·가열 공정에 있어서, 용융하여 변형된 땜납 범프가, 그 표면장력에 의해 다른 땜납 범프와 이어져, 브리지 불량이 발생하기 쉬워진다. 그러므로, 전극 단자간의 협피치화로의 요구가 엄격할수록, 돌기 전극에, 땜납 범프를 채용하는 것이 곤란해진다.
그래서, 전극 단자 상에 형성되는 돌기 전극에, 땜납 범프를 대신하여, 예를 들면, 금이나 구리 등으로 이루어지는 끝이 가느다란 미세 금속 범프를 채용하는 공법이 알려져 있다. 이 공법에 있어서는, 플립 칩 실장 시의 압접·가열 공정에 있어서, 돌기 전극의 선단을 소성 변형시키고, 고상 확산에 의해 돌기 전극을 접속 단자에 접합한다. 이 공법에 의하면, 플립 칩 실장 시의 압접·가열 공정에 있어서, 끝이 가느다란 미세 금속 범프를 용융시키지 않으므로, 브리지 불량의 발생을 막을 수 있다. 그러므로, 전극 단자간의 협피치화로의 대응도 용이해진다.
특허 문헌 1은, 경사면을 구비한 원뿔 형상의 미세 금속 범프를 형성하는 공법을 개시하고 있다. 이 공법은, 시트 형상의 임프린트 몰드를 이용하여, 전극 단자 상에 형성한 레지스트에 개구부를 형성하는 것과, 이 개구부에 금속을 충전하는 것을 포함한다.
일본국 특허공개 2019-197780호 공보
본 개시의 일 양태에 따른 반도체 장치의 제조 방법은, 전극 단자를 갖는 반도체 소자를 제공하는 공정과, 반도체 소자 상에, 전극 단자에 면하는 제1면과 제1면과는 반대의 제2면을 갖는 레지스트를 형성하는 레지스트 형성 공정과, 제3면과 제3면으로부터 돌기한 돌기부를 갖는 임프린트 몰드를 제공하는 공정과, 임프린트 몰드의 제3면이 레지스트의 제2면에 대향하고, 또한, 돌기부가 전극 단자와 정렬하도록, 임프린트 몰드를 레지스트의 제2면 상에 배치하고, 레지스트에 돌기부를 끼워 넣음으로써, 레지스트에 개구부를 형성하는 레지스트 개구 공정과, 레지스트에 에너지를 부여하여, 레지스트를 경화시키는 레지스트 경화 공정과, 레지스트를 현상액과 반응시켜, 개구부를 경방향(徑方向)으로 넓히는 현상 공정과, 개구부에 금속을 충전하여 범프를 형성하는 금속 충전 공정과, 레지스트를 전극 단자로부터 박리하는 박리 공정을 포함하고, 레지스트 개구 공정은, 레지스트의 제2면과 임프린트 몰드의 제3면 사이에 간극을 형성한 상태로 행해진다.
본 개시의 일 양태에 따른 반도체 장치는, 전극 단자를 갖는 반도체 소자와, 전극 단자 상에 형성되고, 전극 단자에 접촉하는 기단과, 기단의 반대의 선단과, 기단과 선단 사이의 중간부를 갖는 범프를 구비하고, 범프는, 기단과 중간부 사이에 위치하고, 기단으로부터 중간부를 향하여 가늘어지는 테이퍼부와, 중간부와 선단부 사이에 위치하고, 중간부로부터 선단을 향하여 굵어지는 역(逆)테이퍼부를 갖고, 중간부가 오목부로 되어 있다.
도 1a는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1b는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1c는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1d는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1e는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1f는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1g는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1h는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1i는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 1j는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
도 2는, 범프 형상을 나타낸 단면도이다.
도 3a는, 레지스트의 가교도의 제어를 설명한 도면이다.
도 3b는, 레지스트의 가교도의 제어를 설명한 도면이다.
도 4a는, 스텝 앤드 리피트 방식에 의한 레지스트 개구 공정을 설명한 도면이다.
도 4b는, 스텝 앤드 리피트 방식에 의한 레지스트 개구 공정을 설명한 도면이다.
도 4c는, 스텝 앤드 리피트 방식에 의한 레지스트 개구 공정을 설명한 도면이다.
특허 문헌 1에 개시된 공법에서는, 전극 단자의 표면에, 경사면을 구비한 원뿔 형상의 범프를 형성할 수 있는데, 범프가 형성된 반도체 소자를 기판에 플립 칩 실장할 때, 플립 칩 실장 시의 압력이, 범프를 통해 실장 기판에 인가되기 때문에, 실장 기판에 형성된 디바이스 등에 응력이 가해지고, 그 결과, 디바이스의 신뢰성 등이 손상된다는 과제가 있다.
본 개시는, 상기의 과제를 감안하여 이루어진 것으로, 그 주된 목적은, 전극 단자를 구비한 반도체 소자를 실장 기판에 플립 칩 실장할 때에, 실장 기판 측에 부여하는 응력을 완화할 수 있는 반도체 장치의 제조 방법, 및 반도체 장치를 제공하는 것에 있다.
이하, 본 개시의 실시 형태를 도면에 의거하여 상세하게 설명한다. 또한, 본 개시는, 이하의 실시 형태에 한정되는 것은 아니다. 또, 본 개시의 효과를 나타내는 범위를 벗어나지 않는 범위에서, 적절히 변경은 가능하다.
도 1a~도 1j는, 본 개시의 일 실시 형태에 있어서의 반도체 장치의 제조 방법을 모식적으로 나타낸 단면도이다.
우선, 복수의 전극 단자(2)를 갖는 반도체 소자(1)가 제공된다.
다음에, 도 1a에 나타내어지는 레지스트 형성 공정에 대해 서술한다. 반도체 소자(1)는, 복수 개의 전극 단자(2)가 형성된 상면을 갖고 있다. 반도체 소자(1)는, 예를 들면, 원형의 실리콘 웨이퍼로 형성되어 있다. 실리콘 웨이퍼의 외경은, 예를 들면, 직경 300mm이다.
레지스트 형성 공정에 있어서, 상면 전체를 덮도록 시드층(7)이 형성된다. 시드층(7)은, 얇은 도전층이며, 금속 충전 프로세스에 있어서 전극으로서 사용된다. 금속 충전 프로세스가 전기 도금 형성 프로세스인 경우, 시드층(7)은, 전기 도금을 형성하기 위한 하지층으로서도 사용된다. 시드층(7)의 재질은, 예를 들면, Ni, W, Cr, Cu, Co, Ti 등이어도 된다. 시드층(7)의 두께는, 예를 들면, 0.02~2μm여도 된다.
시드층(7)이 형성된 후, 시드층(7) 위에 레지스트(3)가 형성된다. 레지스트(3)는, 예를 들면, 감광형, 열경화형, 광열 병용형의 레지스트이어도 된다. 레지스트(3)는, 예를 들면, 스핀 코트, 바 코터, 스프레이, 제트 디스펜스 등을 이용하여, 막이 균일하게 되도록 형성된다. 레지스트(3)는, 전극 단자(2)에 면하는 제1면(3c)과, 제1면(3c)과는 반대의 제2면(3d)을 갖는다.
임프린트 몰드(5)가 제공된다. 임프린트 몰드(5)는, 내면(제3면)(5c)과, 내면(5c)으로부터 돌기한 복수의 돌기부(5a)를 갖는다. 임프린트 몰드(5)는, 복수의 전극 단자(2)에 대향하도록, 복수의 돌기부(5a)가 소정의 간격으로 설치되어 있는 전사용의 몰드이다. 돌기부(5a)의 형상은, 예를 들면, 원, 사각형, 팔각형이어도 된다.
다음에, 도 1b 및 도 1c에 나타내어지는 레지스트 개구 공정에 대해 서술한다. 우선, 도 1b에 나타내어지는 바와 같이, 임프린트 몰드(5)에 설치된 인식 마크(5b)와 반도체 소자(1)에 설치된 인식 마크(4)가 위치 맞춤된다. 임프린트 몰드(5)의 내면(5c)이 레지스트(3)의 제2면(3d)에 대향하고, 또한, 돌기부(5a)가 전극 단자(2)와 정렬하도록, 임프린트 몰드(5)가 레지스트(3)의 제2면(3d) 상에 배치된다.
임프린트 몰드(5)는, 예를 들면, 석영, 유리, 및 실리콘 수지 중 1개로부터 형성되어도 되고, 또, 복수를 적층하여 형성되어도 된다. 예를 들면, 임프린트 몰드(5)의 표면에 유연한 실리콘 수지를 이용하면, 반도체 소자(1)의 휨·굴곡을 흡수할 수 있어, 적합하다.
임프린트 몰드(5)는, 예를 들면, 원판을 제작한 후, 임프린트 몰드(5)의 재료를 유동시켜 경화시킴으로써 형성해도 된다. 여기서, 제작되는 원판은, 레지스트(3)에 형성되는 복수의 개구부(3a)(도 1e를 참조)의 간격과 동등한 간격으로, 개구부(3a)의 개구경과 동등한 치수의, 복수의 오목부를 갖는다. 원판은, 예를 들면, 실리콘, 석영, 또는 유리를, 에칭 내지는 방전 가공함으로써 형성되어도 된다. 임프린트 몰드(5)의 외형 치수는, 반도체 소자(1)의 외형 치수보다 크다. 또, 임프린트 몰드(5)의 형상은, 예를 들면, 직사각형이다.
다음에, 도 1c에 나타내어지는 바와 같이, 레지스트(3)로, 임프린트 몰드(5)의 가압에 의해 돌기부(5a)를 끼워 넣어간다. 이 때, 돌기부(5a)의 선단은, 전극 단자(2)에 접촉하고 있어도, 혹은, 전극 단자(2)로부터 조금 떨어져 있어도 된다. 또, 레지스트(3)의 제2면(3d)과, 임프린트 몰드(5)의 내면(5c) 사이에는 간극이 형성되어 있다. 이에 의해, 레지스트(3)와 임프린트 몰드(5)의 접촉 면적이 줄어들기 때문에, 임프린트 몰드(5)를 끌어올릴 때에 발생하는 시드층(7)과 레지스트(3)의 박리를 방지할 수 있다.
또, 돌기부(5a)에 의해 눌려진 레지스트(3)는, 임프린트 몰드(5)와 레지스트(3)의 간극으로 피하고, 개구부(3a)의 개구 주연을 따라, 융기부(3b)를 형성한다. 이에 의해, 레지스트(3)가 횡방향으로 흐르는 것이 억제된다. 이에 의해, 인접하는 반도체 소자 상의 레지스트(3)의 형상을 무너뜨리지 않고, 스텝 앤드 리피트 방식에 의해, 임프린트(레지스트 개구 공정)를 행할 수 있다. 그 결과, 일괄 방식에 비해, 패터닝 정밀도 및 얼라인먼트 정밀도를 향상시키는 것이 가능해진다. 물론, 레지스트 개구 공정을, 일괄 방식으로 행해도 상관없다.
다음에, 도 1d에 나타내어지는 레지스트 경화 공정에 있어서, 임프린트 몰드(5)의 돌기부(5a)를 레지스트(3)에 끼워 넣은 채로, 임프린트 몰드(5)를 통해, 레지스트(3)가 반응하는 에너지(12)가 부여된다. 예를 들면, 임프린트 몰드(5)를 통해, 레지스트(3)에 광(예를 들면 자외선광)(12)이 조사되고, 그 후, 가열된다. 여기서, 임프린트 몰드(5)는, 레지스트(3)가 반응하는 파장의 광에 대해 광 투과성을 가지면, 임프린트 몰드(5)를 통해 조사된 광에 레지스트(3)를 반응시킬 수 있어, 적합하다. 임프린트 몰드(5)는, 예를 들면, 석영, 유리, 투명한 실리콘 수지 등과 같은, 광 투과성을 구비한 재질로부터 형성된다.
다음에, 도 1e에 나타내어지는 바와 같이, 임프린트 몰드(5)를 끌어올린다. 그러면, 레지스트(3)에 미세한 개구부(3a)가 형성되어 있다. 여기서, 임프린트 몰드(5)의 재료와 레지스트(3)의 재료는, 예를 들면, 용해도 파라미터가 2.0 이상 떨어져 있으면, 레지스트 경화 후의 이형(離型)성이 향상하므로, 적합하다. 예를 들면, 용해도 파라미터가 7.3~7.6인 실리콘 수지를 임프린트 몰드(5)에 이용했을 경우, 용해도 파라미터가 9.5~12.5인 아크릴 수지, 또는, 용해도 파라미터가 10.9~11.2인 에폭시 수지 등을 레지스트(3)의 재료에 이용해도 된다. 또한, 임프린트 몰드(5)의 표면에, 광 투과성의 금속이나 수지로 이형막이 형성되어 있으면, 더욱 이형성이 향상하므로, 적합하다. 이형막으로서는, 예를 들면, 니켈, 산화인듐주석, 실리콘 고무, 불소 고무 등이 이용된다.
또한, 본 실시 형태에서는, 임프린트 몰드(5)의 돌기부(5a)를 레지스트(3)에 끼워 넣은 채로, 임프린트 몰드(5)를 통해, 레지스트(3)에 에너지(12)를 부여했는데, 레지스트(3)에 에너지(12)를 부여하기 전에, 임프린트 몰드(5)를 끌어올리고, 개구부(3a)가 형성된 상태(도 1e를 참조)의 레지스트(3)에, 직접, 에너지(12)를 부여해도 된다.
다음에, 도 1f에 나타내어지는 현상 공정에 있어서, 반도체 소자(1)가 현상액 조(槽)(6) 내의 현상액에 침지된다. 현상액 조(6)의 현상액이 개구부(3a)에 들어감으로써, 레지스트(3)의 개구부(3a)의 내벽의 용해가 진행되어, 개구부(3a)가 경방향으로 확대한다. 여기서, 현상액 조(6)의 현상액은, 레지스트(3)를 용해하는 작용을 갖는다. 현상액 조(6)의 현상액은, 예를 들면, 테트라메틸암모늄 수산화물, 트리메틸-2-히드록시에틸암모늄하이드로옥사이드 수용액이어도 된다.
상술한 바와 같이, 개구부(3a)가 임프린트 몰드(5)에 의해 형성된다. 개구부(3a)는, 도 1e에 나타내는 바와 같이, 수직으로 개구하고 있으며, 또한, 반도체 소자(1) 전체에 걸쳐 동일 형상이 되도록 형성된다. 현상액은, 반도체 소자(1) 면내에서 균일한 속도로 개구부(3a)에 들어갈 수 있다. 그 후, 레지스트(3)의 가교도에 따라, 레지스트(3)의 용해가 진전한다. 레지스트(3)의 가교도가 낮은 부분은, 레지스트(3)의 가교도가 높은 부분보다 용해가 빠르므로, 레지스트(3)의 가교도를 제어함으로써, 개구부(3a)의 형상을 제어할 수 있다. 레지스트(3)의 가교도의 제어에 대해서는, 후술한다.
다음에, 도 1g에 나타내어지는 바와 같이, 개구부(3a)에 들어간 현상액, 잔사가, 세정액에 의해 제거된다. 세정액은, 예를 들면, 순수, 알코올, 에탄올, 아세톤이다.
다음에, 도 1h에 나타내어지는 금속 충전 공정(도금 공정)에 있어서, 반도체 소자(1)의 시드층(7)과 전극(10)이, 전원(9)에 접속되고, 전해 도금 욕조(11)에 담궈지고, 통전 처리가 행해진다. 그 결과, 개구부(3a)가 범프가 되는 금속으로 충전된다. 도금액은, 예를 들면, Cu, Co, Au 등으로 이루어지는 보텀업 타입의 필드 도금액이어도 된다. 이러한 도금액을 이용하면, Cu, Co, Au 등의 촉매 효과에 의해, 개구부(3a)의 내벽으로의 젖음성이 증가하여, 미소한 개구부(3a)여도 도금액의 주입이 용이해지므로, 보텀업으로 도금을 형성하는데 적합하다.
다음에, 도 1i에 나타내어지는 레지스트 박리 공정에 있어서, 레지스트(3)가 레지스트 박리액에 침지되고, 반도체 소자(1)로부터 박리된다.
마지막으로, 도 1j에 나타내어지는 시드층 제거 공정에 있어서, 웨트 에칭 또는 애싱 처리에 의해 시드층(7)이 제거되면, 경사면을 갖는 테이퍼 형상의 범프(돌기 전극)(8)가 형성된다. 여기서, 시드층(7)에는, 범프(8)보다 에칭 속도가 빠른 재료를 이용하면, 시드층 제거 공정에 있어서 범프(8)의 에칭량을 줄일 수 있어, 레지스트 박리 공정 후의 범프 형상을 유지할 수 있으므로, 적합하다. 범프(8) 아래의 시드층(7)은, 도전막으로서 잔존시킨다.
본 실시 형태에 있어서, 금속 충전 공정(도금 공정)에 있어서의 도통 처리 시간을 제어함으로써, 범프(8)의 형상을 제어할 수 있다. 구체적으로는, 도 1h에 나타내는 바와 같이, 금속을 융기부(3b)까지 충전함으로써, 도 2에 나타내는 형상의 범프(8)를 형성할 수 있다.
도 2에 나타낸 범프(8)는, 전극 단자(2) 측으로부터, 폭이 가늘어지는 테이퍼부(8a)와, 테이퍼부(8a) 측으로부터, 폭이 넓어지는 역테이퍼부(8b)를 갖고, 테이퍼부(8a)와 역테이퍼부 사이가, 오목부(8c)로 되어 있다. 이에 의해, 반도체 소자(1)를 실장 기판에 플립 칩 실장할 때에, 범프(8)를 통해 실장 기판 측에 가해지는 압력을, 오목부(8c)에서 흡수할 수 있다. 그 결과, 실장 기판에 형성된 디바이스 등에 가해지는 응력을 완화할 수 있어, 디바이스의 신뢰성 등이 손상되는 것을 억제할 수 있다.
＜레지스트의 가교도의 제어＞
도 3a는, 도 1d에 나타낸 공정의 확대도이다.
도 3a에 나타내어지는 바와 같이, 임프린트 몰드(5)를 통해 광량(Q)의 자외선광(12)이 조사되었을 때의, 레지스트(3)의 위치 A 및 위치 B에 있어서의 수광량을, 각각 QA 및 QB로 나타낸다.
도 3b에 나타내어지는 바와 같이, 레지스트(3)의 위치 A 및 위치 B는, 각각 수광량(QA, QB)의 자외선광(12)을 일정 시간 수광한다. 임프린트 몰드(5)로부터의 거리가 길어짐에 따라 수광량은 저하하기 때문에, QA는, QB보다 커진다. 이 때, 레지스트(3)의 위치 A 및 위치 B에 있어서의 온도와, 임프린트 몰드(5)의 온도(T1)와, 반도체 소자(1)의 온도(T2)는 동등하고, 또한, 일정하다. 레지스트(3)가 반응하는 파장역에 있어서, 임프린트 몰드(5)의 광 투과율이 레지스트(3)의 광 투과율보다 낮으면, 자외선광(12)의 조사에 있어서의 돌기부(5a)에 의한 레지스트(3)의 개구부 주변의 가교도를 제어하는데 있어서 적합하다.
다음에, 도 3a에 나타내는 임프린트 몰드(5)의 온도(T1)를, 반도체 소자(1)의 온도(T2) 이상으로 상승시키고, 일정 시간 유지한다. 온도 상승한 임프린트 몰드(5)로부터는, 열복사에 의해 열이 레지스트(3)에 전해지고, 완만한 속도로 레지스트(3)의 위치 A로부터 위치 B로 열이 전해진다.
한편, 반도체 소자(1)가 탑재된 탑재용 스테이지(도시하지 않음)가, 열을 방출하는 히트 싱크로서 작용하는 경우, 반도체 소자(1)에 가까운 레지스트(3)의 위치 B는, 열전도율이 높은 반도체 소자(1)를 통해, 항상 계속 냉각된다. 그 결과, 임프린트 몰드(5)의 승온 시에 있어서의 레지스트(3)의 위치 A에 있어서의 온도(TA)는, 레지스트(3)의 위치 B에 있어서의 온도(TB)보다 높아진다.
자외선광(12)의 조사 및 임프린트 몰드(5)의 승온에 의해, 레지스트(3)의 두께 방향에 있어서의 수광량 및 열량이, 일정한 구배를 갖고 분포한다. 그 결과, 레지스트(3)의 가교도도, 일정한 구배를 갖고 분포한다. 도 3a에는, 가교 반응이 진행된 성분(20)이 모식적으로 나타내어져 있다. 도 3a에 나타내어지는 바와 같이, 레지스트(3)의 위치 A에 있어서의 가교도가, 레지스트(3)의 위치 B에 있어서의 가교도보다 높아진다.
그 후, 도 3b에 나타내어지는 바와 같이, 임프린트 몰드(5)가, 반도체 소자(1)의 온도(T2)까지 냉각된다. 냉각 후, 레지스트(3)의 위치 A 및 위치 B에 있어서의 온도와, 임프린트 몰드(5)의 온도(T1)와, 반도체 소자(1)의 온도(T2)는 동등해진다.
임프린트 몰드(5)가 레지스트(3)로부터 박리된 후에, 레지스트(3)가 현상액에 침지된다. 그러면, 레지스트(3)의 위치 B의 가교도가 낮은 부분이, 위치 A의 가교도가 높은 부분보다 빠르게 현상액에 용해된다. 그 결과, 현상 후의 레지스트(3)에는, 개구 폭이, 상기 전극 단자(2)를 향하여 넓어지는 역테이퍼 형상의 개구부가 형성된다.
여기서, 임프린트 몰드(5)의 투과율은, 50% 이상 80% 이하로 하면, 형성되는 개구부를 역테이퍼 형상으로 하는데 있어서 적합하다. 예를 들면, 임프린트 몰드(5)는, 예를 들면, 염료 성분을 함유하는 수지로부터 형성되면, 투과율을 떨어뜨리는데 있어서 적합하다. 또한, 임프린트 몰드(5)의 표면에, 증착, 스퍼터링, 스프레이 코팅 등에 의해 금속막이 형성되어 있으면, 임프린트 몰드(5)의 투과율을 떨어뜨리는데 있어서 적합하다. 투과율을 80% 이하로 떨어뜨림으로써, 광조사 시에 돌기부(5a)를 통해 새어 나오는 산란이나 전극 단자(2)로부터의 반사광에 의한 개구부 주변의 가교도의 촉진을 막을 수 있고, 또한 두께 방향으로 가교도의 분포를 형성할 수 있다. 한편, 임프린트 몰드(5)의 투과율을 50% 미만으로 하면, 광반응 시간이 길어지기 때문에, 레지스트(3)의 위치 A와 위치 B에 있어서의 가교도의 차가 작아져, 레지스트(3)의 개구부의 테이퍼 각도를 90°에 가깝게 할 수 있다.
또한, 도 3a 및 도 3b에 예시한 공정은, 임프린트 몰드(5)를 통해, 레지스트(3)에 자외선광(12)을 조사했는데, 임프린트 몰드(5)를 통하지 않고, 직접, 레지스트(3)에 자외선광(12)을 조사했을 경우에도, 마찬가지로, 레지스트(3)의 두께 방향에 있어서의 수광량을, 일정한 구배를 갖고 분포시킬 수 있다. 또, 임프린트 몰드(5)를 승온하여, 임프린트 몰드(5)로부터의 열복사에 의해, 레지스트(3)의 두께 방향에 있어서의 온도를, 일정한 구배를 갖고 분포시켰는데, 직접, 레지스트(3)에 열에너지(예를 들면, 램프 가열 등)를 조사함으로써, 레지스트(3)의 두께 방향에 있어서의 온도를, 일정한 구배를 갖고 분포시킬 수 있다. 그 결과, 레지스트(3)의 가교도를, 일정한 구배를 갖고 분포시킬 수 있다.
또, 레지스트(3)에 자외선광(12)을 조사한 후, 레지스트(3)의 두께 방향으로 일정한 온도 구배를 갖게 하기 위해, 레지스트(3)를 가열하는 공정을 행하지 않아도 된다. 이 경우, 자외선광(12)의 조사량을 조정함으로써, 레지스트(3)의 두께 방향에 있어서의 수광량에, 일정한 구배를 갖게 할 수 있고, 그 결과, 레지스트(3)의 가교도를, 일정한 구배를 갖고 분포시킬 수 있다.
＜실시예＞
복수의 전극 단자(2)가 형성된 반도체 소자(1)의 표면에, 레지스트(3)를 형성했다. 레지스트(3)는, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA)를 이용했다. 전극 단자(2) 바로 위쪽의 레지스트(3)에, 임프린트 몰드(5)에 설치된 복수의 돌기부(5a)를 끼워 넣고, 레지스트(3)에 개구부를 형성했다. 임프린트 몰드(5)는, 폴리디메틸실록산(PDMS)을 이용하고, 임프린트 몰드(5)의 내면에는, 1μm 두께의 불소계 이형막을 형성했다. 여기서, PDMS의 파장 365nm에 있어서의 투과율은 80%이다.
다음에, 레지스트(3)에, 파장 365nm의 자외선을 조사한 후, 반도체 소자(1)의 온도(T2)를 70℃로 하고, 임프린트 몰드(5)의 온도(T1)를 120℃까지 상승시켰다. 그 후, 임프린트 몰드(5)를 레지스트(3)로부터 박리하면, 개구경 3μm의 개구부(3a)가 레지스트(3)에 형성되었다.
다음에, 레지스트(3)를 현상 처리한 후, 도금법을 이용하여, 개구부(3a)에, 구리를 충전했다. 그 후, 레지스트(3)를 전극 단자(2)의 표면으로부터 박리했다. 이에 의해, 바닥부의 폭이 6μm인 테이퍼부(8a)와, 정수리부의 폭이 4μm인 역테이퍼부(8b)와, 테이퍼부(8a)와 역테이퍼부(8b) 사이의 오목부의 최소폭이 1μm인 오목부(8c)를 갖는 형상의 범프(8)가 형성되었다.
＜스텝 앤드 리피트 방식에 의한 레지스트 개구 공정＞
도 4a~도 4c를 참조하면서, 레지스트 개구 공정을, 스텝 앤드 리피트 방식으로 행하는 방법을 설명한다.
도 4a에 나타내는 바와 같이, 탑재용 스테이지(13)는, 레지스트(3)가 형성된 반도체 웨이퍼(14)를 탑재한다. 반도체 웨이퍼(14)와 임프린트 몰드(5)로 얼라인먼트를 취하고, 임프린트 헤드(15)에 의해, 임프린트 몰드(5)를 반도체 웨이퍼(14) 상의 지정한 위치까지 이동시키고, 레지스트(3)로 임프린트 몰드(5)를 밀어 넣음으로써, 레지스트(3)에 개구부를 형성한다.
그 후, 도 4b에 나타내는 바와 같이, 임프린트 헤드(15)를 상승시켜, 레지스트(3)로부터 임프린트 몰드(5)를 이형시킨다. 임프린트 몰드(5)를 소형화함으로써, 몰드의 패턴 정밀도는 향상하고, 또한, 이형 시의 저항도 떨어지기 때문에 레지스트 박리도 방지 가능해진다.
또한, 도 4c에 나타내는 바와 같이, 얼라인먼트로부터 이형까지의 동작을, 인접 패턴에 반복 동작하는 스텝 앤드 리피트 방식에 의해, 전체 면에 레지스트(3)의 개구부를 형성한다. 이 때 사용하는 임프린트 몰드(5)는, 생산성과 형상 안정성으로부터, 한 변이 20~50mm 정도가 적합한데, 그에 한정되는 것은 아니다. 본 방식에 의해, 고정밀도의 안정된 레지스트(3)의 개구부 형성이 가능해져, 대형의 300mm 사이즈의 반도체 웨이퍼(14)에 있어서도 고수율의 생산을 실현할 수 있다.
본 개시의 일 양태에 따르면, 복수의 전극 단자를 구비한 반도체 소자를 실장 기판에 플립 칩 실장할 때에, 실장 기판 측에 부여하는 응력을 완화할 수 있는 반도체 장치의 제조 방법, 및 반도체 장치를 제공할 수 있다.
1: 반도체 소자 2: 전극 단자
3: 레지스트 3a: 개구부
3b: 융기부 4: 인식 마크
5: 임프린트 몰드 5a: 돌기부
5b: 인식 마크 6: 현상액 조
7: 시드층 8: 범프
8a: 테이퍼부 8b: 역테이퍼부
8c: 오목부 9: 전원
10: 전극 11: 전해 도금 욕조
12: 자외선광(에너지) 13: 탑재용 스테이지
14: 반도체 웨이퍼 15: 임프린트 헤드

Claims (9)

  1. 전극 단자를 갖는 반도체 소자를 제공하는 공정과,
    상기 반도체 소자 상에, 상기 전극 단자에 면하는 제1면과 상기 제1면과는 반대의 제2면을 갖는 레지스트를 형성하는 레지스트 형성 공정과,
    제3면과 상기 제3면으로부터 돌기한 돌기부를 갖는 임프린트 몰드를 제공하는 공정과,
    상기 임프린트 몰드의 상기 제3면이 상기 레지스트의 상기 제2면에 대향하고, 또한, 상기 돌기부가 상기 전극 단자와 정렬하도록, 상기 임프린트 몰드를 상기 레지스트의 상기 제2면 상에 배치하고, 상기 레지스트에 상기 돌기부를 끼워 넣음으로써, 상기 레지스트에 개구부를 형성하는 레지스트 개구 공정과,
    상기 레지스트에 에너지를 부여하여, 상기 레지스트를 경화시키는 레지스트 경화 공정과,
    상기 레지스트를 현상액과 반응시켜, 상기 개구부를 경방향(徑方向)으로 넓히는 현상 공정과,
    상기 개구부에 금속을 충전하여 범프를 형성하는 금속 충전 공정과,
    상기 레지스트를 상기 전극 단자로부터 박리하는 박리 공정
    을 포함하고,
    상기 레지스트 개구 공정은, 상기 레지스트의 상기 제2면과 상기 임프린트 몰드의 상기 제3면 사이에 간극을 형성한 상태로 행해지는, 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 레지스트 개구 공정에 있어서, 상기 개구부의 개구 주연을 따라, 상기 레지스트의 융기부가 형성되는, 반도체 장치의 제조 방법.
  3. 청구항 1에 있어서,
    상기 현상 공정에 있어서, 상기 개구부는, 당해 개구부의 개구 폭이, 상기 전극 단자를 향하여 넓어지는 역(逆)테이퍼 형상으로 형성되는, 반도체 장치의 제조 방법.
  4. 청구항 2에 있어서,
    상기 금속 충전 공정에 있어서, 상기 금속은, 상기 융기부까지 충전되는, 반도체 장치의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 레지스트 형성 공정 전에, 상기 전극 단자의 표면을 덮는 시드층을 형성하는 공정을 추가로 포함하고,
    상기 레지스트 형성 공정에서는, 상기 시드층 위에 상기 레지스트가 형성되는, 반도체 장치의 제조 방법.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 레지스트 개구 공정은, 스텝 앤드 리피트 방식으로 행해지는, 반도체 장치의 제조 방법.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 레지스트 경화 공정은, 상기 임프린트 몰드를 통해, 상기 레지스트에 에너지가 부여되는, 반도체 장치의 제조 방법.
  8. 청구항 7에 있어서,
    상기 에너지는, 상기 임프린트 몰드로의 자외선광의 조사에 의해 상기 레지스트에 부여되고, 상기 임프린트 몰드의 광 투과율이 상기 레지스트의 광 투과율보다 낮은, 반도체 장치의 제조 방법.
  9. 전극 단자를 갖는 반도체 소자와,
    상기 전극 단자 상에 형성되고, 기단과, 상기 기단의 반대의 선단과, 상기 기단과 상기 선단 사이의 중간부를 갖는 범프
    를 구비하고,
    상기 범프는, 상기 기단과 상기 중간부 사이에 위치하고, 상기 기단으로부터 상기 중간부를 향하여 가늘어지는 테이퍼부와, 상기 중간부와 상기 선단 사이에 위치하고, 상기 중간부로부터 상기 선단을 향하여 굵어지는 역테이퍼부를 갖고, 상기 중간부가 오목부로 되어 있는, 반도체 장치.
KR1020220113388A 2021-09-21 2022-09-07 반도체 장치의 제조 방법 및 반도체 장치 KR20230042560A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-152822 2021-09-21
JP2021152822A JP2023044782A (ja) 2021-09-21 2021-09-21 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
KR20230042560A true KR20230042560A (ko) 2023-03-28

Family

ID=85573501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113388A KR20230042560A (ko) 2021-09-21 2022-09-07 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
US (1) US20230089483A1 (ko)
JP (1) JP2023044782A (ko)
KR (1) KR20230042560A (ko)
CN (1) CN115841960A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197780A (ja) 2018-05-08 2019-11-14 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197780A (ja) 2018-05-08 2019-11-14 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置

Also Published As

Publication number Publication date
CN115841960A (zh) 2023-03-24
US20230089483A1 (en) 2023-03-23
JP2023044782A (ja) 2023-04-03

Similar Documents

Publication Publication Date Title
TW451368B (en) Flip chip assembly of semiconductor IC chips
JP5585634B2 (ja) 電子部品とその製造方法
KR960016007B1 (ko) 반도체 칩 범프의 제조방법
KR100730848B1 (ko) 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 및실장 구조
US7847400B2 (en) Semiconductor package substrate structure and manufacturing method thereof
KR20240023575A (ko) 반도체 장치의 제조 방법
JP2001332658A (ja) 半導体集積回路装置およびその製造方法
JP2024009340A (ja) 半導体装置の製造方法および製造装置
CN104570593A (zh) 涂层材料的光刻方法
JP7122593B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
KR20230042560A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR101147115B1 (ko) 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법
WO2024116844A1 (ja) 半導体装置及びその製造方法
TWI837307B (zh) 半導體裝置及其製造方法
CN102548243B (zh) 制作电路板凸点的方法、系统及电路板
TW202427729A (zh) 半導體裝置及其製造方法
JP2020178044A (ja) 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
JPH10291293A (ja) 凹版印刷方法及び装置、バンプまたは配線パターンの形成方法及び装置、バンプ電極、プリント配線基板、バンプ形成方法、並びに、成形転写方法
JP2024082302A (ja) バンプ形成方法及びバンプ
JPH10112474A (ja) 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法
US11270966B2 (en) Combination polyimide decal with a rigid mold
JP3926335B2 (ja) フリップチップ実装体およびそのための回路基板
KR20110025247A (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
KR20090112026A (ko) 템플레이트의 형성 방법 및 이를 이용한 웨이퍼 레벨 범핑방법
KR20110095794A (ko) 패키지기판에 미세 피치의 솔더레지스트 댐 제조방법