JP2020178044A

JP2020178044A - 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法

Info

Publication number: JP2020178044A
Application number: JP2019079446A
Authority: JP
Inventors: 大輔櫻井; Daisuke Sakurai; 清一糸井; Seiichi Itoi
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2019-04-18
Filing date: 2019-04-18
Publication date: 2020-10-29
Anticipated expiration: 2039-04-18
Also published as: JP7357243B2; JP2023160983A

Abstract

【課題】実装工程において回路基板側に与える応力を緩和し得る半導体装置を提供する。【解決手段】複数個の電極パッド２を備えた半導体装置であって、複数個の電極パッド２それぞれの上にバンプ５を有し、バンプ５は、電極パッド２側から順にテーパ部５ａ、応力緩和部５ｂ及び柱状部５ｃを有し、応力緩和部５ｂは、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する。【選択図】図１Ｂ

Description

本開示は、半導体装置、半導体装置の実装構造、及び半導体装置の製造方法に関する。

近年、半導体装置の高密度化と電極端子の多ピン化との両立を進めるために、半導体装置の電極端子間の狭ピッチ化及び電極端子の面積縮小化が図られている。電極端子間が狭ピッチ化され電極端子が面積縮小化された半導体装置の実装基板への実装技術の１つとして、フリップチップ実装が知られている。

フリップチップ実装においては、突起電極が、システムＬＳＩ、メモリ、ＣＰＵなどの半導体装置の電極端子上に形成され、実装基板の電極パッドに対して圧接・加熱される。すると、電極端子が実装基板の電極パッドにバンプ接続され、半導体装置が実装基板にフリップチップ実装される。

電極端子上に形成される突起電極には、はんだバンプが多く採用されている。はんだバンプを電極端子上に突起状に形成する工法として、はんだを、例えば、スクリーン印刷、ディスペンス、又は電解メッキで電極端子上に形成した後、リフロー炉ではんだ融点以上に加熱する工法が知られている。しかしながら、電極端子間の狭ピッチ化に伴い、フリップチップ実装時の圧接・加熱工程において、溶融し変形したはんだバンプがその表面張力により他のはんだバンプと繋がるブリッジ不良が発生し易くなる。それ故、電極端子間の狭ピッチ化への要求が厳しい程、突起電極にはんだバンプを採用することが困難になる。

そこで、電極端子上に形成される突起電極に、はんだバンプに代えて、例えば、銅などからなる柱状の微細金属バンプを採用する工法が知られている。この工法においては、フリップチップ実装時の圧接・加熱工程において突起電極の先端を塑性変形させ、固相拡散により突起電極を電極パッドに接合する。この工法によれば、フリップチップ実装時の圧接・加熱工程において、微細金属バンプを溶融させないので、微細金属バンプの溶融及び変形に起因するブリッジ不良の発生を防ぐことができる。それ故、電極端子間の狭ピッチ化への対応も容易になる。

また、微細金属バンプの小径化、狭ピッチ化が進んだ際に、接続信頼性が低下する問題が生じることが知られている。例えば、半導体装置が高温下や低温下で繰り返し使用された場合の熱ストレスにより、微細金属バンプの根元部分にクラックが入ったり断線したりする問題が生じる。そこで、微細金属バンプの根元部分に、傾斜のある台座部を設ける構造およびその製造方法が提案されている（例えば、特許文献１）。

図７Ａ、図７Ｂは、従来技術における半導体装置Ｕａの構造を示す断面図である。半導体装置Ｕａは半導体基板１１０上に複数の電極パッド２０を備え、電極パッド２０上に台座部３１が設けられている。また、バンプ３２は、台座部３１上に設けられている。バンプ３２は、台座部３１よりも小幅の柱状部３３と、柱状部３３の台座部３１側の端部から台座部３１に向かって徐々に拡幅するテーパ部３４と、を備えている。ここで、バンプ３２は例えば銅からなり、さらに柱状部３３は例えば円柱状である。

従来技術によれば、バンプ３２の根元にテーパ部３４を備えることにより、高温・低温の繰り返しによる熱ストレスを緩和することができ、接続信頼性を向上可能な半導体装置及び配線基板を提供することができるとされる。

特開２０１４−３２０１号公報

ところで、微細化及び高速伝送化が進む半導体部品においては、半導体装置Ｕａや回路基板Ｂａに使用される絶縁層の低誘電率化が進み、かかる絶縁層の脆弱化が顕著である。

図７Ｂは、従来技術における半導体装置Ｕａの実装構造を示す断面図である。

回路基板Ｂａの電極パッド１２２と半導体装置Ｕａの電極パッド２０とは、バンプ３２を介して接合されている。ここで、回路基板Ｂａは、基板本体１２０上に脆弱な絶縁層１２１を有し、絶縁層１２１上に電極パッド１２２を有している。

かかる実装構造は、回路基板Ｂａに、半導体装置Ｕａを近付けていき、回路基板Ｂａの電極パッド１２２に、半導体装置Ｕａのバンプ３２を接続することによって構成されている。

ここで、バンプ３２の柱状部３３の頭頂部は平坦であり、かつテーパ部３４の厚みが柱状部３３に対して極めて薄いため、バンプ３２の変形量は極めて小さい。その結果、実装工程においては、電極パッド１２２には圧縮応力が働き、さらに電極パッド１２２の下にある脆弱な絶縁層１２１には圧縮応力が働く。このとき、圧縮応力が絶縁層１２１の破壊応力を上回ると、絶縁層１２１に破断や亀裂などの実装不良が生じる問題があった。また、圧縮応力により絶縁層１２１の下にあるトランジスタ層の電気特性が変動する問題もあった。

本発明は、上記の課題に鑑み、実装工程において回路基板側に与える応力を緩和し得る半導体装置、半導体装置の実装構造、及び半導体装置の製造方法を提供することを目的とする。

前述した課題を解決する主たる本開示は、
複数個の電極パッドを備えた半導体装置であって、
複数個の前記電極パッドそれぞれの上にバンプを有し、
前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、
前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、
半導体装置である。

又、他の局面では、
上記の半導体装置と、
当該半導体装置と対向するように配設され、複数個の基板側電極パッドを有する回路基板と、備え、
前記半導体装置の複数個の前記電極パッドと前記回路基板の複数個の前記基板側電極パッドとが、それぞれ、前記バンプを介して接続されている、
半導体装置の実装構造。

又、他の局面では、
複数個の電極パッドを備えた半導体装置の製造方法であって、
複数個の前記電極パッド上を覆うようにシード層を形成するシード層形成工程と、
前記シード層上を覆うレジストを形成するレジスト形成工程と、
前記レジストの複数個の前記電極パッドが形成されている領域に対して、前記レジストの上面側からナノインプリント型を押し当て、前記レジストに前記電極パッドに未到達の複数個の開口部を形成するレジスト開口工程と、
前記レジストに対して、前記レジストの上面側から光エネルギーを与えた後、熱処理を施して、前記レジストを硬化させるレジスト硬化工程と、
前記レジストを現像液と反応させて、前記電極パッド側に向かうに連れて前記開口部の開口幅が拡がるように、前記開口部を前記電極パッドまで到達させる現像工程と、
前記開口部内に金属を充填して、バンプを形成する金属充填工程と、
前記レジストを剥離する剥離工程と、
を備える半導体装置の製造方法であって、
前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、
前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、
半導体装置の製造方法である。

本開示に係る半導体装置によれば、実装工程において回路基板側に与える応力を緩和することが可能である。

実施の形態１に係る半導体装置の構造を説明する断面図実施の形態１に係る半導体装置の構造を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図実施の形態１に係る半導体装置の製造方法を説明する断面図図２Ｅに示す現像工程を詳述した半導体装置の断面図の概念図図２Ｅに示す現像工程を詳述した半導体装置の断面図の概念図図２Ｅに示す現像工程を詳述した半導体装置の断面図の概念図図２Ｅに示す現像工程を詳述した半導体装置の断面図の概念図実施の形態１に係る半導体装置のバンプの拡大図実施の形態１に係る半導体装置のバンプの拡大図実施の形態２に係る半導体装置の構造を説明する断面図実施の形態２に係る半導体装置の構造を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図実施の形態２に係る半導体装置の製造方法を説明する断面図従来技術における半導体装置の構造を示す断面図従来技術における半導体装置の構造を示す断面図

本開示は、上記の問題に鑑み、多ピン化・脆弱化が進む半導体装置において、実装時の応力を緩和する突起電極を備えた半導体装置の構造及び製造方法を提供する。以下、本開示の実施の形態について図面を参照しながら説明する。

本開示の一態様における更なる利点及び効果は、明細書及び図面から明らかにされる。かかる利点及び／又は効果は、いくつかの実施の形態並びに明細書及び図面に記載された特徴によってそれぞれ提供されるが、１つ又はそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。

［実施の形態１］
＜半導体装置の構造＞
図１Ａ、図１Ｂは、実施の形態１に係る半導体装置Ｕの構造を説明する断面図である。

図１Ａは実装前の半導体装置Ｕの構造を示す断面図である。尚、以下では、部材の位置関係を説明するため、半導体装置Ｕの電極パッド２が形成された面の法線方向を上方向と称して説明する。但し、当該方向は、半導体装置Ｕの使用時の姿勢を示すものではない。

半導体装置Ｕは、装置本体１上に電極パッド２、絶縁膜３、シード層４、及びバンプ５がこの順に形成された構造を有する。

装置本体１は、例えば、トランジスタ、整流素子、センサ素子、発光素子又は受光素子等の半導体素子である。装置本体１は、例えば、シリコン、ガリウムヒ素、ガリウムナイトライド、シリコンカーバイド、インジウムガリウムヒ素、ガリウムナイトライド、又はインジウムリン等の半導体基板中に半導体素子が形成された構造を有する。尚、装置本体１は、ディスクリートデバイスであってでもよいし、モノリシックＩＣであってもよい。

電極パッド２は、金属から成り、例えば金、銅、アルミニウム、アルミニウムシリコン、アルミニウム銅、タングステンなどから成る。尚、電極パッド２は、装置本体１上に複数個設けられている。

電極パッド２の上には開口部を有する絶縁膜３が設けられ、絶縁膜３の上にはシード層４、シード層４の上にはバンプ５が形成され、バンプ５と電極パッド２は電気的に導通されている。尚、バンプ５は、複数個の電極パッド２それぞれの上に形成されている。

ここで、バンプ５は、電極パッド２側から順に、テーパ部５ａ、応力緩和部５ｂ、および柱状部５ｃが形成された構造を有し、バンプ５の底面側（バンプ５の基端側を表す。以下同じ）からバンプ５の上面側（バンプ５の先端側を表す。以下同じ）に向かって漸次縮径する。テーパ部５ａと応力緩和部５ｂの間、および、応力緩和部５ｂと柱状部５ｃの間の界面に隙間は無く、一体となり形成されている。そのため、バンプ５は、電極パッド２に対して高い接合強度を有し、実装工程や使用環境下でバンプ５に対して高い応力が作用しても、電極パッド２から剥離しない。バンプ５は、導電材料から成り、例えば、銅、コバルト、金、銀などから成る。

シード層４は薄い導電層であり、装置本体１の上面全面に形成され、金属充填プロセスにおいて電極として使われる層である。金属充填プロセスが電気めっき形成プロセスである場合、シード層４は、電気めっきを形成するための下地層としても使われる。シード層４は、例えば、銅、コバルト、金、チタン、クロムから成る。電極パッド２は、例えば１０μｍのピッチで、直径８μｍである。

図１Ｂは、図１Ａに示す半導体装置Ｕを回路基板Ｂに実装した実装構造を示す断面図である。

回路基板Ｂは、例えば、基板本体６上に、絶縁層１０及び電極パッド７がこの順に形成された構造を有する。

基板本体６は、例えば、シリコン、ガリウムヒ素、インジウムリン、インジウムガリウムヒ素、シリコンカーバイド、ガリウムナイトラド等から成る。また、電極パッド７は例えば、金、金-ニッケル、銅、アルミニウム、アルミニウム銅、アルミニウムシリコン等から成る。基板本体６には、トランジスタ等の電気回路が形成されている。

絶縁層１０は、基板本体６の外部から、基板本体６に形成されたトランジスタ層（又は配線層）を電気的に絶縁するために設けられた絶縁膜である。絶縁層１０は、例えば無機膜から成り、例えば、ＳｉＮ、ＳｉＯ_２、オルトケイ酸テトラエチル、Ｆ−ｄｏｐｅｄＳｉＯ_２、ＳｉＯＣ等から成る。絶縁層１０の厚さは、例えば１０ｎｍ〜３μｍである。

電極パッド７（以下、「基板側電極パッド７」とも称する）は、基板本体６内の電気回路と外部装置（ここでは、半導体装置Ｕ）とを電気的に接続するべく設けられている。電極パッド７は、絶縁層１０上に複数個形成されている。

半導体装置Ｕの実装構造においては、半導体装置Ｕの電極パッド２と回路基板Ｂの電極パッド７の位置が合うようにかつ対向するように配置されており、電極パッド２と電極パッド７とは、バンプ５が圧縮変形されたバンプ５’を介して接合されている。以下、符号に「’」をつけているものは、圧縮変形されたものを示す。

バンプ５’は、実装された後も、実装される前と同様に、テーパ部５ａ’と応力緩和部５ｂ’と柱状部５ｃ’と３つの構成部から成る。

尚、半導体装置Ｕと回路基板Ｂの間には、封止樹脂１１が充填されている。

＜半導体装置の製造方法＞
図２Ａ〜図２Ｊは、実施の形態１に係る半導体装置Ｕの製造方法を説明する断面図である。

まず、図２Ａに示されるシード層形成工程について述べる。

装置本体１の上面には、複数個の電極パッド２が形成されている。また、電極パッド２の上には電極パッド２の一部が露出するような開口部を有する絶縁膜３が形成されている。絶縁膜３は、例えばプラズマＣＶＤ、又は溶液のスピンコートで膜形成されている。絶縁膜３は、その後、熱処理された後、フォトリソグラフィ工程により開口部が形成される。これにより、絶縁膜３に形成された開口部から、電極パッド２の上面が露出した状態となる。

さらに、絶縁膜３及び電極パッド２の露出部を覆うようにシード層４を形成する。半導体装置Ｕは、例えばウエハの形態で供給される。例えば６インチ、８インチ、又は１２インチの円形である。

シード層４は、薄い導電層であり、複数個の電極パッド２を覆うように装置本体１の上面全面に形成され、金属充填プロセスにおいて電極として使われる層である。金属充填プロセスが電気めっき形成プロセスである場合、シード層４は、電気めっきを形成するための下地層としても使われる。シード層４の材質は、例えば、Ｎｉ、Ｗ、Ｃｒ、Ｃｕ、Ｃｏ、Ｔｉ、Ａｕなどであってもよい。シード層４の厚みは、例えば、０．０２〜２μｍであってもよい。

図２Ｂに示されるレジスト形成工程について述べる。

シード層４が形成された後、シード層４の上にレジスト８が形成される。レジスト８は、例えば、化学増幅型ネガ型レジストである。レジスト８は、例えば、スピンコート、バーコーター、スプレー、ジェットディスペンス等を用い、膜が均一になるように形成される。

次に、図２Ｃに示されるレジスト開口工程について述べる。ナノインプリント型９に設けられた突起部９ａの位置と半導体装置Ｕに設けられた電極パッド２の位置が合うように位置合わせを行い、突起部９ａを加熱・加圧手段によって軟化したレジスト８中に押し込む。さらに、ナノインプリント型９を、突起部９ａと電極パッド２の間にレジスト８が残存する位置で止める。次に、ナノインプリント型９を引き上げ、レジスト８に開口部８ｃ（図２Ｄ参照）を形成させる。ナノインプリント型９によって形成された開口部８ｃは、垂直に開口している。尚、ナノインプリント型９は、複数個の電極パッド２それぞれに対応する位置に開口部８ｃが形成されるように、複数個の突起部９ａを有している。そして、ナノインプリント型９によって形成された複数個の開口部８ｃは、それぞれ、同一形状に形成される。

ここで、ナノインプリント型９は、レジスト８に形成される開口部８ｃと同等の寸法・形状の微小の突起部９ａが片面に所定の間隔で設けられている転写用の型である。ナノインプリント型９には、電極パッド２に対向する位置に、突起部９ａが形成されている。突起部９ａの形状は、例えば、円、四角形、八角形であってもよい。

ナノインプリント型９は、例えば、石英、ガラス、電鋳ニッケル、シリコン及びシリコーン樹脂の１つから形成されてもよく、また、複数を積層して形成されてもよい。例えば、ナノインプリント型９の上面に柔軟なシリコーン樹脂を用いると、半導体装置Ｕの反り・うねりを吸収することができ、好適である。ナノインプリント型９は、例えば、原版を作製した後、ナノインプリント型９の材料を流動させ硬化させることにより形成されてもよい。

ここで、作製される原版は、レジスト８に形成される開口部８ｃの間隔と等しい間隔で、開口部８ｃの開口径と同等の寸法の、複数の凹部を有する。原版は、例えば、シリコン、石英、又はガラスを、エッチングないしは放電加工することにより形成されてもよい。ナノインプリント型９の外形寸法は、半導体装置Ｕの外形寸法よりも大きければよい。また、ナノインプリント型９の形状は、例えば、矩形である。

次に、図２Ｄに示されるレジスト硬化工程について述べる。図２Ｄに示されるように、開口部８ｃが形成されたレジスト８全面に、レジスト８が反応する光エネルギーが与えられる。まず、レジスト８に光、例えば紫外線光を照射した後、レジスト８を加熱する。ここで、レジスト８において、レジスト８の上面に近い部分はシード層４に近い部分に比べて光エネルギ照射量が多いため、酸発生剤が多く反応し酸濃度が高くなる。次に、加熱手段により、架橋反応を発生させる。酸濃度に伴い、レジスト８の上面に近いほど架橋度は高くなり、シード層４に近いほど架橋度は低くなる。ここで、加熱手段としては、例えば、バッチ型オーブン、リフロー炉、誘導加熱、赤外線加熱、ホットプレートなどが用いられる。

次に、図２Ｅに示される現像工程において、半導体装置Ｕが現像液に浸漬される。現像液が開口部８ｃに入り込むことにより、レジスト８の開口部８ｃの内壁の溶解が進み、径方向に拡大（即ち、開口幅を拡大）し、応力緩和部５ｂおよびテーパ部５ａの外形を画成する開口部８ｂ、８ａを形成する。現像工程による開口部８ｂ、８ａの形成工程については詳細を後述する。ここで、現像液は、レジスト８を溶解する作用を有する。現像液は、例えば、テトラメチルアンモニウムヒドロキシド、トリメチル−２−ヒドロキシエチルアンモニウムハイドロオキサイド水溶液であってもよい。さらに、開口部８ａ、８ｂ、８ｃに入り込んだ現像液の残渣が、洗浄液により除去される。洗浄液は、例えば、純水である。

次に、図２Ｆに示されるめっき工程において半導体装置Ｕのシード層４が電源に接続され、電解めっき浴槽に浸され、通電処理が行われる。その結果、図２Ｅに示される開口部８ａ、８ｂ、８ｃがめっきで充填される。めっき液は、例えば、Ｃｕ、Ｃｏ、Ａｕなどから成るボトムアップタイプのフィルドめっき液であってもよい。これらのめっき液を用いると、Ｃｕ、Ｃｏ、Ａｕなどの触媒効果により、開口部８ａ、８ｂ、８ｃの内壁への濡れ性が増し、微小な開口部であってもめっき液の注入が容易になるので、ボトムアップでめっきを形成するのに好適である。めっき高さはレジスト８の上面を越えないようにめっき時間を制御することにより、テーパ部５ａと応力緩和部５ｂと柱状部５ｃとから成るめっきバンプ５を形成する。

次に、図２Ｇに示されるレジスト剥離工程において、レジスト８がレジスト剥離液に浸漬され、半導体装置Ｕから剥離される。レジスト剥離液としては、例えば、アセトン、トルエン、Ｎ，Ｎ−ジメチルアセトアミドなどが用いられる。

次に、図２Ｈに示されるシード層除去工程において、ウエットエッチング又はアッシング処理によりシード層４が除去されると、バンプ５が形成される。

ここで、シード層４には、バンプ５よりもエッチング速度が速い材料を用いると、シード層除去工程においてバンプ５のエッチング量を減らすことができ、レジスト剥離工程後のバンプ形状を維持できるので、好適である。バンプ５の下のシード層４は、導電膜として残存させる。

次に、図２Ｉに示される半導体実装工程において、例えばダイシングなどの個片化手段により個片化された半導体装置Ｕと回路基板Ｂとを対向させ、半導体装置Ｕのバンプ５と回路基板Ｂの電極パッド７の位置が合うように位置合わせを行い、加圧手段を用いてバンプ５と電極パッド７とを金属拡散接合する。ここで、加圧だけでなく加熱手段や超音波印加手段を加えてもよい。加熱手段や超音波印加手段を付け加えることにより、接合強度を増すことができる。ここで、バンプ５が圧縮変形することにより、絶縁層１０にかかる応力を緩和することができる。さらに、電極パッド７には、導電材料を供給しても構わない。導電材料により、接合温度および接合荷重を下げることができ、接合時の絶縁層１０にかかる応力をさらに低減することができる。導電材料としては、例えば、金インク、銀インク、銅インクなどから成るナノペースト、ＳｎＡｇＣｕ、ＳｎＡｇ、Ｓｎ、ＳｎＢｉ，ＳｎＡｇＢｉＩｎ、ＳｎＩｎなどのはんだペーストなどが用いられる。

最後に、図２Ｊに示される封止工程において、半導体装置Ｕと回路基板Ｂの間に封止樹脂１１を注入し、加熱手段または紫外線手段により硬化することにより封止樹脂１１が形成され、半導体実装構造体が形成される。封止樹脂１１は、例えばエポキシ、アクリル、シリコーン樹脂などが用いられる。

なお、本発明の実施の形態１において、レジスト８は化学増幅型レジストとして説明したがこれに限られない。感光型、熱硬化型、光熱併用型のレジストであってもよい。

＜レジスト開口部形成工程＞
図３Ａ〜図３Ｄは、図２Ｅに示す現像工程を詳述した半導体装置Ｕの断面図の概念図である。

図３Ａに示されるように、レジスト８の開口部８ｃが半導体装置Ｕの面内で一定の幅・深さで、貫通することなく電極パッド２上にレジスト８の残膜を残した状態で設けられる。

次に、図３Ｂに示されるように、半導体装置Ｕを現像液に浸漬すると、現像液は、半導体装置Ｕ面内で均一の速度で開口部８ｃに入り込む。その後、レジスト８の架橋度に応じて、レジスト８の溶解が進展する。レジスト８の架橋度が低い部分は、レジスト８の架橋度が高い部分よりも溶解が速いので、レジスト８の架橋度を制御することにより、開口部８ｂの形状を制御できる。ここで、レジスト８は、図２Ｄのレジスト硬化工程にて、自身の上面側から照射される光エネルギーにより硬化されている。そのため、レジスト８は、上面側から電極パッド２に向かうに従って架橋度が低くなる。結果として、開口部８ｃの底面ほど現像液によるレジスト８の溶解が進み、レジスト８の開口部８ｃは、垂直方向だけでなく、平面方向にも拡がる。これによって、応力緩和部５ｂの外形を画成する開口部８ｂが形成される。

さらに、図３Ｃに示されるように、開口部８ｂ、８ｃは、シード層４にまで届く。

その後、図３Ｄに示されるように、シード層４近傍では現像液とシード層４の濡れやすさに起因して、現像液が開口部８ｂを中心にシード層４に放射状に濡れ拡がり、テーパ部５ａの外形に対応する開口部８ａが形成される。

このように、本実施の形態によれば、工程を中断することなく一連のプロセスで、バンプ５のテーパ部５ａ、応力緩和部５ｂ及び柱状部５ｃの外形を画成する開口部８ａ、８ｂ、８ｃを形成する。これによって、その後の工程で、テーパ部５ａ、応力緩和部５ｂ及び柱状部５ｃを形成した際に、これらの間に界面がなく、位置ずれもなく、半導体装置Ｕ面内で安定した形状を確保することができる。

＜バンプ形状＞
図４Ａ、図４Ｂは、半導体装置Ｕのバンプ５の拡大図である。図４Ａは、実装前の半導体装置Ｕの状態を示しており、図４Ｂは、実装後の半導体装置Ｕの状態を示している。

＜テーパ部５ａ＞
テーパ部５ａは、シード層４上に設けられる。テーパ部５ａは、底面積が上面積よりも大きい円錐台形状を呈している。テーパ部５ａがあることにより、バンプ５とシード層４との剪断強度を大きくする効果がある。

テーパ部５ａは電極パッド２に近い側の面すなわち底面の面積が上面の面積よりも広く、側面は傾斜を有する。さらに、テーパ部５ａの底面の径は、電極パッド２の径以上、かつ電極パッド２のピッチの０．９５倍未満であるとよい。電極パッド２の径未満であるとバンプの接合強度が低下し、接合後の高温・低温の繰り返しにより、破壊不良が起きる懸念が増大する。電極パッド２のピッチの０．９５倍以上であると、接合後に圧縮され隣接するバンプ５間が繋がり、電気的にショート不良が生じる懸念がある。テーパ部５ａの厚みは、０．２〜３μｍであるとよい。０．２μｍより薄い場合、接合強度の向上の効果が見られず、３μｍ以上あると接合時に圧縮変形量が増え、ショート不良の懸念が増大する。

＜応力緩和部５ｂ＞
応力緩和部５ｂは、当該応力緩和部５ｂの底面がテーパ部５ａと密着し、当該応力緩和部５ｂの上面が柱状部５ｃと密着するように、設けられている。

応力緩和部５ｂは、底面径Ｄ２（即ち、底面積）が上面径Ｄ１（即ち、上面積）よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈している。応力緩和部５ｂは、上面径Ｄ１が底面径Ｄ２よりも小さいため、バンプ５に圧縮応力がかけられた時、径が同一の場合に比べて大きく変形することができる。

尚、応力緩和部５ｂは、底部側（テーパ部５ａとの境界付近）が横方向に膨張した形状を呈している。又、応力緩和部５ｂの上面径Ｄ１は、柱状部５ｃの底面径と略同一であり、応力緩和部５ｂの底面径Ｄ２は、テーパ部５ａの上面径と略同一の径である。

応力緩和部５ｂの高さＨ２は、バンプ５の高さＨの１／２以上であるのが望ましい。

＜柱状部５ｃ＞
柱状部５ｃは、応力緩和部５ｂの上面と密着するように設けられ、応力緩和部の上面から上方に立設する円柱形状を呈する、柱状部５ｃの直径は、応力緩和部５ｂの上面径Ｄ１と略同一の直径であり、柱状部５ｃは、高さ方向に向かって当該径Ｄ１で形成されている。尚、柱状部５ｃの直径は、テーパ部５ａの上面径（即ち、応力緩和部５ｂの底面径Ｄ２）よりも小さい。柱状部５ｃの形状は、例えば、円柱形状に代えて、多角形柱形状又は楕円柱形状であってもよい。

図４Ｂに、半導体装置Ｕの実装構造の拡大図を示す。バンプ５’の内、応力緩和部５ｂ’と柱状部５ｃ’はいずれも圧縮され、平面方向に広がる。実装後の応力緩和部５ｂ’の高さＨ２’は、実装前の応力緩和部５ｂの高さＨ２よりも低くなり、実装後の応力緩和部の底面径Ｄ２’は実装前の応力緩和部５ｂの底面径Ｄ２よりも大きくなる。また、実装後の柱状部５ｃ’の高さＨ１’は実装前の柱状部５ｃの高さＨ１よりも低くなり、実装後の柱状部５ｃの底面径（即ち、応力緩和部の上面径）Ｄ１’は実装前の柱状部５ｃの底面径よりも大きくなる。

かかる観点から、実装前の柱状部５ｃの径（即ち、応力緩和部５ｂの上面径Ｄ１）は、電極パッド２の径よりも小さいとよく、電極パッド２の径の１／２以下であるとなお良い。バンプ５の変形により脆弱な絶縁層１０にかかる負荷を低減できるだけでなく、圧縮後に隣接部のバンプ５と電気的に繋がらないといった効果がある。

＜効果＞
以上のように、実施の形態１によれば、回路基板Ｂの表面上に形成された脆弱な絶縁層１０を破壊することなく、半導体装置Ｕを回路基板Ｂに実装することが可能である。これによって、製造歩留まりを向上することが可能になる。

［実施の形態２］
実施の形態２は、バンプ５の先端に半球ドーム状の半球部５ｄを備える点で実施の形態１とは異なる。説明しない事項は実施の形態１と同様である。

＜半導体装置の構造＞
図５Ａ、図５Ｂは、実施の形態２に係る半導体装置Ｕの構造を説明する断面図である。図５Ａは、実装前の半導体装置Ｕの構造を示し、図５Ｂは、実装後の半導体装置Ｕの構造を示している。

図５Ａに示すようにバンプ５は、電極パッド２側から順に、テーパ部５ａと応力緩和部５ｂと柱状部５ｃと半球部５ｄとを有している。

半導体装置Ｕを回路基板Ｂに実装した後、半球部５ｄ’の先端は平坦となり、当該半球部５ｄ’の径は実装前より拡がり、当該半球部５ｄ’の高さは低くなる。尚、この際、半球部５ｄ’と回路基板Ｂの電極パッド７とは金属拡散により接合されている。

バンプ５内部において、圧縮変形される部分が増えるため、半導体実装時に絶縁層１０にかかる応力を低減できる。さらに、実装後の応力集中点が最も細い柱状部５ｃ’になるため、加熱・冷却による熱応力において、絶縁層１０にかかる応力を大きく低減することができる。

半球部５ｄは、上面が丸みを帯び、かつ底面は平面である構造であり、球体の一部である。半球部５ｄの底面は、柱状部５ｃの先端と密着するように設けられている。半球部５ｄの直径は、柱状部５ｃの直径よりも大きい。

＜半導体装置の製造方法＞
図６Ａ〜図６Ｊは、実施の形態２に係る半導体装置Ｕの製造方法を説明する断面図である。

本実施の形態に係る半導体装置の製造方法は、図６Ｆのめっき工程において、開口部８ａ、８ｂ、８ｃ内からレジスト８の上面を上回るまでめっきを成長させる点で、実施の形態１に係る半導体装置Ｕの製造方法と相違している。その他の図６Ａ〜図６Ｅ、図６Ｇ〜図６Ｊの工程は、図２Ａ〜図２Ｅ、図２Ｇ〜図２Ｊの工程と同様である。

＜効果＞
以上のように、実施の形態２によれば、半導体装置Ｕを回路基板Ｂに実装する際、回路基板Ｂの表面上に形成された絶縁層１０に対して作用する応力をより一層緩和することが可能である。これによって、製造歩留まりを向上することが可能になる。

Ｕ半導体装置
１装置本体
２電極パッド
３絶縁膜
４シード層
５、５’ バンプ
５ａ、５ａ’ テーパ部
５ｂ、５ｂ’ 応力緩和部
５ｃ、５ｃ’ 柱状部
５ｄ、５ｄ’ 半球部
Ｂ回路基板
６基板本体
７電極パッド（基板側電極パッド）
８レジスト
８ａ、８ｂ、８ｃ開口部
９ナノインプリント型
９ａ突起部
１０絶縁層
１１封止樹脂

Claims

複数個の電極パッドを備えた半導体装置であって、
複数個の前記電極パッドそれぞれの上にバンプを有し、
前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、
前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、
半導体装置。
前記テーパ部は、底面積が上面積よりも大きい円錐台形状を呈する、
請求項１に記載の半導体装置。
前記応力緩和部は、横方向に膨出した形状を呈する、
請求項１または２に記載の半導体装置。
前記応力緩和部の高さは、前記バンプ全体の高さの１／２以上である、
請求項１〜３のいずれか一項に記載の半導体装置。
前記柱状部は、前記応力緩和部の上面から上方に立設する円柱形状を呈する、
請求項１〜４のいずれか一項に記載の半導体装置。
前記バンプは、前記柱状部の先端に半球部を有する、
請求項１〜５のいずれか一項に記載の半導体装置。
前記半球部の直径は、前記柱状部の直径よりも大きい、
請求項６に記載の半導体装置。
請求項１〜７のいずれか一項に記載の半導体装置と、
当該半導体装置と対向するように配設され、複数個の基板側電極パッドを有する回路基板と、備え、
前記半導体装置の複数個の前記電極パッドと前記回路基板の複数個の前記基板側電極パッドとが、それぞれ、前記バンプを介して接続されている、
半導体装置の実装構造。
複数個の電極パッドを備えた半導体装置の製造方法であって、
複数個の前記電極パッド上を覆うようにシード層を形成するシード層形成工程と、
前記シード層上を覆うレジストを形成するレジスト形成工程と、
前記レジストの複数個の前記電極パッドが形成されている領域に対して、前記レジストの上面側からナノインプリント型を押し当て、前記レジストに前記電極パッドに未到達の複数個の開口部を形成するレジスト開口工程と、
前記レジストに対して、前記レジストの上面側から光エネルギーを与えた後、熱処理を施して、前記レジストを硬化させるレジスト硬化工程と、
前記レジストを現像液と反応させて、前記電極パッド側に向かうに連れて前記開口部の開口幅が拡がるように、前記開口部を前記電極パッドまで到達させる現像工程と、
前記開口部内に金属を充填して、バンプを形成する金属充填工程と、
前記レジストを剥離する剥離工程と、
を備える半導体装置の製造方法であって、
前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、
前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、
半導体装置の製造方法。