JP2020177977A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020177977A JP2020177977A JP2019077868A JP2019077868A JP2020177977A JP 2020177977 A JP2020177977 A JP 2020177977A JP 2019077868 A JP2019077868 A JP 2019077868A JP 2019077868 A JP2019077868 A JP 2019077868A JP 2020177977 A JP2020177977 A JP 2020177977A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- protrusion
- plating
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本開示の実施の形態1に係る半導体装置の製造方法では、樹脂形成工程、突起形成工程、樹脂供給工程、樹脂露出工程、溶解工程、メッキ工程、樹脂除去工程がこの順で行われる。
本開示の実施の形態2について説明する。
本開示の実施の形態3について説明する。
本開示の実施の形態4について説明する。
2 電極パッド
3 シード層
4 可溶性紫外線硬化樹脂
4a 突起部
4b 残膜部
5 インプリント型
5a 凹部
6 メッキ耐性樹脂
6a 空洞部
7、7a、7b、7c、7d 突起電極
11 シリコーン基板
12 絶縁膜
13 アルミパッド
14 保護膜
15 バリアメタル
16 バンプ
17 レジスト
Claims (5)
- 複数の電極パッドを含む半導体素子の表面を硬化樹脂で被覆する樹脂形成工程と、
前記電極パッド上に前記硬化樹脂の突起部を形成し、前記突起部を硬化させる突起形成工程と、
メッキ液耐性樹脂により前記突起部を被覆する樹脂供給工程と、
前記メッキ液耐性樹脂の一部を除去することにより、前記メッキ液耐性樹脂の表面上に前記突起部の一部を露出させる樹脂露出工程と、
前記突起部に相当する前記硬化樹脂を除去することにより、前記メッキ液耐性樹脂に空洞部を形成する溶解工程と、
前記空洞部にメッキを充填するメッキ工程と、
前記メッキ液耐性樹脂を除去する樹脂除去工程と、を含む、
半導体装置の製造方法。 - 前記突起形成工程では、
前記突起部に対応した形状を有する転写型を前記硬化樹脂に加圧することにより、前記突起部を形成する、
請求項1に記載の半導体装置の製造方法。 - 前記突起形成工程では、
前記硬化樹脂を加温した後で、前記突起部を形成する、
請求項1または2に記載の半導体装置の製造方法。 - 前記突起部以外の部分である前記硬化樹脂の残膜部を除去する残膜部除去工程をさらに含む、
請求項1から3のいずれか1項に記載の半導体装置の製造方法。 - 前記残膜部除去工程は、
前記突起形成工程の後または前記樹脂除去工程の後に行われる、
請求項4に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019077868A JP7194921B2 (ja) | 2019-04-16 | 2019-04-16 | 半導体装置の製造方法 |
TW109105152A TWI837307B (zh) | 2019-04-16 | 2020-02-18 | 半導體裝置及其製造方法 |
CN202010215487.0A CN111834240A (zh) | 2019-04-16 | 2020-03-24 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019077868A JP7194921B2 (ja) | 2019-04-16 | 2019-04-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020177977A true JP2020177977A (ja) | 2020-10-29 |
JP7194921B2 JP7194921B2 (ja) | 2022-12-23 |
Family
ID=72913921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019077868A Active JP7194921B2 (ja) | 2019-04-16 | 2019-04-16 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7194921B2 (ja) |
CN (1) | CN111834240A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022085534A1 (ja) | 2020-10-23 | 2022-04-28 | 住友電気工業株式会社 | マルチコア光ファイバ |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03163823A (ja) * | 1989-11-21 | 1991-07-15 | Nec Corp | 金属電極パターンの形成方法 |
JPH04217324A (ja) * | 1990-12-19 | 1992-08-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2002076060A (ja) * | 2000-08-25 | 2002-03-15 | I Ming Chen | 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス |
JP2009272383A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 半導体装置及び基板の接合方法 |
JP2009291920A (ja) * | 2008-06-09 | 2009-12-17 | Canon Inc | 三次元構造体の製造方法 |
JP2011067950A (ja) * | 2008-01-25 | 2011-04-07 | Kyowa Hakko Chemical Co Ltd | 金属膜のパターン形成方法 |
JP2013149884A (ja) * | 2012-01-23 | 2013-08-01 | Dainippon Printing Co Ltd | パターン構造体の製造方法とナノインプリントリソグラフィ方法およびインプリント装置 |
JP2017005207A (ja) * | 2015-06-15 | 2017-01-05 | 東京応化工業株式会社 | ナノインプリント用組成物、硬化物、パターン形成方法及びパターンを含む物品 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3163823B2 (ja) | 1993-02-25 | 2001-05-08 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP4217324B2 (ja) | 1999-01-08 | 2009-01-28 | 出光興産株式会社 | 軽油の脱硫方法および軽油の脱硫システム |
-
2019
- 2019-04-16 JP JP2019077868A patent/JP7194921B2/ja active Active
-
2020
- 2020-03-24 CN CN202010215487.0A patent/CN111834240A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03163823A (ja) * | 1989-11-21 | 1991-07-15 | Nec Corp | 金属電極パターンの形成方法 |
JPH04217324A (ja) * | 1990-12-19 | 1992-08-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2002076060A (ja) * | 2000-08-25 | 2002-03-15 | I Ming Chen | 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス |
JP2011067950A (ja) * | 2008-01-25 | 2011-04-07 | Kyowa Hakko Chemical Co Ltd | 金属膜のパターン形成方法 |
JP2009272383A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 半導体装置及び基板の接合方法 |
JP2009291920A (ja) * | 2008-06-09 | 2009-12-17 | Canon Inc | 三次元構造体の製造方法 |
JP2013149884A (ja) * | 2012-01-23 | 2013-08-01 | Dainippon Printing Co Ltd | パターン構造体の製造方法とナノインプリントリソグラフィ方法およびインプリント装置 |
JP2017005207A (ja) * | 2015-06-15 | 2017-01-05 | 東京応化工業株式会社 | ナノインプリント用組成物、硬化物、パターン形成方法及びパターンを含む物品 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022085534A1 (ja) | 2020-10-23 | 2022-04-28 | 住友電気工業株式会社 | マルチコア光ファイバ |
Also Published As
Publication number | Publication date |
---|---|
CN111834240A (zh) | 2020-10-27 |
JP7194921B2 (ja) | 2022-12-23 |
TW202040704A (zh) | 2020-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7882626B2 (en) | Method of manufacturing wiring board having a semiconductor thereon | |
JP5820911B2 (ja) | チップサイズ両面接続パッケージ | |
JP5599276B2 (ja) | 半導体素子、半導体素子実装体及び半導体素子の製造方法 | |
KR20240023575A (ko) | 반도체 장치의 제조 방법 | |
JP2005114916A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
JP7194921B2 (ja) | 半導体装置の製造方法 | |
JP2024009340A (ja) | 半導体装置の製造方法および製造装置 | |
JP2001332658A (ja) | 半導体集積回路装置およびその製造方法 | |
TWI837307B (zh) | 半導體裝置及其製造方法 | |
JP2017228765A (ja) | 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法 | |
JP2019197780A (ja) | 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置 | |
JP3423239B2 (ja) | バンプ電極形成方法 | |
JP3698223B2 (ja) | 半導体装置の製造方法 | |
JP2546351B2 (ja) | 半導体集積回路の実装方法 | |
WO2024116844A1 (ja) | 半導体装置及びその製造方法 | |
JP2009059771A (ja) | ウエハレベルチップサイズパッケージ及びその製造方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
KR20230042560A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2020178044A (ja) | 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法 | |
TWI659476B (zh) | 製造半導體封裝基板的方法 | |
JP2003338582A (ja) | バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2013016753A (ja) | 半導体装置の製造方法 | |
JP2002289731A (ja) | 半導体パッケージの製造方法 | |
JP2002299363A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190625 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211209 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7194921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |